阵列基板及其制造方法
【专利摘要】本发明公开了一种阵列基板及其制造方法。方法包括：提供一玻璃基板，并在玻璃基板上沉积第一金属层；在第一金属层上依次沉积栅绝缘层和半导体层；在半导体层上设置ITO层；在ITO层上依次设置保护层和第二金属层，其中，采用与保护层相同的掩膜板在保护层上设置第二金属层，第二金属层通过一接触孔将第二金属层与ITO层连接。通过以上方式，本发明能够减少一次掩膜板工序，在降低成本的同时节省了工艺时间。
【专利说明】
阵列基板及其制造方法
技术领域
[0001]本发明涉及显示面板技术领域，特别是涉及一种阵列基板及其制造方法。
【背景技术】
[0002]主动式矩阵(Active Matrix，AMLCDs)驱动液晶像素时采用薄膜晶体管(ThinFilm Transistor，TFT)作为开关结构。一般由Me tall作为栅极(gate)，Metal2作为对应的源极(source)和漏极(drain)，形成TFT开关。同时MetalI和Metal2两层金属分别用于传输脉冲信号的扫描线和数据线。如图1a和Ib所示的阵列基板10，在玻璃基板11上依次生长的第一金属层12和栅绝缘层13，在绝缘层13上生长半导体层14，在半导体层14上且位于第一金属层的两端生长第二金属层16，在第二金属层16和半导体层14之间形成欧姆接触层15，在第二金属层16上依次形成缓冲层17和掺锡氧化铟(Indium Tin Oxide，ITO)层18。其中，第一金属层12为TFT的栅极以及阵列基板10的公共电极，第二金属层16为TFT的源/漏极，ITO层18形成阵列基板10的像素电极19，通过一接触孔与源极连接。
[0003]第二金属层16作为数据线传输的脉冲信号，在TFT开关开启时，通过连接源极和像素电极的接触孔，传输至像素电极，从而达到使液晶偏转的目的。但这样接触孔需要一道专门的光罩，增加了光罩的制作成本。
【发明内容】
[0004]本发明实施例提供了一种阵列基板及其制造方法，能够减少一次掩膜板工序，在降低成本的同时节省了工艺时间。
[0005]本发明提供一种阵列基板的制造方法，包括:提供一玻璃基板，并在玻璃基板上沉积第一金属层;在第一金属层上依次沉积栅绝缘层和半导体层;在半导体层上设置ITO层；在ITO层上依次设置保护层和第二金属层，其中，采用与保护层相同的掩膜板在保护层上设置第二金属层，第二金属层通过一接触孔将第二金属层与ITO层连接。
[0006]其中，第一金属层为公共电极和薄膜晶体管的栅极，ITO层作为像素电极和薄膜晶体管的源/漏极。
[0007]其中，利用与保护层相同的掩膜板在保护层上设置第二金属层的步骤包括:在保护层上沉积第二金属层;采用与光刻保护层相反特性的光阻以及与保护层相同的掩膜板对第二金属层进行光刻，使得在保护层形成镂空的部分留下第二金属层。
[0008]其中，在ITO层上依次设置保护层和第二金属层的步骤包括:在ITO层上沉积保护层，其中采用第一光阻对保护层进行光刻形成接触孔，并在光刻后保留第一光阻;在第一光阻上设置第二金属层，采用第二光阻对第二金属层进行光刻，其中第二光阻与第一光阻特性相同。
[0009]其中，在第一光阻上设置第二金属层，采用第二光阻对第二金属层进行光刻，其中第二光阻与第一光阻特性相同的步骤包括:在第一光阻上沉积第二金属层;在第二金属层上涂布第二光阻，并去除除接触孔部分的第二光阻;刻蚀暴露部分的第二金属层;并刻蚀去除剩余部分以外的第一光阻和第二光阻。
[0010]其中，第一光阻和第二光阻皆为正型光阻。
[0011]其中，栅绝缘层包括第一栅绝缘层和第二栅绝缘层，在栅绝缘层上依次沉积栅绝缘层和半导体层的步骤包括:采用等离子体化学气相沉积方法快速沉积第一栅绝缘层;采用等离子体化学气相沉积方法慢速沉积第二栅绝缘层，其中第一栅绝缘层的厚度大于第二栅绝缘层的厚度;采用等离子体化学气相沉积方法沉积半导体层。
[0012]其中，采用物理气相沉积方法沉积第一金属层和第二金属层，采用溅射方法沉积ITO 层。
[0013]本发明还提供一种阵列基板，包括:玻璃基板;依次设置在玻璃基板上的第一金属层和栅绝缘层;设置在栅绝缘层上的半导体层;设置在半导体层上的ITO层;依次设置在ITO层上的保护层和第二金属层，其中保护层和第二金属层采用相同的掩膜板制作而成，第二金属层通过一接触孔与ITO层连接。
[0014]其中，第一金属层为公共电极和薄膜晶体管的栅极，ITO层作为像素电极和薄膜晶体管的源/漏极。
[0015]通过上述方案，本发明的有益效果是:本发明通过在玻璃基板上沉积第一金属层；在第一金属层上依次沉积栅绝缘层和半导体层;在半导体层上设置ITO层;在ITO层上依次设置保护层和第二金属层;其中，采用与保护层相同的掩膜板在保护层上设置第二金属层，第二金属层通过一接触孔将第二金属层与ITO层连接，能够减少一次掩膜板工序，在降低成本的同时节省了工艺时间。
【附图说明】
[0016]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0017]图1a是现有技术中的阵列基板的结构示意图；
[0018]图1b是图1a中的阵列基板的俯视图；
[0019]图2a是本发明实施例的阵列基板的结构示意图；
[0020]图2b是图2a中的阵列基板的俯视图；
[0021]图3是本发明实施例的阵列基板的制造方法的流程示意图；
[0022]图4a是本发明实施例的阵列基板中TFT的形成示意图；
[0023]图4b是图4a的阵列基板的俯视图；
[0024]图5是本发明实施例的阵列基板中保护层的形成示意图；
[0025]图6是本发明第一实施例的阵列基板中第二金属层的形成示意图；
[0026]图7是本发明第二实施例的阵列基板中第二金属层的形成的流程示意图；
[0027]图8是本发明第二实施例的阵列基板中第二金属层形成的步骤I的示意图；
[0028]图9是本发明实施例的阵列基板中第二金属层形成的步骤2的示意图；
[0029]图10是本发明实施例的阵列基板中的第二金属层形成的步骤3的示意图；
[0030]图11是本发明实施例的阵列基板中的第二金属层形成的步骤4的示意图；
[0031]图12是本发明实施例的阵列基板中的第二金属层形成的步骤5的示意图。
【具体实施方式】
[0032]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0033]本发明实施例将现有技术中用来制作像素电极部分的ITO来制作TFT开关元件的源极和漏极。具体结构参见图2a和图2b。图2a是本发明实施例的阵列基板的结构示意图。图2b是图2a中的阵列基板的俯视图。
[0034]本发明实施例的阵列基板20包括:玻璃基板21，依次设置在玻璃基板21上的第一金属层22和栅绝缘层23，设置在栅绝缘层23上的半导体层24;设置在半导体层24上的ITO层25;依次设置在ITO层25上的保护层26和第二金属层27。其中保护层26和第二金属层27采用相同的掩膜板制作而成，第二金属层27通过一接触孔28与ITO层25连接。第一金属层22为公共电极和薄膜晶体管的栅极，ITO层25作为像素电极和薄膜晶体管的源/漏极。
[0035]本发明实施例的阵列基板20采用ITO层25作为TFT的源/漏极部分电极材料，这样就不需要考虑常见AMLCDs中TFT的金属和半导体的η+欧姆接触部分，即不需要设置如图1中的欧姆接触层，节省了一道工序时间。并且，由于阵列基板20采用的是顶层数据线结构(topdate line)，可以将电极线沉积的比较厚，降低电阻值，不用考虑可能带来的阶梯覆盖(step coverage)问题。
[0036]图3是本发明实施例的阵列基板的制造方法的流程示意图。如图3所示，阵列基板的制造方法:
[0037]步骤S10:提供一玻璃基板21，并在玻璃基板21上沉积第一金属层22。
[0038]其中，第一金属层22为公共电极和薄膜晶体管的栅极。
[0039]在步骤SlO中，采用物理气相沉积方法(PVD Sputter)沉积第一金属层22(Metal)，然后涂布光阻，曝光、显影、刻蚀、去光阻，形成扫描线(Scanning line)和公共电极(COMline)。此处，第一金属层22的制作应用第一道光罩形成。
[0040]步骤SiI:在第一金属层22上依次沉积栅绝缘层23和半导体层24;在半导体层24上设置ITO层25。
[0041]栅绝缘层包括第一栅绝缘层和第二栅绝缘层。在步骤Sll中，采用等离子体化学气相沉积方法(Plasma Enhanced Chemical Vapor Deposit1n，PECVD)快速沉积第一棚.绝缘层(G1-SiNx)，接着PECVD慢速沉积第二栅绝缘层(G1-SiNx)，以形成较好的半导体层/绝缘层(a-S1:H/SiNx)界面；其中，第一栅绝缘层的厚度大于第二栅绝缘层的厚度。然后采用PECVD沉积半导体层(a-S1: H)24，涂布光阻，曝光、显影、刻蚀、去光阻，将半导体层24图案化。即本发明实施例中半导体层24的制作应用第二道光罩形成。
[0042]之后，应用溅射方法(Sputter)沉积ITO薄膜，形成ITO层25，IT0层25可作为像素电极和薄膜晶体管的源/漏极。ITO层25制作应用第三道光罩。步骤Sll完成了 TFT的制作，具体的结构如图4a和4b所示，其中图4b为图4a的俯视图。在步骤Sll中，还要考虑存储电容的设计，采用MII(Metal/Insulator/ITO)结构。图4a中右边部分形成的第一金属层22、栅绝缘层23以及ITO层25三层结构即构成存储电容。
[0043]步骤S12:在ITO层25上依次设置保护层26和第二金属层27，其中，采用与保护层26相同的掩膜板在保护层26上设置第二金属层27，第二金属层27通过一接触孔28将第二金属层27与ITO层25连接。
[0044]在步骤S12中，采用PECVD沉积方法应用第四道光罩快速沉积保护层(G1-SiNx)26，然后曝光、显影、刻蚀去光阻，形成接触孔(contact hole)28，具体结构参见图5。通过接触孔28形成跨接导通沟道，以便于第二金属层(Metal 2)形成的数据线与TFT的ITO漏极连接。作为沟道保护层。
[0045]进一步地，在保护层26上沉积第二金属层27;采用与光刻保护层26相反特性的光阻以及与保护层26相同的掩膜板对第二金属层27进行光刻，使得在保护层26形成镂空的部分留下第二金属层27。
[0046]具体地，参见图6，采用物理气相沉积方法(PVD Sputter)在保护层26上沉积第二金属层(Metal 2)27，并进行曝光、显影、刻蚀、去光阻，形成图案化的第二金属层27。此道工序曝光选用与保护层曝光时相同的一道光罩，但采用相反特性的光阻，使得照光部分的光阻留下。在曝光、显影、刻蚀、去光阻后，使得保护层26形成镂空图案的部分留下第二金属层27，得到阵列基板20。这样即可使得第二金属层27形成的数据线与TFT的ITO层25形成的漏极连接。因此，此处第二金属层27的制作应用的是第四道光罩，与保护层26制作时应用的光罩相同，节省一道光罩，降低了工艺成本，但第二金属层27图案化过程选用了与保护层26相反特性的光阻，曝光次数并没减少。如保护层26曝光形成时选用正型光阻，则第二金属层27曝光形成时选用负型光阻。
[0047]在本发明实施例中，第二金属层的制作还可以使用与保护层相同的正型光阻曝光形成，且减少了第二金属层制作时的曝光工序。具体地，在ITO层上沉积保护层，其中采用第一光阻对保护层进行光刻形成接触孔;在第一光阻上设置第二金属层，采用第二光阻对第二金属层进行光刻，其中第二光阻与第一光阻特性相同。更具体地，在第一光阻上沉积第二金属层;在第二金属层上涂布第二光阻，并刻蚀去除除接触孔部分以外的第二光阻;刻蚀暴露部分的第二金属层;并去除剩余部分的第一光阻和第二光阻。
[0048]第二实施例的阵列基板的第一金属层22、栅绝缘层23、半导体层24以及ITO层25的制作方法与第一实施例的阵列基板的制作方法相同，在此不再赘述。即此处不再详细介绍用于制作第一金属层的第一道光罩、用于制作半导体层24的第二道光罩以及用于制作ITO层25的第三道光罩，从保护层26的制作开始进行说明。参见图7，第二金属层的形成包括:
[0049]步骤1:在ITO层25上沉积保护层26，其中采用第一光阻29对保护层26进行光刻形成接触孔28。
[0050]参见图8，采用PECVD沉积方法快速沉积保护层(G1-SiNx)26，涂布第一光阻29，然后应用第四道光罩进行曝光、显影、刻蚀形成接触孔28。在刻蚀形成保护层26的图案后，第一光阻29不去除，即保留接触孔28部分以外的第一光阻29。其中保护层26为沟道保护层，通过接触孔28形成跨接导通沟道，以便于数据线与TFT的漏极连接。
[0051 ] 步骤2:在第一光阻29上沉积第二金属层27。
[0052]参见图9，在未去除的第一光阻29的基础上，采用物理气相沉积方法(PVDSputter)沉积第二金属层27。
[0053]步骤3:在第二金属层27上涂布第二光阻291。
[0054]参见图10，在第二金属层27上涂布第二光阻291，其中第二光阻291与第一光阻29的特性相同，皆为正型光阻。
[0055]步骤4:刻蚀去除除接触孔28部分以外的第二光阻。
[0056]参见图11，去除第二光阻291，只保留接触孔28部分的第二光阻291。
[0057]步骤5:刻蚀暴露部分的第二金属层27。
[0058]参见图12，刻蚀掉未被第二光阻291覆盖的第二金属层27。
[0059]步骤6:去除剩余部分的第一光阻29和第二光阻291。
[0060]最后去除所有的第一光阻29和第二光阻291，得到如图2a所示的阵列基板20。本发明实施例在制作第二金属层27时使用与制作保护层26相同的光罩，并且保护层26的接触孔28的制作和第二金属层27的制作仅需一次曝光，因此不仅减少了一道光罩，还节省了一次曝光制程。降低光罩成本的同时节省了工艺时间。
[0061 ]综上所述，本发明通过在玻璃基板上沉积第一金属层;在栅绝缘层上依次沉积栅绝缘层和半导体层;在半导体层上设置ιτο层;在〗?层上依次设置保护层和第二金属层;其中，采用与保护层相同的掩膜板在保护层上设置第二金属层，第二金属层通过一接触孔将第二金属层与ITO层连接，能够减少一次掩膜板工序，在降低成本的同时节省了工艺时间。
[0062]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种阵列基板的制造方法，其特征在于，所述方法包括: 提供一玻璃基板，并在所述玻璃基板上沉积第一金属层； 在所述第一金属层上依次沉积栅绝缘层和半导体层;在所述半导体层上设置ITO层； 在所述ITO层上依次设置保护层和第二金属层， 其中，采用与所述保护层相同的掩膜板在所述保护层上设置所述第二金属层，所述第二金属层通过一接触孔将所述第二金属层与所述ITO层连接。2.根据权利要求1所述的方法，其特征在于，所述第一金属层为公共电极和薄膜晶体管的栅极，所述ITO层作为像素电极和所述薄膜晶体管的源/漏极。3.根据权利要求1所述的方法，其特征在于，所述利用与所述保护层相同的掩膜板在所述保护层上设置所述第二金属层的步骤包括: 在所述保护层上沉积所述第二金属层； 采用与光刻所述保护层相反特性的光阻以及与所述保护层相同的掩膜板对所述第二金属层进行光刻，使得在所述保护层形成镂空的部分留下所述第二金属层。4.根据权利要求1所述的方法，其特征在于，在所述ITO层上依次设置保护层和第二金属层的步骤包括: 在所述ITO层上沉积所述保护层，其中采用第一光阻对所述保护层进行光刻形成所述接触孔，并在光刻后保留所述第一光阻； 在所述第一光阻上设置所述第二金属层，采用第二光阻对所述第二金属层进行光刻，其中所述第二光阻与所述第一光阻特性相同。5.根据权利要求4所述的方法，其特征在于，所述在所述第一光阻上设置所述第二金属层，采用第二光阻对所述第二金属层进行光刻的步骤包括: 在所述第一光阻上沉积所述第二金属层； 在所述第二金属层上涂布所述第二光阻，并刻蚀去除除所述接触孔部分以外的所述第二光阻； 刻蚀暴露部分的所述第二金属层； 并去除剩余部分的所述第一光阻和所述第二光阻。6.根据权利要求4所述的方法，其特征在于，所述第一光阻和所述第二光阻皆为正型光阻。7.根据权利要求1所述的方法，其特征在于，所述栅绝缘层包括第一栅绝缘层和第二栅绝缘层，所述在所述栅绝缘层上依次沉积栅绝缘层和半导体层的步骤包括: 采用等离子体化学气相沉积方法快速沉积所述第一栅绝缘层； 采用等离子体化学气相沉积方法慢速沉积所述第二栅绝缘层，其中所述第一栅绝缘层的厚度大于所述第二栅绝缘层的厚度； 采用等离子体化学气相沉积方法沉积所述半导体层。8.根据权利要求1所述的方法，其特征在于，采用物理气相沉积方法沉积所述第一金属层和所述第二金属层，采用溅射方法沉积所述ITO层。9.一种阵列基板，其特征在于，所述阵列基板包括: 玻璃基板;依次设置在所述玻璃基板上的第一金属层和栅绝缘层； 设置在所述栅绝缘层上的半导体层； 设置在所述半导体层上的ITO层； 依次设置在所述ITO层上的保护层和第二金属层， 其中所述保护层和所述第二金属层采用相同的掩膜板制作而成，所述第二金属层通过一接触孔与所述ITO层连接。10.根据权利要求9所述的阵列基板，其特征在于，所述第一金属层为公共电极和薄膜晶体管的栅极，所述ITO层作为像素电极和所述薄膜晶体管的源/漏极。
【文档编号】H01L27/12GK105977265SQ201610554222
【公开日】2016年9月28日
【申请日】2016年7月13日
【发明人】龙芬
【申请人】深圳市华星光电技术有限公司