一种新型常关型iii-v异质结场效应晶体管的制作方法
【专利摘要】本发明提供一种新型常关型III?V异质结场效应晶体管，包括衬底材料层、第二半导体层、介质模板层、漏电极、源电极、第一介质层，第二介质层和栅电极，第二半导体层和第一半导体层本体结合在一起形成异质结沟道，介质模板层设置在第一半导体层本体上并等间隔形成n个窗口，第一半导体层本体沿n个窗口生长形成n个凸起部分；凸起部分使第一半导体层超出临界厚度从而在凸起部分的投影区域形成二维电子气2DEG。相对于现有技术，本发明利用特殊设计的势垒层获得不连续的沟道，并且栅电极将源、漏电极之间的沟道完全覆盖，从而实现对沟道二维电子气的完全控制，能够避免器件的“电流崩塌”效应；同时该器件可以同时获得较高的击穿电压和截止频率。
【专利说明】
一种新型常关型M 1-V异质结场效应晶体管
技术领域
[0001]本发明涉及半导体器件技术领域，尤其涉及一种新型常关型II1-V异质结场效应晶体管。【背景技术】[00〇2]某些III族和V族元素构成的二元或者三元化合物(甚至多元化合物)具有自发极化和压电极化效应，当它们结合在一起构成异质结时(如AlGaN/GaN)，会在异质结的界面处形成高浓度的二维电子气(2DEG)，以异质结界面处的2DEG为导电机构的器件称为异质结场效应管(HFET)，也可以称为高电子迀移率晶体管(HEMT)。
[0003]HFET器件具有高电子迀移率、器件工作频率高以及高效率的特点。在微波功率发射极传输以及电力电子领域具有非常重要的应用前景。但是，迄今为止，HFET器件存在一个天然的缺憾，以AlGaN/GaN HFET为例，由于极强的自发极化和压电极化，在无任何外加电压的情况下，异质结界面即形成了高浓度的2DEG，HFET器件天然为常开型(耗尽型hHFET器件的缺陷限制了器件在逻辑电路和电力电子电路中的应用，前者需要常关型和常开型的逻辑互补，而后者出于安全性及节能的考虑，更需要的是常关型器件。
[0004]现有技术为了实现常开型HFET器件，通常有以下几种方式获得:
[0005]栅下沟道F离子注入技术:即在栅极下部的势皇层中注入F的负离子，靠负电势将栅下的沟道电子耗尽，实现器件的正向阈值(增强型)。
[0006]槽栅技术:用干法刻蚀技术将栅下部分势皇层刻薄，当厚度低于临界厚度时，栅下的2DEG将耗尽。只有当栅压高于某一电压时，才会重新诱导出2DEG。实现了增强型器件。
[0007]利用P-AlGaN层的器件，这种器件是在栅下部位增加了一层P-AlGaN层，由于能带的均衡作用，使沟道的2DEG耗尽。
[0008]以上几种技术存在不同的劣势，其中F离子注入技术在可靠性及获得较大的阈值方面存在问题，槽栅技术在工艺控制方面存在较大难度，P-AlGaN技术存在材料生长困难、 器件开关频率低等缺点。
[0009]另外，现有器件由于栅电极仅覆盖部分沟道，所以，栅电压无法控制栅、漏电极之间的沟道。当器件由“关”状态到“开”状态时，由于“虚栅效应”，栅、漏之间的沟道无法及时开启，造成沟道电阻增大，从而形成“电流崩塌”效应。
[0010]故，针对目前现有技术中存在的上述缺陷，实有必要进行研究，以提供一种方案， 解决现有技术中存在的缺陷。
【发明内容】
[0011]有鉴于此，本发明的目的在于提供一种新型常关型II1-V异质结场效应晶体管，以解决上述问题。
[0012]—种新型常关型II1-V异质结场效应晶体管，包括衬底材料层、第二半导体层、介质模板层、漏电极、源电极、第一介质层，第二介质层和栅电极，其中，
[0013]在所述衬底材料层上形成所述第二半导体层，在所述第二半导体层上构造出漏电极和源电极；
[0014]所述第一半导体层包括本体和沿该本体生长形成的n个凸起部分，n>l;
[0015]所述第二半导体层和第一半导体层本体结合在一起形成异质结沟道，该异质结沟道两端分别连接所述漏电极和源电极;所述第一半导体层本体的厚度不大于在异质结沟道上形成二维电子气2DEG的临界厚度，使所述异质结沟道中天然的二维电子气2DEG被耗尽；
[0016]所述介质模板层设置在所述第一半导体层本体上并等间隔形成n个窗口，所述第一半导体层本体沿所述n个窗口生长形成所述n个凸起部分;所述凸起部分使所述第一半导体层超出临界厚度从而在所述凸起部分的投影区域形成二维电子气2DEG，在所述异质结沟道上形成n个等间隔的二维电子气2DEG区域；[〇〇17]所述第一半导体层表面还设有第一介质层，所述第一介质层上设有所述栅电极， 所述栅电极覆盖整个沟道长度且所述栅电极的两个边缘延伸分别超过所述漏电极和源电极靠近沟道一侧的边缘，在所述栅电极与所述漏电极、源电极之间设有所述第二介质层。 [0〇18]优选地，所述凸起部分为连续分布或者沿其生长方向分为m份，111多1。
[0019]优选地，所述第二介质层仅位于所述栅电极与所述漏电极和源电极的交迭的边缘部分。
[0020]优选地，所述第一半导体层与第二半导体层之间还设有用以提高异质结界面的二维电子气的迀移率的插入层，所述插入层为A1N层。
[0021]优选地，所述第一半导体层为AlGaN层;所述第二半导体层为GaN层。
[0022]优选地，所述第一半导体层为A1N层，所述第二半导体层为GaN层。[〇〇23]优选地，所述第一介质层为生长异质结构材料时原位生长的Si3N4,其厚度为5? 25nm〇[〇〇24]优选地，所述介质模板层为LPCVD生长的Si02层。[〇〇25]优选地，所述第二介质层为Si02层。
[0026]优选地，所述第二介质层朝向沟道一侧边缘分别超出所述漏电极、源电极的长度均为0.5M1。
[0027]相对于现有技术，本发明提供的新型常关型II1-V异质结场效应晶体管，利用特殊设计的势皇层获得不连续的沟道，采用高栅电压重新诱导出2DEG，从而实现性能稳定的常关型器件。并可以根据器件的性能需求，采取灵活多样的设计方案。【附图说明】
[0028]图1是本发明新型常关型II1-V异质结场效应晶体管的剖面示意图。[0029 ]图2是本发明新型常关型II1-V异质结场效应晶体管，n = 2，m = 1时，第一
[0030]半导体和第二半导体部分以及介质模板部分的左视图。
[0031]图3是本发明新型常关型II1-V异质结场效应晶体管，n = 2，m=l时，第一
[0032]半导体和第二半导体部分以及介质模板部分的主视图。[0033 ]图4是本发明新型常关型II1-V异质结场效应晶体管，n = 2，m = 1时，第一 [〇〇34]半导体和第二半导体部分以及介质模板部分的俯视图。[〇〇35] 标号说明:
[0036]衬底材料层1，第二半导体层2，第一半导体层本体3，第一半导体层凸起部分4，二维电子气5,介质模板6,第一介质层7,第二介质层8,栅电极9,源电极10,漏电极11。【具体实施方式】[〇〇37]以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述， 但本发明并不限于这些实施例。
[0038]针对现有技术存在的缺陷，
【申请人】对现有技术中HFET器件的结构进行了深入的研究，
【申请人】发现，常规器件的势皇层，即第一半导体层的厚度超过临界厚度，所以在不加任何外加电压的情况下，由于材料体系的压电极化和自发极化，在异质结界面，即第一半导体和第二半导体的界面处，即存在高浓度的二维电子气2DEG。要想获得常关型器件，必须采用槽栅、F离子注入掺杂等特殊工艺。这些工艺存在难以精确控制的缺点，另外，槽栅结构由于工艺过程中要采用刻蚀工艺，对器件沟道存在损伤，因此，对于器件的性能有损伤，另外，在器件的可靠性方面也存在一定隐患。F注入工艺很难进行精确的控制，并且在可靠性方面存在隐患。
[0039]为了克服以上缺点，本发明提出一种新型常关型II1-V异质结场效应晶体管，参见图1、图2、图3和图4所示，其中图1为器件的剖面示意图，图2-至图4为n = 2，m=l时第一半导体和第二半导体以及介质模板部分的三视图，其中，图2为左视图，图3为主视图，图4为俯视图。本发明新型常关型II1-V异质结场效应晶体管包括衬底材料层1，第二半导体层2,第一半导体层本体3,第一半导体层凸起部分4,二维电子气5,介质模板6,第一介质层7,第二介质层8,栅电极9,源电极10,漏电极11。
[0040]其中，在衬底材料层1上形成第二半导体层2,在第二半导体层2上构造出漏电极11 和源电极10,且在第二半导体层2上形成第一半导体层本体3,第一半导体层本体3与第二半导体层2结合在一起构成异质结构;漏电极11和源电极10之间通过第一半导体层本体3与第二半导体2之间形成的沟道相连;第一半导体层比第二半导体层具有更大的禁带宽度;第一半导体层本体3的厚度不大于在异质结构上形成二维电子气2DEG的临界厚度。[0041 ]在第一半导体层本体3之上构造介质模板层6,并使介质模板层6上并等间隔形成n 个窗口，第一半导体层本体3沿该n个窗口生长形成所述n个凸起部分4;凸起部分使所述第一半导体层超出临界厚度从而在所述凸起部分的投影区域形成二维电子气2DEG，在所述异质结沟道上形成n个等间隔的二维电子气2DEG区域。[〇〇42]如果仅存在第一半导体层本体3,异质结构中不足以产生二维电子气2DEG;由于在存在第一半导体凸起部分4的地方，第一半导体层本体3和第一半导体凸起部分4的总厚度超过能够产生二维电子气2DEG的临界厚度，所以在存在第一半导体凸起部分4的下方的异质结界面处，存在二维电子气2DEG。进而在异质结界面处，分布有不连续的二维电子气 2DEG。由于二维电子气2DEG的不连续，在无栅电压时，导电沟道没有形成HFET器件为常关型。只有当栅电压大于阈值电压时，异质结界面处的二维电子气2DEG才会连续，形成导电沟道。
[0043]采用上述技术方案，本器件的栅电极实现了对源、漏之间沟道的全覆盖，所以当器件工作时，栅电压可以完全控制沟道，实现沟道的瞬时开关，所以，可以最大程度避免“电流崩塌”效应。
[0044]另外，虽然本器件的栅电极覆盖在源、漏电极之间，由于第一半导体有凸起部分的二维电子气是常存在的，所以器件的等效栅长仅为第一半导体上无凸起部分的长度，所以， 该器件获得较高的截止频率。同时，由于器件的击穿电压与源、漏电极之间的长度正相关， 所以，该器件可以同时获得较高的击穿电压。
[0045]第一半导体层表面还设有第一介质层7,第一介质层7上设有栅电极9,栅电极9覆盖整个沟道长度且栅电极9的两个边缘延伸分别超过漏电极11和源电极10靠近沟道一侧的边缘，在栅电极9与漏电极11、源电极10之间设有第二介质层8。由于采用栅电极完全覆盖的沟道结构，实现了栅电压对于沟道2DEG的完全控制，从而实现无电流崩塌效应的器件。
[0046]在一种优选实施方式中，在垂直于源、漏电极相连的方向上，第一半导体层凸起部分4可以是连续分布的，也可以被分成m份。所述介质层模板6在源、漏电极之间的方向上呈现不连续。
[0047]在一种优选实施方式中，第二介质层8仅位于栅电极9与漏电极11和源电极10的交迭的边缘部分。第二介质层8的目的是为了阻止栅电极9与漏电极11和源电极10的电连通， 但第二介质层8又会对栅电容造成影响，进而影响栅控能力和放大能力。该结构使第二介质层8仅仅覆盖栅电极9与漏电极11和源电极10的交迭的边缘部分，与第二介质层完全覆盖第一介质层相比，在实现良好电隔离的前提下，能够保证更大的栅电容，具有更大的器件跨导，使器件具有更大的栅控能力和放大能力。优选地，第二介质层的厚度应尽量小。这样，在栅的正投影下方，第二介质层非常少，使栅电容的减少降到最低。[〇〇48]同时，本发明新型增强型II1-V异质结场效应晶体管的实现工艺与现有技术HFET 器件的工艺基本相同，无需额外增加器件的工艺复杂程度。本发明的器件可通过如下主要工艺步骤实现:(1)基片材料生长:在合适衬底材料上(如Si衬底)，按照材料生长规律生长相应缓冲层、第二半导体层、选择性生长插入层、第一半导体层本体3、介质模板层6。(2)对介质模板层进行光刻及刻蚀，形成第一半导体层凸起部分4的生长窗口。(3)生长第一半导体层凸起部分4。(4)源漏电极构造。(5)第一介质层生长。(4)第二介质层生长及选区刻蚀。 (5)栅电极构造。(6)钝化及封装。
[0049]采用上述技术方案，可实现常关型器件;并且，由于器件的沟道材料采用的是生长而没有如槽栅器件中使用的刻蚀工艺，所以不会对异质结界面形成破坏，从而有利于提高器件性能。
[0050]实施例1:本实施例新型常关型II1-V异质结场效应晶体管包括以下几部分:衬底材料包含Si材料和在其上生长的低温A1N缓冲层，第二半导体层为GaN材料层(厚度约为2y m)，第一半导体层的第一部分为AlGaN层(厚度约为3nm)，在第一半导体层和第二半导体层第一部分之间设有A1N插入层(厚度约为lnm)，用于提高2DEG的电学特性。介质模板层为 LPCVD(低压力化学气相沉积法)生长的Si02层，其上取窗口的数值n = 2，m=l，窗口沿源、漏电极相连方向上的长度为〇.5wn，沿垂直于源、漏电极相连方向上的长度为lOOwii。第一介质层为原位生长Si3N4层，厚度约为10nm，第二介质层为hf〇2,厚度为100nm。源、漏电极都采用 Ti/Al/Ni/Au(20/120/50/200nm)经金属淀积与高温热退火形成。源漏电极之间的距离为 2.5wii。第二介质层朝向沟道中心一层边缘超出源、漏电极的长度皆为0.5_。栅电极采用 Ni/Au(50/150nm)〇
[0051]实施例2:本实施例新型常关型II1-V异质结场效应晶体管包括以下几部分:衬底材料包含Sic材料和在其上生长的低温A1N缓冲层，第二半导体层为GaN材料层(厚度约为2ii m)，第一半导体层的第一部分为A1N层(厚度约为3nm)。介质模板层为LPCVD生长的Si〇2层， 其上取窗口的数值n = 2，m = 3,窗口沿源、漏电极相连方向上的长度为0.5wn，沿垂直于源、 漏电极相连方向上的长度为20wii。第一介质层为原位生长Si3N4层，厚度约为10nm，第二介质层为hf02,厚度为lOOnm。源、漏电极都采用Ti/Al/Ni/Au(20/120/50/200nm)经金属淀积与高温热退火形成。源漏电极之间的距离为2.5mi。第二介质层朝向沟道中心一层边缘超出源、漏电极的长度皆为〇.5mi。栅电极采用Ni/Au(50/150nm)。[〇〇52]以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。对这些实施例的多种修改对本领域的专业技术人员来说是显而易见的，本申请中所定义的一般原理可以在不脱离本发明的精神或范围的情况下在其它实施例中实现。因此，本发明将不会被限制于本申请所示的这些实施例，而是要符合与本申请所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种新型常关型m-v异质结场效应晶体管，其特征在于，包括衬底材料层、第二半 导体层、介质模板层、漏电极、源电极、第一介质层，第二介质层和栅电极，其中，在所述衬底材料层上形成所述第二半导体层，在所述第二半导体层上构造出漏电极和 源电极；所述第一半导体层包括本体和沿该本体生长形成的n个凸起部分，n大于等于1;所述第二半导体层和第一半导体层本体结合在一起形成异质结沟道，该异质结沟道两 端分别连接所述漏电极和源电极;所述第一半导体层本体的厚度不大于在异质结沟道上形 成二维电子气2DEG的临界厚度，使所述异质结沟道中天然的二维电子气2DEG被耗尽；所述介质模板层设置在所述第一半导体层本体上并等间隔形成n个窗口，所述第一半 导体层本体沿所述n个窗口生长形成所述n个凸起部分;所述凸起部分使所述第一半导体层 超出临界厚度从而在所述凸起部分的投影区域形成二维电子气2DEG，在所述异质结沟道上 形成n个等间隔的二维电子气2DEG区域；所述第一半导体层表面还设有第一介质层，所述第一介质层上设有所述栅电极，所述 栅电极覆盖整个沟道长度且所述栅电极的两个边缘延伸分别超过所述漏电极和源电极靠 近沟道一侧的边缘，在所述栅电极与所述漏电极、源电极之间设有所述第二介质层。2.根据权利要求1所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述凸 起部分为连续分布或者沿其生长方向分为m份，m大于等于1。3.根据权利要求1或2所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述 第二介质层仅位于所述栅电极与所述漏电极和源电极的交迭的边缘部分。4.根据权利要求1或2所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述 第一半导体层与第二半导体层之间还设有用以提高异质结界面的二维电子气的迀移率的 插入层，所述插入层为A1N层。5.根据权利要求1或2所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述 第一半导体层为AlGaN层;所述第二半导体层为GaN层。6.根据权利要求1或2所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述 第一半导体层为A1N层，所述第二半导体层为GaN层。7.根据权利要求1或2所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述 第一介质层为生长异质结构材料时原位生长的Si3N4,其厚度为5?25nm。8.根据权利要求1或2所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述 介质模板层为Si〇2层。9.根据权利要求1或2所述的新型常关型II1-V异质结场效应晶体管，其特征在于，所述 第二介质层为Si〇2层。
【文档编号】H01L29/205GK105977294SQ201610294235
【公开日】2016年9月28日
【申请日】2016年5月6日
【发明人】董志华, 程知群, 刘国华, 柯华杰, 周涛
【申请人】杭州电子科技大学