用于薄膜soi结构的ldmos器件结构的制作方法
【专利摘要】一种用于薄膜SOI结构的LDMOS器件结构，包括：硅基底层、布置在硅基底层上的掩埋氧化物层、以及布置在掩埋氧化物层上的有源硅顶层；在源硅顶层中形成有第一掺杂类型的阱，在第一掺杂类型的阱上部依次形成栅极氧化物和栅极多晶硅结构；在源硅顶层中，在第一掺杂类型的阱的第一侧形成有交替布置的第二掺杂类型区域和第一掺杂类型区域，在第一掺杂类型的阱的与第一侧相对的第二侧形成有漂移区，在漂移区的第二侧形成有第二掺杂类型的区域。而且，在漂移区上部与第二掺杂类型的区域邻接的位置形成有栅极氧化物和浮栅多晶硅，使漂移区的沿栅极沟道长度方向的尺寸由栅极多晶硅结构的第二侧边缘的位置到浮栅多晶硅的第二侧边缘的位置之间的距离限定。
【专利说明】
用于薄膜SO I结构的LDMOS器件结构
技术领域
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种用于薄膜soi(绝缘体上娃，Si 1 icon-on-1nsulator)结构的LDM0S(横向双扩散金属氧化物半导体)器件结构。【背景技术】[〇〇〇2] 横向双扩散金属氧化物半导体(LDMOS，La t era 11 y D i f f u s e d Me t a 1 OxideSemiconductor)器件是本领域公知的一种半导体器件。LDMOS器件为相当近似于传统场效应晶体管(FET)器件的一种场效应晶体管器件。与传统场效应晶体管器件一样，LDM0S 器件包括在半导体衬底中形成一对被沟道区域所分隔开来的源/漏极区域，并且依次于沟道区域上方形成栅电极。
[0003]然而，LDM0S器件与传统FET器件不同的部分是，传统的FET器件中的一对源/漏极区域制成与栅电极相对称，而LDM0S器件中的漏极区域比源极区域更远离栅电极形成，并且漏极区域同时形成于用以分隔开沟道区域与漏极区域的掺杂阱(具有与漏极区域相同极性)中。LDM0S器件基本上是一种非对称性的功率金属氧化物半导体场效应晶体管 (M0SFET)，其具有共平面的漏极和源极区域，利用双扩散工艺制成。
[0004]实际上，目前还没有提出能够很好地适用于薄膜S0I结构的LDM0S器件结构。
【发明内容】
[0005]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够很好地适用于薄膜S0I结构的LDM0S器件结构。
[0006]为了实现上述技术目的，根据本发明，提供了一种用于薄膜S0I结构的LDM0S器件结构，包括:作为支撑层的硅基底层、布置在硅基底层上的作为绝缘层的掩埋氧化物层、以及布置在掩埋氧化物层上的有源硅顶层;其中，在源硅顶层中形成有第一掺杂类型的阱，而且在第一掺杂类型的阱上部依次形成栅极氧化物和栅极多晶硅结构;而且，在源硅顶层中， 在第一掺杂类型的阱的第一侧形成有交替布置的第二掺杂类型区域和第一掺杂类型区域， 在第一掺杂类型的阱的与第一侧相对的第二侧形成有漂移区，而且在漂移区的第二侧形成有第二掺杂类型的区域。
[0007]优选地，在漂移区上部与第二掺杂类型的区域邻接的位置形成有栅极氧化物和浮栅多晶硅，使得漂移区的沿栅极沟道长度方向的尺寸由栅极多晶硅结构的第二侧边缘的位置到浮栅多晶硅的第二侧边缘的位置之间的距离限定。
[0008]优选地，所述距离的限定是利用针对栅极多晶硅结构和浮栅多晶硅的自对准工艺来进行控制的。
[0009]优选地，第一掺杂类型是P型掺杂类型，第二掺杂类型是N型掺杂类型。
[0010]优选地，在部分栅极多晶硅结构上、漂移区上和浮栅多晶硅上形成有硅化物阻挡层
[0011]优选地，第一掺杂类型的阱的掺杂浓度小于第一掺杂类型区域的掺杂浓度。
[0012]优选地，第二掺杂类型区域的掺杂浓度等于在漂移区的第二侧形成的第二掺杂类型的区域的掺杂浓度。[0〇13 ] 优选地，有源娃顶层的厚度小于1 OOnm。[0〇14]优选地，有源娃顶层的厚度为80nm。
[0015]优选地，所述掩埋氧化物层是氧化硅层。
[0016]优选地，硅基底层用于为有源硅顶层和掩埋氧化物层提供机械支撑。
[0017]根据本发明的用于薄膜SOI结构的LDM0S器件结构不仅使得漂移区横向尺寸的精确限定变得可能，而且该用于薄膜SOI结构的LDM0S器件结构与标准CMOS工艺兼容。此外，通过设置使得在第一掺杂类型的阱的第一侧形成有交替布置的第二掺杂类型区域和第一掺杂类型区域，可以有效抑制S0I器件的浮体效应，提高LDM0S的击穿电压等性能。【附图说明】
[0018]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0019]图1示意性地示出了根据本发明优选实施例的用于薄膜S0I结构的LDM0S器件结构的俯视图。
[0020]图2示意性地示出了根据本发明优选实施例的用于薄膜S0I结构的LDM0S器件结构的沿曲线A-A’的第一剖视图。
[0021]图3示意性地示出了根据本发明优选实施例的用于薄膜S0I结构的LDM0S器件结构的沿曲线B-B’的第二剖视图。
[0022]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。【具体实施方式】[〇〇23]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。[〇〇24]图1示意性地示出了根据本发明优选实施例的用于薄膜S0I结构的LDM0S器件结构的俯视图，图2示意性地示出了根据本发明优选实施例的用于薄膜S0I结构的LDM0S器件结构的沿曲线A-A’的第一剖视图，图3示意性地示出了根据本发明优选实施例的用于薄膜S0I 结构的LDM0S器件结构的沿曲线B-B’的第二剖视图。
[0025]具体地，如图1、图2和图3所示，根据本发明优选实施例的用于薄膜S0I结构的 LDM0S器件结构包括:作为支撑层的硅基底层100、布置在硅基底层100上的作为绝缘层的掩埋氧化物层200、以及布置在掩埋氧化物层200上的有源硅顶层。[〇〇26]例如，所述掩埋氧化物层200是氧化硅层。
[0027]绝缘体上硅是一种特殊的硅片，其结构的主要特点是在有源层和衬底层之间插入绝缘层(掩埋氧化物层)来隔断有源层和衬底之间的电气连接，这一结构特点为绝缘体上硅类的器件带来了寄生效应小、速度快、功耗低、集成度高、抗辐射能力强等诸多优点。
[0028]更具体地，其中，硅基底层100—般较厚，其主要作用是为上面的有源硅顶层和掩埋氧化物层200提供机械支撑。[0〇29 ]优选地，有源娃顶层的厚度小于1 OOnm;例如，有源娃顶层的厚度可以为80nm 〇
[0030]其中，电路形成在有源硅顶层中。
[0031]具体地，在源硅顶层中形成有第一掺杂类型的阱11，而且在第一掺杂类型的阱11 上部依次形成栅极氧化物和栅极多晶硅结构10;而且，在源硅顶层中，在第一掺杂类型的阱 11的第一侧形成有交替布置的第二掺杂类型区域30和第一掺杂类型区域40,在第一掺杂类型的阱11的与第一侧相对的第二侧形成有漂移区70,而且在漂移区70的第二侧形成有第二掺杂类型的区域50。[〇〇32]而且，在漂移区70上部与第二掺杂类型的区域50邻接的位置形成有栅极氧化物和浮栅多晶硅20。[〇〇33]而且，例如，在部分栅极多晶硅结构10上、漂移区70上和浮栅多晶硅20上形成有硅化物阻挡层(salicide block layer，SAB)60。
[0034]例如，第一掺杂类型是P型掺杂类型，第二掺杂类型是N型掺杂类型。[〇〇35]而且，一般，第一掺杂类型的阱11的掺杂浓度小于第一掺杂类型区域40的掺杂浓度。[〇〇36]此外，例如，第二掺杂类型区域30的掺杂浓度等于在漂移区70的第二侧形成的第二掺杂类型的区域50的掺杂浓度。[〇〇37]在本发明优选实施例的用于薄膜SOI结构的LDM0S器件结构中，可以看出，通过上述结构布置，使得漂移区70的横向尺寸(S卩，沿栅极沟道长度方向的尺寸)(图2和图3所示的截面上的横向尺寸)由栅极多晶硅结构10的第二侧边缘的位置到浮栅多晶硅20的第二侧边缘的位置之间的距离限定(如图1和图2的虚线箭头所示)，而且对于这一距离的限定，可以利用针对栅极多晶硅结构10和浮栅多晶硅20的自对准工艺来进行精确控制。[〇〇38]根据本发明优选实施例的用于薄膜S0I结构不仅使得漂移区横向尺寸的精确限定变得可能，而且该用于薄膜S0I结构的LDM0S器件结构与标准CMOS工艺兼容。此外，通过设置使得在第一掺杂类型的阱的第一侧形成有交替布置的第二掺杂类型区域和第一掺杂类型区域，可以有效抑制S0I器件的浮体效应，提高LDM0S的击穿电压等性能。[〇〇39]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0040]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种用于薄膜SOI结构的LDMOS器件结构，其特征在于包括:作为支撑层的硅基底层、 布置在硅基底层上的作为绝缘层的掩埋氧化物层、以及布置在掩埋氧化物层上的有源硅顶 层;其中，在源硅顶层中形成有第一掺杂类型的阱，而且在第一掺杂类型的阱上部依次形成 栅极氧化物和栅极多晶硅结构;而且，在源硅顶层中，在第一掺杂类型的阱的第一侧形成有 交替布置的第二掺杂类型区域和第一掺杂类型区域，在第一掺杂类型的阱的与第一侧相对 的第二侧形成有漂移区，而且在漂移区的第二侧形成有第二掺杂类型的区域。2.根据权利要求1所述的用于薄膜SOI结构的LDM0S器件结构，其特征在于，在漂移区上 部与第二掺杂类型的区域邻接的位置形成有栅极氧化物和浮栅多晶硅，使得漂移区的沿栅 极沟道长度方向的尺寸由栅极多晶硅结构的第二侧边缘的位置到浮栅多晶硅的第二侧边 缘的位置之间的距离限定。3.根据权利要求2所述的用于薄膜SOI结构的LDM0S器件结构，其特征在于，所述距离的 限定是利用针对栅极多晶硅结构和浮栅多晶硅的自对准工艺来进行控制的。4.根据权利要求1或2所述的用于薄膜SOI结构的LDM0S器件结构，其特征在于，第一掺 杂类型是P型掺杂类型，第二掺杂类型是N型掺杂类型。5.根据权利要求1或2所述的用于薄膜SOI结构的LDM0S器件结构，其特征在于，在部分 栅极多晶硅结构上、漂移区上和浮栅多晶硅上形成有硅化物阻挡层。6.根据权利要求1或2所述的用于薄膜SOI结构的LDM0S器件结构，其特征在于，第一掺 杂类型的阱的掺杂浓度小于第一掺杂类型区域的掺杂浓度。7.根据权利要求1或2所述的用于薄膜SOI结构的LDM0S器件结构，其特征在于，第二掺 杂类型区域的掺杂浓度等于在漂移区的第二侧形成的第二掺杂类型的区域的掺杂浓度。8.根据权利要求1或2所述的用于薄膜SOI结构的LDM0S器件结构，其特征在于，有源硅 顶层的厚度小于100nm〇9.根据权利要求1或2所述的用于薄膜SOI结构的LDMOS器件结构，其特征在于，有源硅 顶层的厚度为80nm〇
【文档编号】H01L29/06GK105977303SQ201610596050
【公开日】2016年9月28日
【申请日】2016年7月27日
【发明人】刘张李
【申请人】上海华虹宏力半导体制造有限公司