用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结的制作方法

文档序号:10614642阅读:837来源:国知局
用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结的制作方法
【专利摘要】本发明提供一种形成包括垂直MTJ(磁性隧道结)的磁阻式随机存取存储器(MRAM)器件的方法。该方法包括在底部电极层上方形成磁性隧道结(MTJ)。顶部电极层形成在MTJ的上表面的上方,并且硬掩模形成在顶部电极层的上表面的上方。执行第一蚀刻穿过未被硬掩模掩蔽的顶部电极层和MTJ的未被硬掩模掩蔽的区域,以形成顶部电极和蚀刻的MTJ。形成侧壁间隔件,侧壁间隔件从硬掩模或顶部电极的上表面、沿着顶部电极和蚀刻的MTJ的侧壁延伸,到达底部电极的上表面之下的位置处或与底部电极的上表面大致齐平的位置处。还提供生成的MRAM器件结构。本发明提供了用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结。
【专利说明】
用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
技术领域
[0001] 本发明一般地设及半导体技术领域,更具体地,设及磁阻式随机存取存储器及其 制造方法。
【背景技术】
[0002] 现在的许多电子器件都包含电子存储器。电子存储器可W是易失性存储器或非易 失性存储器。非易失性存储器能够在失电时储存数据,然而易失性存储器不能在失电时储 存数据。由于磁阻式随机存取存储器(MRAM)优于目前的电子存储器的优势,所W该MRAM 是下一代电子存储器的一种有前景的候选者。与目前的诸如闪速随机存取存储器的非易失 性存储器相比,MRAM通常更快并且具有更好的耐用性。与目前的诸如动态随机存取存储器 值RAM)和静态随机存取存储器(SRAM)的易失性存储器相比,MRAM通常具有类似的性能和 密度,但是MRAM具有更低的功耗。

【发明内容】

[0003] 为了解决现有技术中所存在的缺陷,根据本发明的一方面,提供了一种用于制造 磁阻式随机存取存储器(MRAM)单元的方法,所述方法包括:在底部电极层上方形成磁性隧 道结(MTJ);在所述MTJ的上表面的上方形成顶部电极层;在所述顶部电极层的上表面的上 方形成硬掩模;执行第一蚀刻,穿过未被所述硬掩模掩蔽的所述顶部电极层和未被所述硬 掩模掩蔽的所述MTJ的区域,W形成顶部电极和蚀刻的MTJ 及形成侧壁间隔件,所述侧 壁间隔件从所述硬掩模或所述顶部电极的上表面沿着所述顶部电极和所述蚀刻的MTJ的 侧壁延伸,到达所述底部电极层的上表面之下的位置处或与所述底部电极层的上表面齐平 的位置处。
[0004] 在该方法中,所述MTJ包括:第一铁磁层;绝缘阻挡层,设置在所述第一铁磁层上 方;W及第二铁磁层,设置在所述绝缘阻挡层上方,其中,所述第一铁磁层和所述第二铁磁 层的磁极性垂直于介于所述绝缘阻挡层与所述第一铁磁层或所述第二铁磁层之间的界面。 阳〇化]在该方法中,将所述第一铁磁层配置为在至少两种磁极性之间切换,并且所述第 二铁磁层具有固定磁极性。
[0006] 在该方法中,形成所述侧壁间隔件包括:在所述硬掩模上方形成所述侧壁间隔层, 并且加衬里于所述硬掩模的上表面和侧壁W及所述蚀刻的MTJ的侧壁;W及在所述侧壁间 隔层中执行第二蚀刻,W形成所述侧壁间隔件。
[0007] 在该方法中,所述第二蚀刻还蚀刻所述底部电极层的横向延伸件,W形成底部电 极。
[0008] 该方法还包括:形成第一覆盖层,所述第一覆盖层沿着所述侧壁间隔件、所述底部 电极的侧壁W及所述硬掩模的侧壁和上表面延伸;形成第二覆盖层,所述第二覆盖层沿着 所述第一覆盖层的侧壁和上表面延伸;W及在所述第二覆盖层的上表面和侧壁上方沉积层 间介电(ILD)层。
[0009] 该方法还包括:光图案化并且蚀刻所述ILD层,W形成通孔开口和沟槽;W及利用 金属层来分别填充所述通孔开口和所述沟槽,W形成TEVA(顶部电极通孔)和金属沟槽。
[0010] 在该方法中,所述TEVA延伸穿过所述第一覆盖层、所述第二覆盖层和所述硬掩 模,W邻接所述顶部电极。
[0011] 该方法还包括:执行CMP (化学机械抛光)工艺W暴露所述顶部电极的上表面,并 且形成平坦的顶面;W及在所述平坦的顶面上方沉积顶部金属,并且所述顶部金属邻接所 述顶部电极。
[0012] 根据本发明的另一方面,提供了一种磁阻式随机存取存储器(MRAM)单元,包括: 磁性隧道结(MTJ),设置在底部电极上方;顶部电极,设置在所述MTJ的上表面的上方;侧壁 间隔件,设置在所述底部电极的上表面的上方,邻接所述MTJ的外部侧壁,并且邻接所述顶 部电极的外部侧壁,其中,所述侧壁间隔件通过基本均匀的宽度从所述底部电极的上表面 向上延伸至所述顶部电极的上表面;W及第一覆盖层,邻接所述侧壁间隔件和所述底部电 极的外部侧壁。
[0013] 在该MRAM单元中,所述MTJ包括:第一铁磁层;绝缘阻挡层,设置在所述第一铁磁 层上方;W及第二铁磁层,设置在所述绝缘阻挡层上方,其中,所述第一铁磁层和所述第二 铁磁层的磁极性垂直于介于所述绝缘阻挡层与所述第一铁磁层或所述第二铁磁层之间的 界面。
[0014] 在该MRAM单元中,所述第一铁磁层具有可变磁极性,并且所述第二铁磁层具有固 定磁极性。
[0015] 该MRAM单元还包括:硬掩模,设置在所述顶部电极上方,其中,所述第一覆盖层沿 着所述硬掩模的上表面和侧壁延伸;第二覆盖层,沿着所述第一覆盖层的上表面和侧壁延 伸;层间介电(ILD)层,设置在所述第二覆盖层上方;金属沟槽,设置在所述ILD层中;W及 顶部电极通孔(TEVA),从所述金属沟槽延伸穿过所述第二覆盖层、所述第一覆盖层和所述 硬掩模中的每一个,W邻接所述顶部电极。
[0016] 该MRAM单元,还包括:第二覆盖层,邻接所述MTJ的相对侧上的所述第一覆盖层的 外部侧壁;层间介电(ILD)层,设置在所述第二覆盖层上方,其中,所述顶部电极、所述侧壁 间隔件、所述第一覆盖层、所述第二覆盖层和所述ILD层的上表面构成基本平坦的顶面;W 及顶部金属,设置在所述平坦的顶面上方,并且邻接所述顶部电极的整个表面区域。
[0017] 在该MRAM单元中,所述第一铁磁层包括厚度在大约8A和大约BA之间的范围内 的化Pt (铁-销)或Co化B (钻、铁和棚的合金);所述第二铁磁层包括Co (钻)、Ni (儀)、 Ru (钉)的单层或多层;W及所述第二覆盖层包括TEOS (正娃酸乙醋)。
[0018] 该MRAM单元还包括:底部电极通孔度EVA),设置在介电层中;W及介电保护层,设 置在所述介电层上方,并且具有所述BEVA上面的开口。
[0019] 在该MRAM单元中,所述底部电极位于所述介电保护层上方,并且邻接穿过所述开 口的所述邸VA。
[0020] 在该MRAM单元中,所述MTJ和所述顶部电极一起构成具有基本对齐的垂直侧壁的 垂直堆叠件;W及所述垂直堆叠件的占位面积小于所述底部电极的占位面积。
[0021] 根据本发明的又一方面,提供了一种磁阻式随机存取存储器(MRAM)单元,包括: 底部电极,设置在具有开口的介电保护层上方;自由层,被配置为在至少两种不同的磁极性 之间切换,并且设置在所述底部电极上方;绝缘阻挡层,设置在所述自由层上方;固定层, 具有固定磁极性,并且设置在所述绝缘阻挡层上方,其中,所述自由层和所述固定层的磁极 性垂直于介于所述绝缘阻挡层与所述固定层或所述自由层之间的界面;顶部电极,设置在 所述固定层上方;硬掩模,设置在所述顶部电极的上表面的上方;侧壁间隔件,通过基本均 匀的宽度从所述底部电极的上表面延伸至所述顶部电极的上表面或所述硬掩模的上表面; 第一覆盖层,在所述侧壁间隔件、所述底部电极的侧壁和所述硬掩模上方延伸;W及后道工 序度EOL)金属化堆叠件,包括:第一金属化层和第二金属化层,堆叠在所述MRAM单元的相 对侧上;第一通孔,从所述底部电极延伸至所述第一金属化层,其中,所述第一通孔设置在 第一介电层中,并且所述底部电极延伸穿过所述开口,W邻接所述第一通孔;和第二通孔, 从所述顶部电极延伸至所述第二金属化层,其中,所述第二通孔设置在第二介电层中。
[0022] 在该MRAM单元中,所述第二金属化层设置在所述MRAM单元的整个上表面的上方, W邻接所述顶部电极。
【附图说明】
[0023] 当结合附图进行阅读时,根据下面详细的描述可W更好地理解本发明的各个方 面。应该强调的是,根据工业中的标准实践,各种部件没有被按比例绘制。实际上,为了清 楚的讨论,各种部件的尺寸可W被任意增加或减少。
[0024] 图IA示出了根据本发明的包括垂直磁性隧道结(MTJ)的MRAM单元的一些实施例 的截面图。
[0025] 图IB示出了根据本发明的包括垂直MTJ的MRAM单元的一些实施例的截面图。
[0026] 图2示出了包括具有垂直MTJ的MRAM单元的集成电路的一些实施例的截面图。
[0027] 图3示出了根据本发明的用于制造 MRAM单元的方法的一些实施例的流程图。
[0028] 图4至图14A、图14B示出了根据图3的方法的一系列渐进式制造步骤的一系列截 面图。
【具体实施方式】
[0029] 本发明提供了许多不同实施例或实例,用于实现本发明的不同特征。W下将描述 组件和布置的特定实例W简化本发明。当然,运些仅是实例并且不意欲限制本发明。例如, 在W下描述中,在第二部件上方或上形成第一部件可W包括W直接接触的方式形成第一部 件和第二部件的实施例,也可W包括附加部件形成在第一部件和第二部件之间使得第一部 件和第二部件不直接接触的实施例。另外,本发明可W在多个实例中重复参考标号和/或 字符。运种重复是为了简化和清楚的目的,并且其本身不指示所讨论的各个实施例和/或 配置之间的关系。
[0030] 此外,为了便于描述,本文中可W使用诸如"在…下方"、"在…下面"、"下部"、 "在…上面"、"上部"等空间关系术语,W便描述如图所示的一个元件或部件与另一元件(多 个元件)或部件(多个部件)的关系。除图中所示的方位之外,空间关系术语意欲包括使用 或操作过程中的器件的不同方位。装置可W W其它方式定位(旋转90度或在其他方位), 并且在本文中使用的空间关系描述符可同样地作相应地解释。
[0031] 而且,为了易于描述,本文可W使用"第一"、"第二"、"第等,W区分附图或一系 列附图中的不同元件。"第一"、"第二"、"第="等并不意欲描述对应的元件。因此,结合第 一附图所描述的"第一介电层"没有必要对应于结合另一附图所描述的"第一介电层"。
[0032] 磁阻式随机存取存储器(MRAM)单元包括上部和下部电极W及布置在上部和下部 电极之间的磁性隧道结(MTJ)。MTJ包括上部和下部铁磁层W及布置在上部和下部铁磁层 之间的阻挡层,其中上部和下部铁磁层示出为自由铁磁层和固定铁磁层。固定铁磁层具有 恒定的或固定磁极性,固定铁磁层通常被布置在电极层之一与固定层之间的反铁磁层固 定。自由层可W在两种或多种不同的磁极性之间切换,运些磁极性中的每一种都代表数据 单元,诸如数据的比特位。
[0033] 在一些MRAM单元中,自由层和固定层的磁极性位于彼此相同的水平面中,使自由 层与固定层关于水平面平行或反向平行(取决于数据比特位的值),运被称为"面内"MTJ结 构。在传统的面内MTJ结构中,蚀刻后检查的关键尺寸(AEICD)小。因此,在面内MTJ单元 中,存在上部电极上方的有限空间W将顶部电极通孔(TEVA)接合在上部电极上。因此,为 了提供接合TEVA的足够空间,上部电极包括具有较大面积的上部和具有较小面积的基底 部,该上部保留在该基底部上。运种MRAM单元的缺点在于,上部电极很厚,W包含基底部和 上部,并且该厚度导致MRAM单元具有大的阶梯高度。因为该大的阶梯高度,MRAM单元需要 相对较厚的介电层(通常是超低k介电巧LK)层),W覆盖MT J结构。在最初沉积之后,低 k介电材料通常需要固化工艺,W增加其多孔性、降低其k值并且改善其机械强度。较厚的 ELK层将引起差的固化。此外,当ELK层较厚时,还需要化学机械抛光(CM巧工艺,W平坦化 ELK层。然而,差的固化和厚的ELK层将导致差的CMP均匀性,从而导致制造工艺中导致很 多问题。
[0034] 鉴于W上所述,本申请设及用于制造包括垂直MTJ(P-MTJ)结构的MRAM单元的结 构和方法。P-MTJ具有比面内MTJ更大的AEICD,因此有足够空间W用于接合TEVA。在垂直 MTJ结构中,自由层和固定层的磁极性被定向为垂直于形成该自由层和固定层的水平面。因 此,垂直MTJ结构中的自由层和固定层关于竖直/垂直平面平行或反向平行(取决于存储 的二进制值)。此外,由于较小的切换电流和较快的切换速度,所W P-MTJ具有优势。
[0035] 有利地,通过形成具有P-MTJ的MRAM,在MRAM单元上方有足够的空间来接合 TEVA,因此可W避免与形成具有较窄的基底部和较宽的顶部的上部电极相关联的处理步 骤。此外,省略了较厚的ELK层的需要,因此还省略了 ELK层CMP工艺。运有助于减少制造 MRAM单元的总成本。而且,较薄的ELK和较小的顶部电极还有助于使MRAM单元具有减小的 阶梯高度。运种处理方法还与逻辑后道工序高度兼容。
[0036] 参考图1A,提供了具有垂直MTJ的MRAM单元102a的一些实施例的截面图100曰。 例如,MRAM单元102a位于设置在介电层106中的底部电极通孔度EVA) 104上方,将该介电 层106用作蚀刻停止层。在一些实施例中,介电层106包括超低k巧LK)介电层。横向间隔 开的介电保护层108a和108b设置在半导体衬底202的上表面的上方。将MRAM单元102a 的底部电极110布置在介电保护层108a和108b上方,并且通过邸VA 104将底部电极110 电禪合至BE化金属化堆叠件的第一金属化层(未示出)。例如,底部电极110可W是导电 材料,诸如氮化铁、氮化粗、铁、粗或上述材料的两种或多种的组合。此外,例如,底部电极 110的厚度可W为约10皿至100皿。例如,BEVA 104可W是金属,诸如铜、金、侣、鹤或它们 的组合。在一些实施例中,介电保护层108a和108b包括碳化娃(SiC)。
[0037] MTJ 112堆叠在底部电极110上方。MTJ 112具有比底部电极110更小的占位面 积。由于占位面积的不同,MTJ 112和底部电极110共同限定平台(Iedge)IllDMTJ 112包 括:第一铁磁层114 ;绝缘阻挡层116,设置在第一铁磁层114上方;化及第二铁磁层118,设 置在绝缘阻挡层116上方。在一些实施例中,第一铁磁层114是具有代表数据单元的可变 磁极性的自由层。例如,可变磁极性在第一状态和第二状态之间切换,第一状态和第二状态 分别代表二进制"0"和二进制"1"。在一些实施例中,第二铁磁层118是具有固定磁极性的 固定层。在一些实施例中,反铁磁层(未示出)布置在固定层(118)的下面,并且反铁磁层 通常邻接固定层(118)的下表面和绝缘阻挡层116的上表面。反铁磁层将固定层固定为恒 定的或固定磁极性。在一些实施例中,第一铁磁层114包括化Pt (铁-销)或Co化B (钻、 铁和棚的合金),第一铁磁层114具有的厚度在大约8A和大约13A之间的范围内,并且第 二铁磁层包括Co (钻)、Ni (儀)、Ru (钉)的单层或多层。绝缘阻挡层116在第一铁磁层 114和第二铁磁层118之间提供电隔离,同时在适当的条件下仍允许电子隧穿通过绝缘阻 挡层116。例如,绝缘阻挡层116可W是氧化儀或氧化侣(如,Al2〇3)。此外,例如,绝缘阻 挡层116的厚度可W约为0. 5皿至2皿。
[0038] 在工作中,通常通过测量MTJ 112的电阻来读取第一铁磁层114的可变磁极性。由 于磁性隧道效应,所WMTJ 112的电阻随着可变磁极性而变化。此外,在工作中,通常使用 自旋转移力矩(STT)效应来改变或切换可变磁极性。根据STT效应,电流流经MTJ 112, W 感应自固定层(118)至自由层(114)的电子流。随着电子穿过固定层(118),电子的自旋 被极化。当自旋极化的电子到达自由层(114)时,自旋极化的电子将力矩施加于可变磁极 性并且切换可变磁极性的状态。用于读取或改变可变磁极性的其他的方法也是经得起检验 的(amen油Ie)。此外,第一铁磁层114和第二铁磁层118的磁化极性垂直于介于制造MTJ 112 (即,垂直MTJ)绝缘阻挡层116与第一铁磁层114或第二铁磁层118之间的界面。
[0039] MRAM单元102a的顶部电极120布置在第二铁磁层118上方。例如,顶部电极120 可W是导电材料,诸如氮化铁、氮化粗、铁、粗或上述材料的一种或多种的组合。此外,例如, 顶部电极120的厚度可W是大约10皿至100皿。顶部电极120具有与MTJ 112相同的占位 面积。顶部电极120和MTJ 112-起形成具有基本对齐的垂直侧壁的垂直堆叠件121。垂 直堆叠件121的占位面积小于底部电极110的占位面积。
[0040] 还存在侧壁间隔件124a和124b,并且侧壁间隔件124a和124b从顶部电极120的 上表面,沿着顶部电极120和MTJ 112的侧壁延伸,到达平台111的上表面W下的位置处或 与平台111的上表面大致齐平的位置处。在一些实施例中,侧壁间隔件124a和124b包括 SiN(氮化娃)。第一覆盖层126a和12化沿着侧壁间隔件124a和124b的外部侧壁、底部 电极110的侧壁W及介电保护层108a和108b的上表面延伸。在一些实施例中,第一覆盖 层126a和12化包括SiC。第二覆盖层128a和128b沿着第一覆盖层126a和12化的暴露 的外部侧壁(沿着长度)延伸。在一些实施例中,第二覆盖层128a和128b包括TEOS (正娃 酸乙醋)。层间介电(ILD)层130a和13化分别设置在第二覆盖层128a和128b上方。在 一些实施例中,ILD层130a和13化包括ELK介电层(即,介电常数k小于3. 9的电介质), 诸如未渗杂的娃酸盐玻璃、渗氣的二氧化娃、渗碳的二氧化娃、多孔二氧化娃或旋涂聚合物 电介质(诸如,聚降冰片締、苯并环下締、氨基硅氧烷化S曲或甲基娃倍半氧烧(MSQ))。顶 部金属132是第二金属化层(未示出)的一部分,并且顶部金属132设置在MRAM单元102a 的整个上表面的上方。在一些实施例中,顶部金属132包括铜、金、侣、鹤或它们的组合。
[0041] 参考图1B,提供了具有P-MTJ的MRAM单元102b的一些实施例的截面图10化。运 里,与附图1不同,硬掩模122设置在顶部电极120上方。硬掩模122限定顶部电极120和 下面的MTJ 112的占位面积。在一些实施例中,硬掩模包括USG(未渗杂的娃玻璃)。运里, 侧壁间隔件124a和124b沿着硬掩模122的上表面开始延伸。第一覆盖层126邻接侧壁间 隔件124a和124b的外部侧壁和上表面、硬掩模122的上表面、底部电极110的外部侧壁,并 且进一步延伸至第一介电保护层108a和第二介电保护层108b的上表面的上方。顶部电极 通孔灯EVA) 134从顶部电极层120延伸穿过硬掩模122、第一覆盖层126、第二覆盖层128和 ILD层130,到达金属沟槽136。金属沟槽136是第二金属化层(未示出)的一部分。TEVA 134将MRAM单元102b电禪合至第二金属化层。例如,TEVA 134和金属沟槽136可W是金 属,诸如铜、侣、鹤或它们的组合。
[0042] 有利地,垂直堆叠件121的占位面积足W在MRAM单元102b上方形成TEVA。如之 后更详细的描述的,与传统的方法相比,MTJ 112的铁磁层的垂直的各向异性有利地允许较 薄的MRAM单元(102a和102b),运允许有较薄的ILD层130, W在之后的邸化金属化处理 步骤中保护MTJ 112。较薄的ILD层130也不需要CMP工艺。因此,分别如图IA和图IB所 示,MRAM单元102a和10化的形成提供了具有降低的制造成本的更好的MRAM操作。
[0043] 参考图2,提供了集成电路的一些实施例的截面图200。集成电路包括衬底202。 例如,衬底202可W是块状衬底(如,块状娃衬底)或绝缘体上娃(SOI)衬底。一个或多个 浅沟槽隔离(STI)区204设置在衬底202中,并且两个字线晶体管206、208设置在STI区 204之间。STI区204可W是或者还包括衬底202中的填充氧化物的沟槽。
[0044] 字线晶体管206、208彼此平行延伸,并且字线晶体管206、208包括字线栅极210、 字线介电层212、字线侧壁间隔件层214和源极/漏极区216。字线栅极210布置在对应的 字线介电层212上方,并且通过对应的字线侧壁间隔件层214加衬里于字线栅极210。源 极/漏极区216嵌入衬底202的介于字线栅极210与STI区204之间的表面内。例如,字 线栅极210可W是渗杂多晶娃或金属,诸如氮化铁或氮化粗。例如,字线介电层212可W是 氧化物,诸如二氧化娃。例如,字线侧壁间隔件层214可W是SiN。例如,源极/漏极区216 对应于衬底202的渗杂区。
[0045] BE化金属化堆叠件218布置在衬底202上方。BE化金属化堆叠件218包括:多个 ILD层130、220 ;-对MRAM单元102b 及多个金属化层222、224。根据图IB描述了 MRAM 单元102b,并且MRAM单元102b布置在ILD层130、220内。金属化层222、224包括金属线 226、228,并且还布置在ILD层130、220内。金属线226、228包括源极线226,被布置为平 行于字线晶体管208,并且被布置在字线晶体管208之间。此外,金属线226、228包括位线 228,对应于MRAM单元10化的该位线228彼此平行延伸并且横向垂直于字线晶体管208。 例如,ILD层130、220可W是低k电介质,诸如未渗杂的娃酸盐玻璃或氧化物(诸如,二氧 化娃)。在一些实施例中,最底部的ILD层220是氧化物,并且另一个ILD层130是低k电 介质。例如,金属化层222、224可W是金属,诸如铜或侣。
[0046] 接触件230从金属化层222延伸至源极/漏极区216,并且通孔104、134、232在金 属化层222、224与MRAM单元102b之间延伸。接触件230和通孔104、134、232延伸穿过布 置在ILD层130、220与金属化层222、224之间的介电层106、234 (蚀刻停止层)。在一些实 施例中,接触件230和通孔104、134、232具有不同的形状。例如,接触件230和通孔134、 232可W具有逐渐变小的宽度,然而通孔104具有均匀的宽度。例如,介电层106、234 (蚀刻 停止层)可W是ELK电介质。例如,接触件230和通孔104、134、232可W是金属,诸如铜、 金或鹤。
[0047] 参考图3,流程图300示出了根据本发明的一些实施例的用于制造包括具有P-MTJ 的MRAM单元的半导体结构的方法的一些实施例的流程图。应该理解,示出的方法并非解释 为限制的意思,并且用于形成具有P-MTJ的MRAM单元的替换方法也可W在本发明所考虑的 范围内。
[0048] 在框302中,在半导体衬底上方形成介电保护层。
[0049] 在框304中,在底部电极上方形成MTJ。MTJ包括夹置在第一铁磁层和第二铁磁层 之间的绝缘阻挡层,其中第一和第二铁磁层的磁极性垂直于介于绝缘阻挡层与第一铁磁层 或第二铁磁层之间的界面。在一些实施例中,第一铁磁层是自由层,并且第二铁磁层是固定 层。
[0050] 在框306中,在MTJ的上表面的上方形成顶部电极层。
[0051] 在框308中,在顶部电极层上方形成硬掩模。
[0052] 在框310中,执行第一蚀刻穿过顶部电极层、穿过MTJ的未被硬掩模掩蔽的区域, W形成顶部电极和蚀刻的MTJ。
[0053] 在框312中,形成侧壁间隔件,该侧壁间隔件从硬掩模上方、沿着顶部电极和蚀刻 的MTJ的侧壁延伸,到达底部电极的上表面的下面的位置处或与底部电极的上表面大致齐 平的位置处。
[0054] 在框314中,形成第一覆盖层,该第一覆盖层沿着侧壁间隔件的上表面和侧壁、底 部电极的侧壁W及硬掩模的上表面延伸,之后形成第二覆盖层,该第二覆盖层沿着第一覆 盖层的侧壁和上表面延伸。 阳化日]在框316中,在第二覆盖层上方形成ILD层。
[0056] 框318a和320a示出了如何将电接触件形成为到达顶部电极的一个实例。在框 318a中,在ILD层上方执行CMP,W暴露顶部电极的上表面,并且形成平坦的顶面。在框320a 中,在平坦的顶面上方沉积顶部金属。
[0057] 框318b和32化示出了如何将电接触件形成为到达顶部电极的替代的实例。在框 318b中,执行第二蚀刻,W形成通孔开口和沟槽。在框32化中,在通孔开口和沟槽中沉积金 属,W分别形成邻接顶部电极的TEVA(顶部电极通孔)和金属沟槽。
[0058] 有利地,由于方法300不包括扩大的或较大的顶部电极的形成,所W方法300包括 数量减少的处理步骤。上述方法还有助于使ILD层W及整个MRAM单元具有减小的厚度,从 而省略了附加的CMP步骤。该方法导致了简单并且节省成本的结构。
[0059] 虽然本文将所公开的方法(如,通过流程图300所描述的方法)示出并描述为一 系列的操作或行为,但是应该理解,所示出的运些操作或行为的顺序并非解释为限制的意 思。例如,一些操作可W与脱离本文所示和/或所描述的其他的操作或行为W不同的顺序 和/或同时进行。此外,可W不要求所有示出的操作都用于实施本文所描述的一个或多个 方面或实施例,并且可W在一个或多个单独的操作和/或阶段中进行本文所描述的一个或 多个操作。
[0060] 参考图4至图14A、图14B,提供了在制造的多个阶段中的具有MRAM单元的半导体 结构的一些实施例的截面图,W说明图3的方法。尽管结合该方法描述了图4至图14A、图 14B,但是应该理解,图4至图14A、图14B所公开的结构并不限于该方法,而是图4至图14A、 图14B所公开的结构可W作为独立于该方法的结构而单独存在。类似地,尽管结合图4至 图14AU4B描述了该方法,但是应该理解,该方法并不限于图4至图14A、图14B所公开的结 构,而是该方法可W独立于图4至图14A、图14B所公开的结构而单独存在。
[0061] 图4示出了对应于操作302的一些实施例的截面图400。
[0062] 如图4所示,介电保护层108形成在设置于介电层106中的底部电极通孔 度EVA) 104上方。在一些实施例中,介电层106用作蚀刻停止层,并且例如,介电层106由 ELK或氧化物形成。在一些实施例中,介电保护层108包括SiC,该介电保护层的厚度约为 200A。在一些实施例中,BEVA 104包括金属,诸如铜、金或鹤。
[0063] 图5示出了对应于操作302的一些实施例的截面图500。
[0064] 如图5所示,在介电保护层108上方执行第一蚀刻,W形成开口 502。在一些实施 例中,用于执行第一蚀刻的工艺包括:形成掩蔽介电保护层108围绕开口 502的区域的第一 光刻胶层504。然后,根据第一光刻胶层504,将蚀刻剂506 (如,湿蚀刻剂或等离子体蚀刻 剂)应用于介电保护层108, W形成开口 502。蚀刻之后去除第一光刻胶层504。 阳0化]图6示出了对应于操作304和306的一些实施例的截面图600。
[0066] 如图6所示,底部电极层110'形成在介电保护层108上方,磁性隧道结(MU) 112' 形成在底部电极层110'的上表面的上方,并且顶部电极层120'形成在MTJ 112'的上表面 的上方。例如,底部电极层110'可W是导电材料,诸如氮化铁、氮化粗、铁、粗或上述材料的 一种或多种的组合,并且底部电极层110'邻接邸VA 104。此外,例如,底部电极层110'的 厚度可W为约10皿至100皿。MTJ 112'包括第一铁磁层114'、绝缘阻挡层116'和第二铁 磁层118'。在一些实施例中,将第一铁磁层114'配置为在至少两种磁极性之间切换,并且 第二铁磁层118'具有固定磁极性。在一些实施例中,第一铁磁层114'包括厚度在介于大 约8A和大约i 3A之间的范围内的化Pt或Co化B,并且第二铁磁层118'包括Co、Ni或Ru 的单层或多层。在一些实施例中,例如,顶部电极层120'可W是导电材料,诸如氮化铁、氮 化粗、铁、粗或上述材料的一种或多种的组合。此外,例如,顶部电极层120'的厚度可W为 约10皿至大约100皿。底部电极层110'、MTJ 112'和顶部电极层120' -起形成MRAM堆 叠件602。
[0067] 图案化的硬掩模堆叠件604也设置在顶部电极层120'的上表面的上方。图案化 的硬掩模堆叠件604包括按照运个顺序堆叠的硬掩模层122'、先进图膜(APF) 606和介电 膜608。根据与光刻工艺相适合的折射率来选择图案化的硬掩模堆叠件604的运=层。在 一些实施例中,硬掩模层122'包括厚度约为i350A的USG,APF 606具有约为1800A的厚 度,并且介电膜608包括厚度约为450A的SiON (氮氧化娃)。可W使用诸如化学汽相沉积 (CVD)或物理汽相沉积(PVD)的合适的沉积技术来形成底部电极层110'、MTJ 112'、顶部电 极层120'和图案化的硬掩模堆叠件604。 W側 图7示出了对应于操作308的一些实施例的截面图700。
[0069] 如图7所示,图案化硬掩模堆叠件604,通过在适当位置处的图案化的硬掩模堆叠 件来执行第二蚀刻。第二蚀刻进行至穿过硬掩模层122'的区域。在一些实施例中,第二蚀 刻包括在预定的持续时间段内应用湿蚀刻剂或等离子体蚀刻剂702。
[0070] 图8示出了对应于操作310的一些实施例的截面图800。 阳071] 如图8所示,穿过未被硬掩模122掩蔽的顶部电极层120'和未被硬掩模122掩 蔽的MTJ 112'的区域执行第S蚀刻,到达底部电极层110',W形成顶部电极120和蚀刻 的MTJ 112。在一些实施例中,用于执行第二蚀刻的工艺包括:在足够的持续时间段内将蚀 刻剂802 (如,湿蚀刻剂或等离子体蚀刻剂)应用于MRAM堆叠件602, W蚀刻到底部电极层 110'。蚀刻剂802通常选择性地蚀刻顶部电极层120'和MTJ 112',而将硬掩模122和底部 电极层110'基本保留在适当位置处。在一些实施例中,蚀刻剂802可W腐蚀剩余的硬掩模 122。 阳072] 图9和图10示出了对应于操作312的一些实施例的截面图900和1000。 阳073] 如图9所示,侧壁间隔层124形成在硬掩模122和底部电极层110'上方,并且加衬 里于硬掩模122的上表面和侧壁W及蚀刻的MTJ 112的侧壁。在一些实施例中,可W通过 任何合适的沉积技术来形成侧壁间隔层124,并且通常共形地形成侧壁间隔层124。此外, 例如,侧壁间隔层124可W由氮化娃、碳化娃或上述材料的一种或多种的组合形成。甚至更 具体地,例如,侧壁间隔层124可W形成为具有大约500A的厚度。 阳074] 如图10所示,在侧壁间隔层124中执行第四蚀刻,W将侧壁间隔层124回蚀刻至 硬掩模122的顶面之下或与硬掩模122的顶面大致齐平,W去除侧壁间隔层124的横向伸 展件。第四蚀刻还蚀刻底部电极层110'的横向伸展件,W形成底部电极110。在一些实施 例中,用于执行第四蚀刻的工艺包括:在足W蚀刻穿过侧壁间隔层124和底部电极层110' 的厚度的预定时间段内,将侧壁间隔层124暴露于蚀刻剂1002。通常相对于硬掩模122与 介电保护层108a和108b,蚀刻剂1002优先选择侧壁间隔层124和底部电极层110'。在一 些实施例中,蚀刻剂1002可W腐蚀硬掩模122。在一些实施例中,间隔件124a、124b的上部 的外部拐角可W是圆形的,而不是图10所示的方形。
[0075] 有利地,垂直MTJ 112具有足够的空间W在顶部电极120上方接合TEVA。因此,不 需要用于形成较大的顶部电极的附加处理步骤。硬掩模122保留在顶部电极120上方,W 沿着垂直平面提供隔离。 阳076] 图11示出了对应于操作314的一些实施例的截面图1100。
[0077] 如图11所示,第一覆盖层126形成在介电保护层108a和108b上方,并且加衬里 于对底部电极110的侧壁、硬掩模122的上表面W及侧壁间隔件124a和124b的外部侧壁 和上表面。在一些实施例中,第一覆盖层126包括SiC。第二覆盖层128形成在第一覆盖层 126上方,并且加衬里于第一覆盖层126的外部侧壁和上表面。在一些实施例中,第二覆盖 层128包括TE0S。在一些实施例中,可W通过任何合适的沉积技术来形成第一覆盖层126 和第二覆盖层128,并且通常共形地形成该第一覆盖层126和第二覆盖层128。
[0078] 图12示出了对应于操作316的一些实施例的截面图1200。 阳0巧]如图12所示,ILD层130形成在第二覆盖层128上方。在一些实施例中,可W通 过任何合适的沉积技术来形成ILD层130,并且通常共形地形成该ILD层。此外,例如,ILD 层130可W由ELK介电层形成,并且该ILD层的厚度为约%50,4。通常跟随在沉积ELK介 电层之后的是固化工艺,W增加其多孔性、降低其k值并且改善其机械强度。
[0080] 有利地,由于顶部电极120比面内MTJ结构薄,所W较薄的ILD层130形成在第二 覆盖层128上方。运消除了用于平坦化厚的ILD层的CMP工艺的需要。 阳0川图13A和图14A示出了一个实施例的形成期间的截面图,并且图13B和图14B示 出了本发明的不同实施例的形成期间的截面图。
[0082] 图13A示出了对应于操作318a的一些实施例的截面图1300曰。
[0083] 如图13A所示,在ILD层130上方执行CMP工艺1302,直到暴露顶部电极120的上 表面,运导致了平坦的顶面1304的形成。CMP工艺1302抛光去除ILD层130、第一覆盖层 126和第二覆盖层128的上部,运分别将它们划分为ILD层130a和13化、第一覆盖层126a 和12化W及第二覆盖层128a和128b。
[0084] 图14A示出了对应于操作320a的一些实施例的截面图1400a。 阳0化]如图14A所示,顶部金属132形成在平坦的顶面1304上方。顶部金属是第二金属 化层(未示出)的一部分,并且该顶部金属邻接顶部电极120的整个表面区域,W提供与 MRAM单元102a的电连接。在一些实施例中,顶部金属包括鹤或铜。
[0086] 图13B示出了对应于操作318b的一些实施例的截面图1300b。
[0087] 如图13B所示,通过一种或多种光刻工艺来形成通孔开口 134'和沟槽136'。可 W通过第五蚀刻来形成通孔开口 134',该第五蚀刻延伸穿过ILD层130、第二覆盖层128、 第一覆盖层126和硬掩模122,并且停止在顶部电极120中。形成沟槽136'的工艺可W包 括:利用ILD层130上面的适当位置中的图案化的光刻胶(未示出)对ILD层130上执行 第六蚀刻。第五和第六蚀刻可W包括干蚀刻(如,等离子体蚀刻剂、RIE蚀刻剂等)或湿蚀 刻(如,氨氣酸作为蚀刻剂)。
[0088] 图14B示出了对应于操作32化的一些实施例的截面图1400b。
[0089] 如图14B所示,在一些实施例中,金属层沉积在通孔开口 134'和沟槽136'上方, 随后,通过CMP工艺来形成TEVA 134和金属沟槽136。在一些实施例中,TEVA 134和金属 沟槽136包括鹤或铜。金属沟槽136是第二金属化层(未示出)的一部分,并且TEVA 134 将MRAM单元10化电连接至第二金属化层。在一些实施例中,可W通过镶嵌或双镶嵌工艺 来形成TEVA 134。
[0090] 因此,通过W上所述可W理解,本发明提供了用于制造磁阻式随机存取存储器 (MRAM)单元的一种方法,该方法包括:在底部电极层上方形成磁性隧道结(MTJ)。顶部电极 层形成在MTJ的上表面的上方,并且硬掩模形成在顶部电极层的上表面的上方。执行第一 蚀刻,穿过未被硬掩模掩蔽的顶部电极层和未被硬掩模掩蔽的MTJ的区域,W形成顶部电 极和蚀刻的MTJ。形成侧壁间隔件,侧壁间隔件从硬掩模或顶部电极的上表面沿着顶部电极 和蚀刻的MTJ的侧壁延伸,到达底部电极层的上表面之下的位置处或与底部电极层的上表 面大致齐平的位置处。
[0091] 在其他实施例中,本发明提供了一种磁阻式随机存取存储器(MRAM)单元,包括: 设置在底部电极上方的磁性隧道结(MTJ)。顶部电极设置在MTJ的上表面的上方。侧壁间 隔件设置在底部电极的上表面的上方,并且侧壁间隔件邻接MTJ的外部侧壁和顶部电极的 外部侧壁。侧壁间隔件通过基本均匀的宽度从底部电极的上表面向上延伸至顶部电极的上 表面。设置第一覆盖层,第一覆盖层邻接侧壁间隔件和底部电极的外部侧壁。
[0092] 在又一个实施例中,本发明提供一种磁阻式随机存取存储器(MRAM)单元,包括: 底部电极,设置在具有开口的介电保护层上方。自由层配置为在至少两种不同的磁极性之 间切换并设置在底部电极上方。绝缘阻挡层设置在自由层上方,并且具有固定磁极性的固 定层设置在绝缘阻挡层上方。自由层和固定层的磁极性垂直于介于绝缘阻挡层与固定层或 自由层之间的界面。顶部电极设置在固定层上方,并且硬掩膜设置在顶部电极的上表面的 上方。侧壁间隔件被布置为通过基本均匀的宽度从底部电极的上表面延伸至顶部电极的上 表面或硬掩模的上表面。第一覆盖层被设置为在侧壁间隔件的上方延伸,并且沿着底部电 极和硬掩模的侧壁延伸。金属化堆叠件的后道工序度EOL)包括堆叠在MRAM单元的相对侧 上的第一金属化层和第二金属化层。从底部电极延伸至第一金属化层的第一通孔设置在第 一介电层中。底部电极延伸穿过开口 W邻接第一通孔,并且从顶部电极延伸至第二金属化 层的第二通孔设置在第二介电层中。
[0093] 上面论述了若干实施例的部件,使得本领域普通技术人员可W更好地理解本发明 的各个方面。本领域普通技术人员应该理解,可W很容易地使用本发明作为基础来设计或 更改其他用于达到与运里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本 领域普通技术人员也应该意识到,运种等效构造并不背离本发明的精神和范围,并且在不 背离本发明的精神和范围的情况下,可W进行多种变化、替换W及改变。
【主权项】
1. 一种用于制造磁阻式随机存取存储器(MRAM)单元的方法,所述方法包括: 在底部电极层上方形成磁性隧道结(MTJ); 在所述MTJ的上表面的上方形成顶部电极层; 在所述顶部电极层的上表面的上方形成硬掩模; 执行第一蚀刻,穿过未被所述硬掩模掩蔽的所述顶部电极层和未被所述硬掩模掩蔽的 所述MTJ的区域,以形成顶部电极和蚀刻的MTJ ;以及 形成侧壁间隔件,所述侧壁间隔件从所述硬掩模或所述顶部电极的上表面沿着所述顶 部电极和所述蚀刻的MTJ的侧壁延伸,到达所述底部电极层的上表面之下的位置处或与所 述底部电极层的上表面齐平的位置处。2. 根据权利要求1所述的方法,其中,所述MTJ包括: 第一铁磁层; 绝缘阻挡层,设置在所述第一铁磁层上方;以及 第二铁磁层,设置在所述绝缘阻挡层上方,其中,所述第一铁磁层和所述第二铁磁层的 磁极性垂直于介于所述绝缘阻挡层与所述第一铁磁层或所述第二铁磁层之间的界面。3. 根据权利要求2所述的方法,其中,将所述第一铁磁层配置为在至少两种磁极性之 间切换,并且所述第二铁磁层具有固定磁极性。4. 根据权利要求1所述的方法,其中,形成所述侧壁间隔件包括: 在所述硬掩模上方形成所述侧壁间隔层,并且加衬里于所述硬掩模的上表面和侧壁以 及所述蚀刻的MTJ的侧壁;以及 在所述侧壁间隔层中执行第二蚀刻,以形成所述侧壁间隔件。5. 根据权利要求4所述的方法,其中,所述第二蚀刻还蚀刻所述底部电极层的横向延 伸件,以形成底部电极。6. 根据权利要求5所述的方法,还包括: 形成第一覆盖层,所述第一覆盖层沿着所述侧壁间隔件、所述底部电极的侧壁以及所 述硬掩模的侧壁和上表面延伸; 形成第二覆盖层,所述第二覆盖层沿着所述第一覆盖层的侧壁和上表面延伸;以及 在所述第二覆盖层的上表面和侧壁上方沉积层间介电(ILD)层。7. 根据权利要求6所述的方法,还包括: 光图案化并且蚀刻所述ILD层,以形成通孔开口和沟槽;以及 利用金属层来分别填充所述通孔开口和所述沟槽,以形成TEVA(顶部电极通孔)和金 属沟槽。8. 根据权利要求7所述的方法,其中,所述TEVA延伸穿过所述第一覆盖层、所述第二覆 盖层和所述硬掩模,以邻接所述顶部电极。9. 一种磁阻式随机存取存储器(MRAM)单元,包括: 磁性隧道结(MTJ),设置在底部电极上方; 顶部电极,设置在所述MTJ的上表面的上方; 侧壁间隔件,设置在所述底部电极的上表面的上方,邻接所述MTJ的外部侧壁,并且邻 接所述顶部电极的外部侧壁, 其中,所述侧壁间隔件通过基本均匀的宽度从所述底部电极的上表面向上延伸至所述 顶部电极的上表面;以及 第一覆盖层,邻接所述侧壁间隔件和所述底部电极的外部侧壁。10. -种磁阻式随机存取存储器(MRAM)单元,包括: 底部电极,设置在具有开口的介电保护层上方; 自由层,被配置为在至少两种不同的磁极性之间切换,并且设置在所述底部电极上 方; 绝缘阻挡层,设置在所述自由层上方; 固定层,具有固定磁极性,并且设置在所述绝缘阻挡层上方,其中,所述自由层和所述 固定层的磁极性垂直于介于所述绝缘阻挡层与所述固定层或所述自由层之间的界面; 顶部电极,设置在所述固定层上方; 硬掩模,设置在所述顶部电极的上表面的上方; 侧壁间隔件,通过基本均匀的宽度从所述底部电极的上表面延伸至所述顶部电极的上 表面或所述硬掩模的上表面; 第一覆盖层,在所述侧壁间隔件、所述底部电极的侧壁和所述硬掩模上方延伸;以及 后道工序(BEOL)金属化堆叠件,包括: 第一金属化层和第二金属化层,堆叠在所述MRAM单元的相对侧上; 第一通孔,从所述底部电极延伸至所述第一金属化层,其中,所述第一通孔设置在第一 介电层中,并且所述底部电极延伸穿过所述开口,以邻接所述第一通孔;和 第二通孔,从所述顶部电极延伸至所述第二金属化层,其中,所述第二通孔设置在第二 介电层中。
【文档编号】H01L27/22GK105977376SQ201510831564
【公开日】2016年9月28日
【申请日】2015年11月25日
【发明人】游文俊, 凃国基, 张至扬, 陈侠威, 杨晋杰, 石昇弘, 朱文定, 廖钰文
【申请人】台湾积体电路制造股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1