电源系统、等离子体处理装置和电源控制方法
【专利摘要】本发明的电源系统、等离子体处理装置和电源控制方法能够抑制电子相对伴随向下部电极的高频电力的供给在被处理体上产生的等离子体鞘的弹回而导致的上部电极侧的放电。电源系统包括：对用于载置被处理体的下部电极供给等离子体生成用的高频电力的高频电源；直流电源，对与下部电极相对地配置的上部电极供给负的第一直流电压或绝对值比第一直流电压的绝对值大的负的第二直流电压；控制部，执行电源控制处理，交替地反复供给高频电力和停止供给，在供给高频电力期间中的、自高频电力的供给开始时起的第一期间停止供给第一直流电压和第二直流电压，并在该期间中的除第一期间外的第二期间供给第一直流电压，在停止高频电力的供给期间供给第二直流电压。
【专利说明】
电源系统、等离子体处理装置和电源控制方法
技术领域
[0001]本发明的各方面和实施方式涉及电源系统、等离子体处理装置和电源控制方法。 【背景技术】
[0002]在半导体器件的制造工序中，作为对半导体晶片等的被处理体进行加工的等离子体处理装置，具有通过对被处理体照射等离子体，对被处理体进行蚀刻的等离子体蚀刻装置。作为等离子体蚀刻装置，例如，电容耦合型平行平板等离子体蚀刻装置被广泛使用。
[0003]在电容耦合型平行平板等离子体蚀刻装置中，例如，在处理容器内设置有一对平行平板电极、即上部电极和下部电极。被处理体被载置在下部电极上。并且，通过向处理容器内供给处理气体，对上部电极或下部电极供给高频电力，在上部电极与下部电极之间的空间产生等离子体，通过所生成的等离子体对下部电极上的被处理体实施蚀刻处理。
[0004]近年来，在半导体器件的制造工序中，希望对被处理体进行加工实现更高的纵横比的孔。公知当纵横比变高时，正离子滞留在孔的底部，正离子在孔内的直进性降低。其结果是，难以形成良好的蚀刻形状。
[0005]相对于此，为了对滞留在孔的底部的正离子进行电中和，提案有通过对上部电极供给负的直流电压，将从上部电极释放的电子向被处理体加速，将被加速了的电子供给到孔的底部的方法。
[0006]但是，存在基于电子的供给的正离子的中和，由于被处理体上产生的等离子体鞘被阻碍的情况。即，因为伴随着向下部电极的高频电力的供给，在被处理体上产生等离子体鞘，所以电子在等离子体鞘弹回，难以到达孔的底部。其结果是，有可能不能通过电子的供给来充分地中和正离子。[〇〇〇7]因此，提案有使被供给的电子进一步增加的等离子体蚀刻装置。该等离子体蚀刻装置通过使高频电源按规定的周期接通、断开，交替地反复进行对下部电极的等离子体生成用的高频电力的供给和供给的停止。并且，等离子体蚀刻装置在被供给高频电力的期间， 将绝对值相对较小的负的直流电压供给到上部电极，在停止高频电力的供给的期间，将绝对值相对较大的负的直流电压供给到上部电极。这里，在停止高频电力的供给的期间，等离子体消失，被处理体上的等离子体鞘缩减或者消失。在该期间中，由于对上部电极供给绝对值相对较大的负的直流电压，所以在被处理体上的等离子体鞘缩减或者消失的状态下，更多的电子被供给到孔的底部。由此，能够将滞留在孔底部的正离子有效地中和。
[0008]现有技术文献
[0009]专利文献[〇〇1〇] 专利文献1:日本特开2010-219491号公报
【发明内容】
[0011]发明想要解决的技术问题
[0012]但是，在现有技术中，并没有考虑到要抑制由于伴随着向下部电极供给高频电力产生的电子相对于在被处理体上产生的等离子体鞘的弹回而导致在上部电极侧的放电。
[0013]S卩，在现有技术中，在停止高频电力的供给的期间，将绝对值相对较大的负直流电压供给到上部电极，而再次开始高频电力的供给时，与高频电力的供给的开始同时对上部电极供给绝对值相对较小的负的直流电压。因此，在现有技术中，在伴随向下部电极的高频电力的供给在被处理体上还未完全产生等离子体鞘的状态下，对上部电极供给负的直流电压，由此将从上部电极释放的电子向被处理体加速。如此一来，被加速后的电子由于向远离被处理体、即向接近上部电极的方向成长的等离子体鞘而向接近上部电极的方向弹回。其结果是，在现有技术中，有可能由于弹回的电子而在上部电极侧产生放电。
[0014]用于解决技术问题的技术方案
[0015]本发明一个方面的电源系统，其包括:对用于载置被处理体的下部电极供给等离子体生成用的高频电力的高频电源;直流电源，其对以与所述下部电极相对的方式配置的上部电极供给负的第一直流电压、或者绝对值比所述第一直流电压的绝对值大的负的第二直流电压;和控制部，其执行电源控制处理，交替地反复进行所述高频电力的供给和该供给的停止，在供给所述高频电力的期间之中的、自所述高频电力的供给开始时起的第一期间， 停止所述第一直流电压和所述第二直流电压的供给，并且在该期间之中的除所述第一期间外的第二期间供给所述第一直流电压，在停止所述高频电力的供给的期间供给所述第二直流电压。
[0016]发明效果
[0017]依据本发明各个方面和实施方式提供一种电源系统、等离子体处理装置和电源控制方法，能够抑制电子相对伴随向下部电极的高频电力的供给在被处理体上产生的等离子体鞘的弹回而导致的在上部电极侧的放电。【附图说明】
[0018]图1是概略表示具备一个实施方式的电源系统的等离子体蚀刻装置的截面图。
[0019]图2是表示一个实施方式的电源系统的结构的图。
[0020]图3是表示一个实施方式的直流电源的结构的电路图。
[0021]图4是表示一个实施方式的电源控制处理的流程图的一例的图。[〇〇22]图5是用于说明现有的电源控制处理的图。[〇〇23]图6是用于说明基于一个实施方式的电源控制处理的放电抑制的机理的图。
[0024]图7是表示成为电压停止期间Ala的候补的多个候补期间和与各候补期间对应的 Vpp变动率的关系的实验结果的一例的图。
[0025]图8A是表示成为电压停止期间Ala的候补的多个候补期间和与各候补期间对应的蚀刻速度降低率的关系的实验结果的一例的图。
[0026]图8B是用于说明图8A所示的电压停止占有率与蚀刻速度的关系的图。
[0027]图8C是用于说明图8A所示的电压停止占有率与蚀刻速度降低率的关系的图。
[0028]图9是表示在一个实施方式的电源控制处理中使第二高频电力变化的情况下的放电的有无的一例的图。
[0029]图10是表示一个实施方式的电源控制处理的流程的一例的流程图。
[0030]图11是表示一个实施方式的第一校准处理的流程的一例的流程图。
[0031]图12是表示一个实施方式的第二校准处理的流程的一例的流程图。[〇〇32] 附图标记说明 [〇〇33]1等离子体蚀刻装置
[0034]10处理容器[〇〇35]16下部电极[〇〇36]34上部电极[〇〇37]66处理气体供给部[〇〇38]90电源系统[〇〇39]91直流电源
[0040]92第一高频电源[〇〇41 ]93第二高频电源
[0042]94控制部[〇〇43]101第一直流电源部
[0044]102第二直流电源部
[0045]103选择电路
[0046]104放电电路
[0047]105开关电路
[0048]109 接点
[0049]C1?C6控制信号 [〇〇5〇] VI第一直流电压 [〇〇51 ] V2第二直流电压 [〇〇52] W半导体晶片。【具体实施方式】
[0053]以下，参照附图对本发明的各种实施方式进行详细的说明。此外，在各图中，对相同或者相应的部分标注相同的附图标记。
[0054]图1是示意性地概略表示具备一个实施方式的电源系统的等离子体蚀刻装置的截面图。图1所示的等离子体蚀刻装置1为电容耦合型平行平板等离子体蚀刻装置，具有大致圆筒状的处理容器10。处理容器10例如由其表面被阳极氧化处理了的氧化铝构成。该处理容器10被安全接地。[〇〇55]在处理容器10的底部上设置有由陶瓷等构成的绝缘板12,在该绝缘板12上配置有圆柱状的基座支承台14。在该基座支承台14之上，设置有例如铝制的作为基座的下部电极 16。在一个实施方式中，下部电极16构成在其之上载置有作为被处理体的半导体晶片W的载置台。在等离子体蚀刻装置1中，以沿着这些基座支承台14的侧面和下部电极16的侧面的方式设置有筒状的内壁部件26。内壁部件26例如为石英制。
[0056]在下部电极16的上表面，设置有利用静电力吸附保持半导体晶片W的静电卡盘18。 该静电卡盘18具有在一对绝缘层或者绝缘片之间配置有作为导电膜的电极20的构造。电极 20与直流电源22电连接。该静电卡盘18能够利用由来自直流电源22的直流电压产生的库伦力等的静电力吸附保持半导体晶片W。
[0057]在下部电极16的上表面并且是在静电卡盘18的周围，配置有聚焦环(修正环)24。 聚焦环24是具有导电性的部件，例如能够由硅构成。该聚焦环24能够使蚀刻的均匀性提高。 [〇〇58]在基座支承台14的内部设置有冷却介质室28。在冷却介质室28,从设置在外部的导管单元经由配管30a、30b循环供给规定温度的冷却介质、例如冷却水。通过控制如上述方式被循环供给的冷却介质的温度，能够控制载置在下部电极16上的半导体晶片W的温度。
[0059]另外，在等离子体蚀刻装置1，设置有气体供给管32。气体供给管32将来自导热气体供给机构的导热气体、例如He气体供给到静电卡盘18的上表面与半导体晶片W的背面之间。
[0060]在下部电极16的上方，以与下部电极16相对的方式设置有上部电极34。下部电极 16和上部电极34相互大致平行地配置。在上部电极34和下部电极16之间，划分成用于对作为被处理体的半导体晶片W进行等离子体蚀刻的处理空间E。上部电极34与下部电极16上的半导体晶片W相对，形成与作为等离子体生成空间的处理空间E相接触的面、即相对面。 [〇〇61]上部电极34隔着绝缘性的遮蔽部件42支承于处理容器10的上部。上部电极34能够包括电极板36和电极支承体38。电极板36构成与下部电极16的相对面，划分有多个气体排出孔37。电极板36能够由焦耳热少的低电阻的导电体或者半导体构成。从后述的强化抗蚀剂的观点考虑，电极板36可以由娃或者SiC这样的含娃物质构成。
[0062]电极支承体38是将电极板36以可自由地安装拆卸的方式支承的部件，例如由氧化铝这样的导电性材料构成。该电极支承体38能够具有水冷构造。在该电极支承体38的内部设置有气体扩散室40。与气体排出孔37连通的多个气体流通孔41从该气体扩散室40向下方延伸。另外，在电极支承体38形成有向气体扩散室40导入处理气体的气体导入口 62，在该气体导入口 62连接有气体供给管64。[〇〇63]在气体供给管64连接有处理气体供给部66。在气体供给管64，从上游侧起依次设置有质量流量控制器(MFC)68和开闭阀70。此外，可以设置FCS来代替MFC。处理气体供给部 66作为用于蚀刻的处理气体例如供给含有C4F8气体这样的氟碳类气体(CxFy)的气体。来自处理气体供给部66的处理气体从气体供给管64到达气体扩散室40,经由气体流通孔41和气体排出孔37排出到处理空间E。即，上部电极34作为用于供给处理气体的喷淋头发挥作用。
[0064]另外，等离子体蚀刻装置1还能够具有接地导体10a。接地导体10a是大致圆筒状的接地导体，以从处理容器10的侧壁延伸到比上部电极34的高度位置靠上方的方式设置。
[0065]该等离子体蚀刻装置1具有一实施方式的电源系统90。该电源系统90对下部电极 16施加高频电力，对上部电极34施加直流电压。关于该电源系统90的详细内容在后文叙述。
[0066]另外，在等离子体蚀刻装置1中，沿着处理容器10的内壁以能够自由地安装拆卸的方式设置有沉积物屏蔽件11。另外，在内壁部件26的外周也设置有沉积物屏蔽件11。沉积物屏蔽件11是用于防止在处理容器10附着蚀刻副产物(沉积物)的部件，能够由在氧化铝部件覆盖Y203等的陶瓷构成。[〇〇67]在处理容器10的底部侧，在内壁部件26和处理容器10的内壁之间设置有排气板 83。排气板83例如能够由在氧化铝部件覆盖Y2〇3等的陶瓷构成。在该排气板83的下方，在处理容器10设置有排气口 80。在排气口 80经由排气管82连接有排气装置84。排气装置84具有涡轮分子栗等的真空栗，能够将处理容器10中减压到所希望的真空度。另外，在处理容器10 的侧壁设置有半导体晶片W的搬入搬出口 85,该搬入搬出口 85能够通过闸阀86开闭。
[0068]另外，在处理容器10的内壁，设置有导电性部件(GND模块)。导电性部件88以在高度方向上与半导体晶片W大致相同高度的位置设置在处理容器10的内壁。该导电性部件88 以DC方式被接地连接，发挥防止异常放电的效果。此外，导电性部件88也可以设置在等离子体生成区域中，其设置位置并不限定于图1所示的位置。例如，导电性部件88可以设置在下部电极16的周围等，也可以设置在下部电极16侧，或者在上部电极34的外侧设置成环状等， 也可以设置在上部电极34附近。
[0069]等离子体蚀刻装置1的各构成部，例如构成为电源系统、气体供给系统、驱动系统和电源系统90等与包括微处理器(计算机)的主控制装置100连接而被控制。另外，在主控制装置100连接有操作者为了管理等离子体蚀刻装置1而进行命令的输入操作等的键盘、将等离子体蚀刻装置1的工作状况可视化地显示的显示器等构成的用户接口 l〇〇a。
[0070]另外，在主控制装置100连接有保存了处理方案的存储部100b，该处理方案即:用于通过主控制装置100的控制实现由等离子体蚀刻装置1执行的各种处理的控制程序、用于根据处理条件在等离子体蚀刻装置1的各构成部执行处理的程序。处理方案被存储在存储部100b中的存储介质中。存储介质可以是硬盘或者半导体存储器，也可以是⑶R0M、DVD、闪存等的可移动性的介质。另外，也可以从其他的装置经由例如专用线路适当地传输方案。
[0071]并且，根据需要，利用来自用户接口 l〇〇a的指示等从存储部100b调出任意的处理方案在主控制装置100中执行，由此，在主控制装置100的控制下，进行在等离子体蚀刻装置 1中的所希望的处理。
[0072]以下，参照图2,对电源系统90进行详细的说明。图2是表示一个实施方式的电源系统的结构的图。如图2所示，电源系统90包括直流电源91、第一高频电源92、第二高频电源93 和控制部94。另外，电源系统90包括低通滤波器(LPF)96、第一匹配器97和第二匹配器98。另夕卜，电源系统90包括Vpp测定部99和蚀刻速度(E/R;EtchingRate)取得部110。[〇〇73]第一高频电源92产生等离子体生成用的第一高频电力，将该第一高频电力经由配线L1输出到第一匹配器97。第一高频电源92输出27?100MHz的频率，在一例中例如输出 40MHz的第一高频电力。第一高频电源92经由第一匹配器97与下部电极16连接。第一匹配器 97是用于使负载阻抗与第一高频电源92的内部(或输出)阻抗匹配的匹配器。第一匹配器97 在处理容器10内生成等离子体时使第一高频电源92的输出阻抗与负载阻抗一致，将第一高频电力经由配线L2输出到下部电极16。第一高频电源92是对下部电极16供给等离子体生成用的高频电力的高频电源的一例。
[0074]第二高频电源93对半导体晶片W施加偏压，产生用于将离子引入到半导体晶片W的第二高频电力，将该第二高频电力经由配线L3输出到第二匹配器98。第二高频电源93输出 400kHz?13.56MHz范围内的频率，在一例中例如输出3MHz的第二高频电力。第二高频电源 93经由第二匹配器98与下部电极16连接。第二匹配器98是用于使负载阻抗与第二高频电源 93的内部(或输出)阻抗匹配的匹配器。第二匹配器98在处理容器10内生成等离子体时使第二高频电源93的输出阻抗与负载阻抗一致，将第二高频电力经由配线L4输出到下部电极 16。第二高频电源93是对下部电极16供给离子引入用的高频电力的另一高频电源的一例。 [〇〇75] 直流电源91、高频电源92、93和匹配器97、98与控制部94连接，被该控制部94控制。 控制部94包括未图示的中央处理装置(CPU)和存储器这样的存储装置，基于从主控制装置 100输入的控制信号，读取并执行存储在存储装置中的程序，由此在电源系统90中执行所希望的处理。例如，控制部94执行用于对下部电极16施加高频电力、对上部电极34供给直流电压的电源控制处理。另外，例如，控制部94执行对用于停止向上部电极34的直流电压的供给的期间进行修正的第一校准(calibrat1n)处理和第二校准处理。此外，由控制部94执行的电源控制处理、第一校准处理和第二校准处理的详细内容分别在后文叙述。[〇〇76] 控制部94包括系统控制部94a和脉冲产生部94b。系统控制部94a与脉冲产生部94b 连接。系统控制部94a基于从主控制装置100输入的控制信号，对脉冲产生部94b输出用于使脉冲信号产生的信号。[〇〇77] 脉冲产生部94b与第一高频电源92、第二高频电源93、第一匹配器97和第二匹配器 98连接。脉冲产生部94b基于从系统控制部94a输入的信号，输出具有规定频率和占空比的几个脉冲信号。这里，脉冲信号是在其振幅中交替地取得第一电平和第二电平的信号。以下，以第一电平是比第二电平高的电平继续进行说明，但也可以是第二电平是比第一电平高的电平。另外，在下文中，将第一电平记作“H电平”，将第二电平记作“L电平”。[〇〇78] 控制部94控制第一高频电源92的接通、断开。因此，控制部94将从脉冲产生部94b 输出的脉冲信号之一作为控制信号Cl通过配线L5供给到第一高频电源92。该控制信号Cl是一个实施方式的第一控制信号。第一高频电源92根据控制信号C1的电平进行第一高频电力的输出和该输出的停止。例如，第一高频电源92在控制信号C1为H电平时输出第一高频电力，当控制信号C1为L电平时停止第一高频电力的输出。由此，在处理容器10内，等离子体存在的状态和等离子体消失的状态交替地形成。[〇〇79]另外，控制部94控制第二高频电源93的接通、断开。具体而言，控制部94控制第二高频电源93的接通、断开，以使得在第一高频电源92输出第一高频电力的期间由第二高频电源93输出第二高频电力、在第一高频电源92停止第一高频电力的输出的期间，使第二高频电源93的第二高频电力的输出停止。因此，控制部94将从脉冲产生部94输出的脉冲信号之一作为控制信号C2通过配线L6供给到第二高频电源93。第二高频电源93根据控制信号C2 的电平，进行第二高频电力的输出和该输出的停止。例如，第二高频电源93在控制信号C2为 H电平时输出第二高频电力，在控制信号C2为L电平时停止第二高频电力的输出。
[0080]此外，供给到第一高频电源92的控制信号C1与供给到第二高频电源93的控制信号 C2也可以同步。即，也可以使控制信号C1的相位与控制信号C2的相位一致。另外，作为控制信号C1和控制信号C2可以使用相同脉冲信号。也可以与此不同，在控制信号C1与控制信号 C2之间设定规定的相位差。即，也可以在控制信号C1与控制信号C2之间设定规定的相位差， 使得第一高频电源92在输出第一高频电力的期间中的一部分期间中通过第二高频电源93 输出第二高频电力，第一高频电源92在停止第一高频电力的输出的期间中的一部分期间中，使第二高频电源93的第二高频电力的输出停止。
[0081]另外，控制部94控制第一匹配器97,使得第一匹配器97的匹配动作与第一高频电源92的接通、断开同步。为此，控制部94将从脉冲产生部94b输出的脉冲信号之一作为控制信号C3通过配线L7供给到第一匹配器97。另外，控制部94控制第二匹配器98,使得第二匹配器98的匹配动作与第二高频电源93的接通、断开同步。为此，控制部94将从脉冲产生部94b 输出的脉冲信号之一作为控制信号C4通过配线L8供给到第二匹配器98。[〇〇82]在第一匹配器97不能与第一高频电源92的接通、断开相配合的情况下，控制部94 能够进行控制使得第一匹配器97不工作。即，控制部94控制第一匹配器97,使得将第一高频电源92为接通时的匹配状态在第一高频电源为断开时也维持。另外，在第二匹配器98不能与第二高频电源93的接通、断开相配合的情况下，控制部94进行控制使第二匹配器98不工作。即，控制部94可以控制第二匹配器98,使得第二高频电源93为接通时的匹配状态在第二高频电源为断开时也维持。但是，在第一匹配器87和第二匹配器98的动作充分迅速的情况下，也可以控制第一匹配器97以使第一高频电源92的内部阻抗与包含处理容器10内的等离子体的负载阻抗一致。同样地，也可以控制第二匹配器98以使第二高频电源93的内部阻抗与包含处理容器10内的等离子体的负载阻抗一致。
[0083]如图2所示，直流电源91对上部电极34提供作为负的直流电压的输出电压。直流电源91通过配线L9a、L9b与控制部94连接，并且通过配线L10与LPF96连接。并且，LPF96通过配线L11与上部电极34连接。以下，参照图2和图3对直流电源91进一步进行说明。图3是表示一个实施方式的直流电源的构成的电路图。图3所示的直流电源91包括第一直流电源部101、 第二直流电源部102、选择电路103和放电电路104。
[0084]第一直流电源部101与选择电路103电连接，产生作为负的直流电压的第一直流电压。第一直流电压设定为例如0?-800V之间。在一个实施方式中，在第一直流电源部101与选择电路103之间设置有用于使第一直流电压的值稳定的电路部106。该电路部106具有电容器106a和电阻元件106b。电阻元件106b的一端与第一直流电源部101连接，该电阻元件 106b的另一端与选择电路103连接。另外，电容器106a的一端与接地电位连接，电容器106a 的另一端与第一直流电源部101和电阻元件l〇6b之间的接点连接。电容器106a例如具有lyF 的电容，电阻元件1 〇6b例如具有50 Q的电阻值。[〇〇85] 第二直流电源部102与选择电路103电连接，产生第二直流电压。第二直流电压为负的直流电压，其绝对值比第一直流电压的绝对值大。第二直流电压的绝对值越大越好，没有上限。但是，考虑到等离子体蚀刻装置1的耐性，第二直流电压可以设定为绝对值比-2000V小的电压。在第二直流电源部102与选择电路103之间设置有用于使第二直流电压的值稳定的电路部107。该电路部107具有电容器107a和电阻元件107b。电阻元件107b的一端与第二直流电源部102连接，该电阻元件107b的另一端与选择电路103连接。另外，电容器 107a的一端与接地电位连接，电容器107a的另一端与第二直流电源部102和电阻元件107b 之间的接点连接。电容器l〇7a例如具有lyF的电容，电阻元件107b例如具有50 Q的电阻值。 [〇〇86] 选择电路103将第一直流电源部101和第二直流电源部102选择性地与上部电极34 连接。在一个实施方式中，选择电路103具有开关元件103a、开关元件103b和开关元件103c。 开关元件103a、开关元件103b和开关元件103c分别具有第一端子、第二端子和控制端子。开关元件103c的第一端子与第一直流电源部101电连接。开关元件103b的第一端子与开关元件103c的第二端子电连接。开关元件103a的第一端子与第二直流电源部102电连接。开关元件103a的第二端子和开关元件103b的第二端子交替地被电连接，这些输出端子之间的接点通过LPF96与上部电极34连接。此外，LPF96是用于对后述的来自第一高频电源92和第二高频电源93的高频进行陷波(trap)的部件，例如能够由LR滤波器或者LC滤波器构成。另外，开关元件103a、开关元件103b和开关元件103c分别并联连接有整流元件103d、整流元件103e 和整流元件103f。[〇〇87]开关元件103a的控制端子、开关元件103b的控制端子和开关元件103c的控制端子经由电路部108与控制部94的脉冲产生部94b连接。电路部108具有反向电路108a、非反向电路108b、反向电路108c和AND门(与门)108d。反向电路108a与开关元件103a连接。非反向电路108b与AND门108d的2个输入端子之中的一个输入端子连接。反向电路108c与AND门108d 的2个输入端子之中的另一个输入端子连接。AND门108d，仅在从非反向电路108b输入的控制信号的电平为H、且从反向电路108c输入的控制信号的电平为H的情况下，将振幅的电平为H电平的控制信号向开关元件103b、103c输出。从控制部94的脉冲产生部94b输出的脉冲信号之一作为控制信号C5被供给到直流电源91，从控制部94的脉冲产生部94b输出的脉冲信号的另一个作为控制信号C6被供给到直流电源91。控制信号C6的频率与控制信号C5的频率相同，并且控制信号C6的占空比比控制信号C5的占空比小。另外，控制信号C5的频率和控制信号C6的频率与被供给到第一高频电源92的控制信号C1的频率和被供给到第二高频电源93的控制信号C2的频率相同。[〇〇88]2个控制信号中的控制信号C6控制开关元件103b、103c和后述的开关电路105,使得在从第一高频电源92供给第一高频电力的期间中的、从第一高频电力的供给开始时起的规定的期间，切断第一直流电源部101和第二直流电源部102的连接，并且将放电电路104与选择电路103和上部电极34的接点109连接。以下，将从第一高频电力的供给开始时起的规定期间称为“电压停止期间”。电压停止期间是第一期间的一例。电压停止期间根据控制信号C6的占空比而增减。换言之，电压停止期间根据控制信号C6的脉冲幅度的增减而增减。控制信号C5与控制信号C6协作控制开关元件103a、103b、103c，使得从第一高频电源92供给第一高频电力的期间中的、除了电压停止期间的期间中，使第一直流电源部101与上部电极34 连接，在从第一高频电源92的第一高频电力的供给停止的期间，将第二直流电源部102与上部电极34连接。除了电压停止期间的期间为第二期间的一例。例如，当控制信号C6取得H电平时，开关电路105闭合，放电电路104与接点109连接，无论控制信号C5是否取得H电平或者 L电平的任一者，开关元件103a、103b、103c打开。另外，例如控制信号C6取得L电平、并且控制信号C5取得H电平时，开关元件103b、103c闭合，第一直流电源部101与上部电极34连接。 另外，例如，控制信号C6取得L电平、并且控制信号C5取得L电平时，开关元件103a闭合，第二直流电源部102与上部电极34连接。当这样的控制信号C5、C6被供给到直流电源91时，从反向电路108a对开关元件103a的控制端子供给控制信号C5的反转脉冲信号。另外，控制信号 C5的非反转脉冲信号从非反向电路108经由AND门108d供给到开关元件103b、103c的控制端子。另外，控制信号C6的反转脉冲信号从反向电路108c经由AND门108d供给到开关元件 103b、103c的控制端子。并且，控制信号C6本身被供给到开关电路105。
[0089] 放电电路104经由开关电路105与选择电路103和上部电极34的接点109连接。放电电路104在第一直流电源部101和第二直流电源部102与上部电极34的连接被切断时，将上部电极34的电场相对接地电位放电，由此将上部电极34的电压设定为0。一个实施方式中， 放电电路104包括电阻元件104a。该电阻元件104a的一端与接地电位连接，另一端与接点 109连接。电阻元件104a具有50 Q的电阻值。开关电路105设置在放电电路104与接点109之间。开关电路105并联连接有整流元件105a。开关电路105能够将放电电路104经由接点109 与上部电极34有选择地连接。具体而言，在第一直流电源部101或第二直流电源部102与上部电极34连接的情况下，开关电路105切断放电电路104与接点109的连接。另一方面，第一直流电源部101和第二直流电源部102与上部电极34的连接被切断的情况下，开关电路105 将放电电路104与接点109连接。这样的开关电路105的控制能够通过来自控制部94的控制信号C6被实施。
[0090] 返回图2的说明。Vpp的测定部99与第二匹配器98连接，测定与离子引入用的第二高频电力对应的电压的振幅、即Vpp(Volt peak topeak:电压峰峰值)的值。Vpp测定部99将所测定的Vpp的值输出到控制部94。[0091 ] E/R取得部110取得作为被处理体的半导体晶片W的蚀刻速度。例如E/R取得部110 取得由等离子体蚀刻装置1的使用者向用户接口 l〇〇a输入的半导体晶片W的蚀刻速度。E/R 取得部110将所取得的蚀刻速度输入到控制部94。[〇〇92]接着，对由图2所示的控制部94执行的电源控制处理进行说明。图4是表示一个实施方式的电源控制处理的时序图的一例的图。[〇〇93]在图4中，“HF”是表示供给到第一高频电源92的控制信号C1的波形的时序图。“LF” 是表示供给到第二高频电源93的控制信号C2的波形的时序图。“Top DC(-)”是表示从直流电源91供给到上部电极34的直流电压的波形的时序图。“SW1、4”是表示控制开关元件103b 和开关元件103c的开闭的控制信号的波形的时序图。“SW2”是表示控制开关元件103a的开闭的控制信号的波形的时序图。“SW3”是表示控制开关电路105的开闭的控制信号的波形的时序图。“C5”是表示供给到直流电源91的控制信号C5的波形的时序图。“C6”是表示供给到直流电源91的控制信号C6的波形的时序图。
[0094]如图4所示，控制部94使对下部电极16的高频电力的供给和供给的停止交替反复进行。
[0095]具体而言，控制部94,在期间A1中使用取得H电平的控制信号C1，从第一高频电源 92向下部电极16供给等离子体生成用的第一高频电力，使用取得H电平的控制信号C2,从第二高频电源93向下部电极16供给离子引入用的第二高频电力。由此，生成被供给到上部电极34与下部电极16之间的处理空间E中的处理气体的等离子体，在半导体晶片W上开始等离子体鞘的生长。另一方面，控制部94，在期间A2中，使用取得L电平的控制信号C1，停止来自第一高频电源92的等离子体生成用的第一高频电力的供给，使用取得L电平的控制信号C2， 停止来自第二高频电源93的离子引入用的第二高频电力的供给。由此，等离子体消失，半导体晶片W上的等离子体鞘缩减或者消失。[〇〇96]并且，控制部94在供给高频电力的期间A1之中的自高频电力的供给开始时起的规定期间、即电压停止期间Ala中，停止向上部电极34的第一直流电压VI和第二直流电压V2的供给。这里，电压停止期间Ala是从在半导体晶片W上开始等离子体鞘的生长到生长完成为止所需要的规定期间。
[0097]具体而言，控制部94,使用取得H电平的控制信号C6,在电压停止期间Ala中控制选择电路103(开关元件103a、103b、103c)，使得第一直流电源部101和第二直流电源部102与上部电极34的连接切断，并且，控制开关电路105将放电电路104与接点109连接。由此，以在半导体晶片W上要产生的等离子体鞘未完全生长的状态，将上部电极34的电压设定为0。 [〇〇98]另外，控制部94在供给高频电力的期间A1之中的除了电压停止期间Ala的期间Alb 中，向上部电极34供给第一直流电压VI。
[0099]具体而言，控制部94使用取得L电平的控制信号C6和取得H电平的控制信号C5,在除了电压停止期间Ala的期间Alb中，控制选择电路103(开关元件103a、103b、103c)，将第一直流电源部101与上部电极34连接。由此，以在半导体晶片W上产生的等离子体鞘的生长已完成了的状态，向上部电极34供给第一直流电压VI，通过正离子对上部电极34的碰撞而释放出的电子被向着半导体晶片W加速。
[0100]并且，控制部94在停止高频电力的供给的期间A2中，向上部电极34供给第二直流电压V2。
[0101]具体而言，控制部94使用取得L电平的控制信号C6和取得L电平的控制信号C5,在期间A2中控制选择电路103(开关元件103a、103b、103c)，将第二直流电源部102与上部电极 34连接。由此，以在半导体晶片W上产生的等离子体鞘缩减或者消失了的状态，通过正离子对上部电极34的碰撞而释放出的电子被向着下部电极16上的半导体晶片W加速。
[0102]像这样，在一个实施方式的等离子体蚀刻装置1中按以下方式执行电源控制处理: 交替地反复进行高频电力的供给和该供给的停止，在供给高频电力的期间A1之中的自高频电力的供给开始时起的规定期间、即电压停止期间Ala中，停止第一直流电压VI和第二直流电压V2的供给，在该期间A1之中的除了电压停止期间Ala的期间Alb中供给第一直流电压 VI，在高频电力的供给停止的期间A2中供给第二直流电压V2。由此，能够抑制电子相对伴随着向下部电极16的高频电力的供给在半导体晶片W上产生的等离子体鞘的弹回。其结果是， 根据一个实施方式的等离子体蚀刻装置1，能够抑制上部电极34侧的放电。
[0103]此外，根据图4所示的各时序图的关系，控制信号C5的占空比由(电压停止期间Ala +期间Alb)/(供给高频电力的期间A1+停止高频电力的供给的期间A2)定义。另外，控制信号 C6的占空比由(电压停止期间Ala)/(供给高频电力的期间A1+停止高频电力的供给的期间 A2)定义。即，控制信号C6的占空比比控制信号C5的占空比小。[〇1〇4] 这里，对于基于一个实施方式的电源控制处理的抑制放电的机理进行详细的说明。在对基于一个实施方式的电源控制处理的抑制放电的机理进行说明之前，作为其前提， 对现有的电源控制处理进行说明。图5是用于说明现有的电源控制处理的图。在图5中，电子由“e”表示，正离子由“+”表示。[〇1〇5]控制部94在停止向下部电极16的高频电力的供给的期间A2,对上部电极34供给第二直流电压V2。如此一来，如图5的(1)所示，以在半导体晶片W上的等离子体鞘缩减或者消失了的状态，由正离子与上部电极34碰撞而释放出的电子被向着下部电极16上的半导体晶片W加速。这里，在期间A2中，与第一直流电压V2相比较绝对值大的负的第二直流电压V2被供给到上部电极34,因此与期间A1相比较，大量的电子被向半导体晶片W供给。其结果是，滞留在半导体晶片W的孔的底部的正离子被有效地中和。此外，在图5的(1)中，正离子的箭头的大小表示正离子达到上部电极34,电子的箭头的大小表示电子达到下部电极16上的半导体晶片W。[〇1 〇6]控制部94当向下部电极16的高频电力的供给再开始时，与高频电力的供给同时地将第一直流电压VI供给到上部电子34,如此一来，如图5的(2)所示，在向下部电极16供给高频电力的期间A1中，以伴随着向下部电极16的高频电力的供给在半导体晶片W上产生的等离子体鞘S还未完全生长的状态，使正离子对上部电极34的碰撞加速。这时，正离子与上部电极34碰撞而释放出的电子被向着半导体晶片W加速。这时，被加速的电子由于向着与半导体晶片W远离的方向、即在接近上部电极34的方向S1上生长的等离子体鞘S，在接近上部电极34的方向S1弹回。通过在接近上部电极34的方向S1上生长的等离子体鞘S，在接近上部电极34的方向S1上弹回的电子具有较大的动能被加速。其结果是，在现有的电源控制处理中，有可能由弹回的高能量电子在上部电极34侧产生放电。此外，在图5的(2)中，正离子的箭头的大小表示正离子达到上部电极34,电子的箭头的大小表示电子在等离子体鞘S表面被弹回。[〇1〇7]相对于此，说明基于一个实施方式的电源控制处理的抑制放电的机理。图6是用于说明基于一个实施方式的电源控制处理的抑制放电的机理的图。在图6中，电子由“e”表示， 正尚子由“+”表不。此外，在图6的(1)?(3)中，电子的箭头的大小和正尚子的箭头的大小均表示被赋予加速时的电子或者正离子的动能。[〇1〇8]控制部94在向下部电极16的高频电力的供给停止的期间A2中，对上部电极34供给第二直流电压V2。由此，如图6(1)所示，在半导体晶片W上的等离子体鞘缩减或者消失了的状态下，正离子碰撞上部电极34而释放出电子，向着下部电极16上的半导体晶片W被加速。 这里，在期间A2中，由于与第一直流电压VI相比较绝对值较大的负的第二直流电压V2被供给到上部电极34,因此与期间A1相比，大量的电子向半导体晶片W被供给。其结果是，滞留在半导体晶片W的孔的底部的正离子被有效地中和。[〇1〇9]控制部94当向下部电极16的高频电力的供给再次开始时，在自高频电力的供给开始时起的规定期间即电压停止期间Ala中，停止向上部电极34的第一直流电压VI和第二直流电压V2的供给。由此，如图6的(2)所示，以在半导体晶片W上产生的等离子体鞘S未完全生长的状态，将上部电极34的电压设定为0,因此正离子对上部电极34的冲突被抑制。如此一来，在电压停止期间Ala中，能够抑制来自上部电极34的电子的释放。因此，在电压停止期间 Ala中，通过在半导体晶片W上在接近上部电极34的方向S1上生长的等离子体鞘S，能够避免电子弹回的状况。其结果是，能够抑制在电压停止期间Ala中在上部电极34侧的放电。
[0110]控制部94在供给高频电力的期间A1之中的除了电压停止期间Ala的期间Alb，对上部电极34供给第一直流电压VI。由此，如图6的(3)所示，正离子与上部电极34碰撞而释放出的电子被向着半导体晶片W的方向加速。被加速的电子的一部分通过向接近上部电极34的方向S1上已生长完成的等离子体鞘S，在接近上部电极34的方向S1上弹回。这里，在期间Alb 中，在半导体晶片W上产生的等离子体鞘S的生长已完成。因此，在期间Alb中，在接近上部电极34的方向S1上弹回的电子没有被加速。其结果是，在除了电压停止期间Ala的期间Alb中， 能够抑制在上部电极34侧的放电。
[0111]接着，对如图2所示，通过控制部94执行的第一校准处理进行说明。适用于电源控制处理的电压停止期间Ala如上所述，是自在半导体晶片W上等离子体鞘的生长开始至生长完成为止所需要的规定期间。在半导体晶片W上的等离子体鞘的生长速度根据对应于离子引入用的第二高频电力的电压的振幅即Vpp值的变动而变动。另一方面，因为已经确认了异常放电产生时Vpp值急剧升高(跳起)，所以能够通过确认Vpp值的变动的程度，选择不产生异常放电的电压停止期间Ala的适当期间。因此，在一个实施方式的等离子体蚀刻装置1中， 使用Vpp值，执行将电压停止期间Ala修正成不产生异常放电的适当期间的第一校准处理。
[0112]控制部94首先在将电压停止期间Ala切换为作为电压停止期间Ala的候补的多个候补期间的同时执行电源控制处理。控制部94从Vpp测定部99接收Vpp值的输入。控制部94 按每个候补期间计算出表示Vpp值的变动的程度的Vpp变动率。Vpp变动率是根据异常放电的产生频率变大的参数。Vpp变动率例如理由以下的式(1)计算。通过将所算出的Vpp变动率与各候补期间相对应，生成表示Vpp变动率与候补期间的对应关系的参数。
[0113] Vpp变动率=100 X (Vpp_max_Vpp_ave)/Vpp_ave…(1)[〇114]其中，Vpp_max是表示规定时间T中的Vpp值的最大值，Vpp_ave是表示规定时间T中的Vpp值的平均值。
[0115]接着，控制部94参照表示Vpp变动率与候补期间的对应关系的参数，确定Vpp变动率成为预先决定的允许值以下的候补期间，将电压停止期间Ala修正成所确定的候补期间。 控制部94在Vpp变动率成为预先决定的允许值以下的候补期间存在多个的情况下，将电压停止期间Ala修正成Vpp变动率为最低的候补期间。
[0116]像这样，在一个实施方式的等离子体蚀刻装置1中，执行将电压停止期间Ala修正成表示Vpp值的变动程度的Vpp变动率成为预先决定的允许值以下的候补期间的第一校准处理。由此，能够将电压停止期间Ala修正成在半导体晶片W上等离子体鞘的生长完成了的适当期间。因此，在电压停止期间Ala中，通过在半导体晶片W上在接近上部电极34的方向上生长的等离子体鞘，能够可靠地避免电子弹回的情况。其结果是，在电压停止期间Ala能够可靠地抑制在上部电极34侧的放电。
[0117]图7是表示成为电压停止期间Ala的候补的多个候补期间和与各候补期间对应的 Vpp变动率的关系的实验结果的一例的图。在图7所示的各图表中，横轴表示时间(sec)，纵轴表示Vpp变动率(％)。另外，在图7中，“延迟时间”表示成为电压停止期间Ala的候补的多个候补期间(ysec)，“压力”表示处理容器10内的压力(mTorr)。
[0118]此外，在图7中，作为其它的条件，使用处理气体:C4F6/C4F8/02/Ar/C4F6 = 85/88/ 170/400/5SCCm;来自第一高频电源92的第一高频电力:2000W;来自第二高频电源93的第二高频电力:14kW;第一和第二高频电力的频率:5kHz ;第一和第二高频电力的占空比:20 % ; 对上部电极34的直流电压:(第一直流电压Vl)/(第二直流电压V2)=-500/-1000V;和处理时间:6〇sec。另外，在以下的说明中，所谓Vpp变动率是指除了与第一高频电源92和第二高频电源93的接通、断开的切换的时刻对应的Vpp变动率外的Vpp变动率。
[0119]根据图7的实验结果可知，在候补期间为0的情况下(S卩、没有设定电压停止期间 Ala的情况)，Vpp变动率为最大，随着候补期间从0增加，Vpp变动率降低。基于该实验结果，
【发明人】重新进一步进行了深入研究。其结果是，如图7的虚线的框501所示，如果候补期间小于5ysec，则Vpp变动率大约超过2.0%，如图7的实线框502所示，如果候补期间为5ysec以上，则Vpp变动率被抑制为大约2.0%以下。并且可知，如果Vpp变动率为2.0%以下，则在上部电极34侧的放电被抑制。因此，电压停止期间Ala优选为与图7的实线的框502对应的5y sec以上的期间。因此，在一个实施方式中，控制部94确定Vpp变动率成为预先决定的允许值 (例如2.0%)以下的候补期间(例如，5iiSec以上的期间)，将电压停止期间Ala修正成所确定的候补期间。由此，在电压停止期间Ala中在上部电极34侧的放电被可靠地抑制。[〇12〇]接着，对于由如图2所示的控制部94执行的第二校准处理进行说明。适用于电源控制处理的电压停止期间Ala，从抑制在上部电极34侧的放电的观点来看，例如优选为5ysec 以上的期间，但是可以没有特别设定的上限。但是，如果过度增加电压停止期间Ala，则从上部电极34释放被向半导体晶片W加速的电子的量减少。当向半导体晶片W被加速的电子的量减少，则等离子体密度减少，因此有可能增大半导体晶片W的蚀刻速度降低的情况。因此，在一个实施方式的等离子体蚀刻装置1中，从规定电压停止期间Ala的上限的观点来看，使用半导体晶片W的蚀刻速度，执行修正电压停止期间Ala的第二校准处理。
[0121]控制部94首先在将电压停止期间Ala切换为成为电压停止期间Ala的候补的多个候补期间的同时执行电源控制处理。控制部94从E/R取得部110接收蚀刻速度的输入。控制部94按每个候补期间计算出表示蚀刻速度的变动的程度的蚀刻速度降低率。蚀刻速度降低率例如使用以下的式(2)计算。通过将所计算出的蚀刻速度降低率与各候补期间对应，生成表示蚀刻速度降低率与候补期间的对应关系的数据。
[0122]蚀刻速度降低率=100 X (/ERO-ER) /ER0 …(2)
[0123]其中，ER0是表示候补期间(S卩、电压停止期间Ala)为0的情况的半导体晶片W的蚀亥键度，ER表示候补期间(即电压停止期间Ala)为0以外的情况的半导体晶片W的蚀刻速度。
[0124]接着，控制部94参照表示蚀刻速度降低率与候补期间的对应关系的数据，确定蚀刻速度降低率成为预先确定的允许值以下的候补期间，将电压停止期间Ala修正成所确定的候补期间。
[0125]像这样，在一个实施方式的等离子体蚀刻装置1中，执行将电压停止期间Ala修正成蚀刻速度降低率成为预先决定的允许值以下的候补期间的第二校准处理。由此，能够以抑制蚀刻速度的降低的程度的方式，规定电压停止期间Ala的上限。其结果是，能够在抑制上部电极34侧的放电的同时，维持所希望的蚀刻速度。
[0126]此外，在一个实施方式中，表示了控制部94执行第二校准处理的例子，但是等离子体蚀刻装置1的使用者也可以执行第二校准处理的一部分或者全部。
[0127]图8A是表示成为电压停止期间Ala的候补的多个候补期间和与各候补期间对应的蚀刻速度降低率的关系的实验结果的一例的图。在图8A中，“膜种类”表示被蚀刻的半导体晶片W上的膜的种类，“Poly”对应于多晶硅膜，“0X”对应于Si02膜。另外，“接通时间”表示向下部电极16供给高频电力的期间AUiisec)。另外，“延迟时间”表示成为电压停止期间Ala的候补的多个候补期间(ysec)另外，“电压停止占有率”表示相对于期间A1电压停止期间Ala 所占的比率(％ )。另外，“E/R”表示半导体晶片W的蚀刻速度(nm/min)。另外，“E/R降低率”表示对应于各候补期间的蚀刻速度降低率(％ )。
[0128]此外，在图8A中，作为实验条件使用:第一高频电力和第二高频电力的频率: 10kHz;第一高频电力和第二高频电力的占空比:60%。
[0129]图8B是用于说明图8A所示的电压停止占有率与蚀刻速度的关系的说明图，图8C是用于说明图8A所示的电压停止占有率和蚀刻速度降低率的关系的说明图。在图8B和图8C 中，横轴表示电压停止占有率(％)。另外，在图8B中，左侧的纵轴表示半导体晶片W上的Si02 膜的蚀刻速度(nm/min)，右侧的纵轴表示半导体晶片W上的多晶娃膜的蚀刻速度(nm/min)。 另外，图8C中，左侧的纵轴表示半导体晶片W上的Si02膜的蚀刻速度降低率(％ )，右侧的纵轴表示半导体晶片W上的多晶硅膜的蚀刻速度降低率(％ )。
[0130]另外，在图8B中，图形601是表示半导体晶片W上的多晶硅膜的蚀刻速度的图形，图形602是表示半导体晶片W上的Si02膜的蚀刻速度的图形。另外，在图8C中，图形701是半导体晶片W上的多晶硅膜的蚀刻速度降低率的图形，图形702是表示半导体晶片W上的Si02膜的蚀刻速度降低率的图形。[〇131]如图8A和图8B所示，在电压停止占有率为0的情况下(S卩，没有设定电压停止期间 Ala的情况)，多晶硅膜和Si02膜的蚀刻速度均为最大，随着电压停止占有率从0开始增加， 多晶硅膜和Si02膜的蚀刻速度均降低。
[0132]如图8A和图8C所示，随着电压停止占有率从0开始增加，多晶硅膜和Si02膜的蚀刻速度降低率均增大。并且，多晶硅膜和Si02膜的蚀刻速度降低率大致为相同的值。
[0133]根据图8A?图8C的实验结果可知，只要电压停止占有率为40%以下，多晶硅膜和 Si〇2膜的蚀刻速度降低率均大致被抑制为6%以下。因此，优选电压停止占有率，S卩，电压停止期间Ala相对于向下部电极16供给高频电力的期间A1所占的比率为40%以下。因此，在一个实施方式中，控制部94确定蚀刻速度降低率为预先决定的允许值即6%以下的候补期间， 将电压停止期间Ala修正成所确定的候补期间。由此，能够在抑制上部电极34侧的放电的同时，维持所希望的蚀刻速度。
[0134]接着，对一个实施方式中的电源控制处理中使第二高频电力变化的情况下的放电的有无进行说明。图9是表示一个实施方式的电源控制处理中使第二高频电力变化的情况下的放电的有无的一例的图。在图9中，“DC接通延迟15us”表示一个实施方式的电源控制处理中使第二高频电力从12kW向15kW变化的情况下的放电的有无的结果。另外，“STD DC电源”表示比较例的电源控制处理中使第二高频电力从12kW变化到15kW的情况下的放电的有无额结果。“DC接通延迟15us”作为电压停止期间Ala使用15ysec，对于“STD DC电源”，没有设定电压停止期间Ala。另外，在“DC接通延迟15us”和“STD DC电源”中“X”表示Vpp变动率超过预先决定的允许值即2.0%，即表示有放电。另外，“〇”表示Vpp变动率为预先决定的允许值2.0 %以下，即表示没有放电。
[0135]此外，在图9中，作为其他的条件使用:处理气体:C4F6/C4F8/02/Ar/C4F6 = 85/88/ 170/400/5SCCm;来自第一高频电源92的第一高频电力:2000W;第一和第二高频电力的频率:4?10kHz;第一和第二高频电力的占空比:20?60%;向上部电极34的直流电压:(第一直流电压VI)/(第二直流电压V2) =-500/-1000;和处理时间:60sec。
[0136] 如图9所示，“DC接通延迟15us”与“STD DC电源”相比较，放电的产生被抑制。即，根据图9的结果可知，在一个实施方式的电源控制处理中，通过使用电压停止期间Ala，能够使第二高频电力增大。
[0137]接着，说明使用图1所示的等离子体蚀刻装置1的电源控制处理的流程的一例。图 10是表示一个实施方式的电源控制处理的流程的一例的流程图。
[0138]如图10所示，当处理开始时刻到来时(步骤S101:是)，例如，半导体晶片W被搬入处理容器10内，载置在下部电极16上，利用排气装置84的真空栗对处理容器10内进行排气，当从处理气体供给部66向处理容器10内供给处理气体时，控制部94对下部电极16供给等离子体生成用的第一高频电力(步骤S102)。另外，控制部94对下部电极16供给离子引入用的第二高频电力。
[0139]控制部94在供给高频电力的期间A1之中、在电压停止期间Ala，停止向上部电极34 的第一直流电压VI和第二直流电压V2的供给(步骤103)。
[0140]控制部94在自高频电力的供给开始时起没有经过电压停止期间Ala的情况下(步骤S104:否)，将处理返回步骤S103。
[0141]另一方面，控制部94在自高频电力的供给开始时起经过了电压停止期间Ala的情况下(步骤S104:是)，在除了电压停止期间Ala的期间Alb，向上部电极34供给第一直流电压 VI(步骤 S105)。
[0142]控制部94停止向下部电极16的等离子体生成用的第一高频电力的供给(步骤S106)。另外，控制部94停止向下部电极16的离子引入用的第二高频电力的供给。
[0143]控制部94在停止高频电力的供给的期间A2中，向上部电极34供给第二直流电压V2 (步骤 S107)。
[0144]控制部94在处理结束时刻还未到来的情况下(步骤S108:否)，将处理返回步骤 S102，当处理结束时刻到来时(步骤S108:是)，结束电源控制处理。
[0145]接着，对使用图1所示的等离子体蚀刻装置1的第一校准处理的流程的一例进行说明。图11表示一个实施方式的第一校准处理的流程的一例的流程图。此外，图11所示的第一校准处理如理在图10所示的电源控制处理开始之前，使用虚拟晶片代替半导体晶片W来执行。
[0146]如图11所示，当处理开始时刻到来时(步骤S111:是)，控制部94将电压停止期间 Ala设定为候补期间的初始值(步骤S112)。控制部94执行图10所示的电源控制处理(步骤 S113)〇
[0147]控制部94计算出Vpp变动率(步骤S114)。控制部94在电压停止期间Ala没有被切换到全部的候补期间的情况下(步骤S115:否)，将电压停止期间Ala切换到下一个候补期间 (步骤S116)，将处理返回到步骤S113。
[0148]另一方面，控制部在将电压停止期间Ala已切换到全部的候补期间的情况下(步骤 S115肯定)，确定Vpp变动率成为预先决定的允许值以下的候补期间，将电压停止期间Ala修正成所确定的候补期间(步骤S117)。
[0149]接着，对使用图1所示的等离子体蚀刻装置1的第二校准处理的流程的一例进行说明。图12是表示一个实施方式的第二校准处理的流程的一例的流程图。此外，图12所示的第二校准处理例如在图10所示的电源控制处理开始之前执行。
[0150]如图12所示，当处理开始时刻到来时(步骤S121:是)，控制部94将电压停止期间 Ala设定为候补期间的初始值(步骤S122)。控制部94执行图10所示的电源控制处理(步骤 S123)。
[0151]控制部94计算出蚀刻速度降低率(步骤S124)。控制部94在没有将电压停止期间切换到全部的候补期间的情况下(步骤S125:否)，将电压停止期间Ala切换到下一个候补期间 (步骤S126)，将处理返回步骤S123。[〇152]另一方面，控制部在已将电压停止期间Ala已切换到全部的候补期间的情况下(步骤S125:是)，确定蚀刻速度降低率成为预先决定的允许值以下的候补期间，将电压停止期间Ala修正成所确定的候补期间(步骤S127)。
[0153]此外，图12所示的第二校准处理的一部分或者全部也可以由等离子体蚀刻装置1 的使用者执行。
[0154]如上所述，在一个实施方式的等离子体蚀刻装置1中执行电源控制处理:交替地反复进行高频电力的供给和该供给的停止，在供给高频电力的期间A1之中的、自高频电力的供给开始时起的规定期间即电压停止期间Ala，停止第一直流电压VI和第二直流电压V2的供给，在该期间A1之中的除了电压停止期间Ala的期间Ala供给第一直流电压VI，在停止高频电力的供给的期间A2供给第二直流电压V2。由此，能够抑制伴随着向下部电极16的高频电力的供给在半导体晶片W上产生的相对等离子体鞘的电子的弹回。其结果是，根据一个实施方式的等离子体蚀刻装置1，能够抑制在上部电极34侧的放电。
[0155]另外，在一个实施方式的等离子体蚀刻装置1中，执行将电压停止期间Ala修正成表示Vpp值的变动程度的Vpp变动率成为预先决定的允许值以下的候补期间的第一校准处理。由此，能够将电压停止期间Ala修正成在半导体晶片W上等离子体鞘的生长完成的适当期间。因此，在电压停止期间Ala，通过在半导体晶片W上在接近上部电极34的方向上生长的等离子体鞘，能够避免电子弹回的状况。其结果是，在电压停止期间Ala，上部电极34侧的放电被可靠地抑制。
[0156]另外，在一个实施方式的等离子体蚀刻装置1中，执行将电压停止期间Ala修正成蚀刻速度降低率成为预先决定的允许值以下的候补期间的第二校准处理。由此，能够规定电压停止期间Ala的上限，使得蚀刻速度的降低的程度被抑制。其结果是，在抑制上部电极 34侧的放电的同时，能够维持所希望的蚀刻速度。
【主权项】
1.一种电源系统，其特征在于，包括:对用于载置被处理体的下部电极供给等离子体生成用的高频电力的高频电源；直流电源，其对以与所述下部电极相对的方式配置的上部电极供给负的第一直流电 压、或者绝对值比所述第一直流电压的绝对值大的负的第二直流电压;和控制部，其执行电源控制处理，交替地反复进行所述高频电力的供给和该供给的停止， 在供给所述高频电力的期间之中的、自所述高频电力的供给开始时起的第一期间停止所述 第一直流电压和所述第二直流电压的供给，并且在该期间之中的除所述第一期间外的第二 期间供给所述第一直流电压，在停止所述高频电力的供给的期间供给所述第二直流电压。2.如权利要求1所述的电源系统，其特征在于，还包括:对所述下部电极供给与所述高频电力不同的离子引入用的高频电力的另一高频电源； 和Vpp值测定部，其测定作为与所述离子引入用的高频电力对应的电压的振幅值的Vpp 值，所述控制部执行第一校准处理，在将所述第一期间切换为成为该第一期间的候补的多 个候补期间的同时执行所述电源控制处理，按每个所述候补期间计算出表示所述Vpp值的 变动的程度的Vpp变动率，确定所述多个候补期间之中的、所述Vpp变动率成为预先决定的 允许值以下的所述候补期间，将所述第一期间修正成所确定的该候补期间。3.如权利要求1或2所述的电源系统，其特征在于，还包括:取得所述被处理体的蚀刻速度的蚀刻速度取得部，所述控制部执行第二校准处理，在将所述第一期间切换为成为该第一期间的候补的多 个候补期间的同时执行所述电源控制处理，按每个所述候补期间计算出表示所述蚀刻速度 的降低的程度的蚀刻速度降低率，确定所述蚀刻速度降低率成为预先决定的允许值以下的 所述候补期间，将所述第一期间修正成所确定的该候补期间。4.如权利要求1?3中任一项所述的电源系统，其特征在于:所述第一期间在供给所述高频电力的期间所占的比率为40%以下。5.如权利要求1?4中任一项所述的电源系统，其特征在于:所述第一期间为5y sec以上的期间。6.如权利要求1?5中任一项所述的电源系统，其特征在于:所述直流电源包括:产生所述第一直流电压的第一直流电源部；产生所述第二直流电压的第二直流电源部；有选择地将所述第一直流电源部和所述第二直流电源部与所述上部电极连接的选择 电路;和经由开关电路连接到所述选择电路与所述上部电极的接点的放电电路，所述控制部在执行所述电源控制处理的情况下，在供给所述高频电力的期间之中的所 述第一期间，控制所述选择电路以将所述第一直流电源部和所述第二直流电源部与所述上 部电极的连接切断，并且控制所述开关电路以将所述放电电路与所述接点连接，在所述第 二期间，控制所述选择电路以将所述第一直流电源部与所述上部电极连接，在停止所述高 频电力的供给的期间，控制所述选择电路以将所述第二直流电源部与所述上部电极连接。7.—种等离子体处理装置，其特征在于，包括:处理容器；向所述处理容器内供给处理气体的气体供给部；配置在所述处理容器内的、用于载置被处理体的下部电极；以与所述下部电极相对的方式配置在所述处理容器内的上部电极;和 电源系统，其包括:对所述下部电极供给等离子体生成用的高频电力的高频电源;直流 电源，其对所述上部电极供给负的第一直流电压、或者绝对值比所述第一直流电压的绝对 值大的负的第二直流电压;和控制部，其执行电源控制处理，交替地反复进行所述高频电力 的供给和该供给的停止，在供给所述高频电力的期间之中的、自所述高频电力的供给开始 时起的第一期间，停止所述第一直流电压和所述第二直流电压的供给，并且在该期间之中 的除所述第一期间外的第二期间供给所述第一直流电压，在停止所述高频电力的供给的期 间供给所述第二直流电压。8.—种使用电源系统的电源控制方法，其特征在于:所述电源系统包括:对用于载置被处理体的下部电极供给等离子体生成用的高频电力 的尚频电源;和直流电源，其对以与所述下部电极相对的方式配置的上部电极供给负的第一直流电 压、或者绝对值比所述第一直流电压的绝对值大的负的第二直流电压，所述电源控制方法按以下方式执行电源控制处理:交替地反复进行所述高频电力的供 给和该供给的停止，在供给所述高频电力的期间之中的、自所述高频电力的供给开始时起 的第一期间，停止所述第一直流电压和所述第二直流电压的供给，并且在该期间之中的除 所述第一期间外的第二期间供给所述第一直流电压，在停止所述高频电力的供给的期间供 给所述第二直流电压。9.如权利要求8所述的电源控制方法，其特征在于:取得所述被处理体的蚀刻速度，执行修正处理，在将所述第一期间切换为成为该第一期间的候补的多个候补期间的同 时执行所述电源控制处理，按每个所述候补期间计算出表示所述蚀刻速度的降低的程度的 蚀刻速度降低率，确定所述蚀刻速度降低率成为预先决定的允许值以下的所述候补期间， 将所述第一期间修正成所确定的该候补期间。
【文档编号】H01J37/32GK105990088SQ201610168860
【公开日】2016年10月5日
【申请日】2016年3月23日
【发明人】平野太, 平野太一, 石桥淳治, 伊藤惠贵, 佐藤邦纮
【申请人】东京毅力科创株式会社