半导体结构及其制作方法
【专利摘要】本发明提供一种半导体结构，包括：铝层、由下至上依次形成于所述铝层上表面的第一Ti层、第一TiN层、电介质抗反射层及第一隔离层。在Al制程的半导体结构中的电介质抗反射层上增设一层二氧化硅层作为第一隔离层，由于二氧化硅本身比较致密其粘连性好，不易开裂，使得在后续工艺中光阻无法通过电介质抗反射层与第一TiN层的裂缝渗入并与Al接触，从而避免了产生环形缺陷的可能。
【专利说明】
半导体结构及其制作方法
技术领域
[0001] 本发明涉及半导体制造领域，特别是涉及一种半导体结构及其制作方法。
【背景技术】
[0002] 在集成电路制程中，A1(铝）后端制程被广泛的运用。A1在后端制程中通过沉积、 光刻、刻蚀等工艺形成A1导线，再通过上下层的CT (连接孔）或Via (通孔）连接，最终使 芯片中所有的器件按设计互相连接，使芯片能正常工作。
[0003] A1薄膜在沉积在晶圆上后，通常的结构如图1所示，包括A1层11、位于A1层11下 方的粘合层（Glue layer) 15、依次形成于所述A1层11上的第一Ti (钛）层12、第一TiN(氮 化钛）层13及电介质抗反射层（DARC) 14 ;所述粘合层15适于将所述A1层11粘合于所述 晶圆上，由下至上包括第二Ti层152及第二TiN层151。该结构中，在所述A1层11的上方 和下方均设有Ti层及TiN层，可以抑制A1线的电迀移效应，所述电介质抗反射层14用于 在后续光刻制程中改善光散射造成的图形变形。
[0004] 然而，在厚铝（A1的厚度大于30K A制程中，上述结构中经常会出现环形缺陷 (ring type defect)，如图2所示。这是因为厚错本身的颗粒尺寸（grain size)比较大， 会导致位于其上方的所述第一 Ti层12、第一 TiN层13及电介质抗反射层14随着A1薄膜 的颗粒尺寸发生一定的形变；而又由于电介质抗反射层14 一般为SiON(氮氧化硅），而TiN 与SiON以TiN本身比较脆弱，在厚铝上沉积后容易形成裂缝17。在后续工艺中上光阻后， 光阻容易通过所述裂缝渗透并与A1接触并发生化学反应而形成A1 203，而A1203很难被刻蚀 掉，因此很容易在上述结构中形成环形缺陷18。
[0005] 针对上述问题，目前通常的做法是加厚所述A1层11上方的所述第一 Ti层12的 厚度，用以阻挡阻隔光阻与所述A1层11的接触。当这样的方法效果并不理想。
[0006] 因此，提供一种改进型的半导体结构非常必要。
【发明内容】
[0007] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构，用于解 决现有技术中在厚铝制程中电介质抗反射层容易出现裂缝而导致的容易产生环形缺陷的 问题。
[0008] 为实现上述目的及其他相关目的，本发明提供一种半导体结构，所述半导体结构 包括：铝层、由下至上依次形成于所述铝层上表面的第一 Ti层、第一 TiN层、电介质抗反射 层及第一隔离层。
[0009] 优选地，所述第一隔离层为二氧化硅层。
[0010] 优选地，所述半导体结构还包括一第二隔离层，所述第二隔离层位于所述第一 TiN 层与所述电介质抗反射层之间。
[0011] 优选地，所述第二隔离层为Ti层。
[0012] 优选地，所述半导体结构还包括一粘合层，所述粘合层位于所述A1层的下表面， 适于将所述A1层粘合于一介质层上。
[0013] 优选地，所述粘合层包括第二Ti层及形成于所述第二Ti层上的第二TiN层；所述 第二TiN层与所述A1层的下表面相结合。
[0014] 本发明还提供一种半导体结构的制作方法，所述方法至少包括以下步骤：
[0015] 提供一介质层，在所述介质层上形成粘合层；
[0016] 在所述粘合层上形成A1层；
[0017] 在所述A1层上形成第一 Ti层；
[0018] 在所述第一 Ti层上形成第一 TiN层；
[0019] 在所述第一 TiN层上形成电介质抗反射层；
[0020] 在所述电介质抗反射层上形成第一隔离层。
[0021] 优选地，在所述介质层上形成粘合层包括以下步骤：
[0022] 在所述介质层上形成第二Ti层；
[0023] 在所述第二Ti层上形成第二TiN层。
[0024] 优选地，所述第一隔离层为二氧化硅层。
[0025] 优选地，在形成所述第一 TiN层后及形成所述电介质抗反射层之前，还包括在所 述第一 TiN层上形成一第二隔离层的步骤。
[0026] 优选地，所述第二隔离层为Ti层。
[0027] 如上所述，本发明的半导体结构，具有以下有益效果：在A1制程的半导体结构中 的电介质抗反射层上增设一层二氧化硅层作为第一隔离层，由于二氧化硅本身比较致密其 粘连性好，不易开裂，使得在后续工艺中光阻无法通过电介质抗反射层与第一 TiN层的裂 缝渗入并与A1接触，从而避免了产生环形缺陷的可能；在A1制程中半导体结构中的第一 TiN层上增设一层Ti层作为第二隔离层，由于Ti本身也具有比较好的致密性和粘连性，不 易开裂，其与第一隔离层起到双层保护的作用，可以有效地避免在后续工艺中光阻通过电 介质抗反射层与第一 TiN层的裂缝渗入并与A1接触，从而进一步降低了产生环形缺陷的可 能。
【附图说明】
[0028] 图1显示为现有技术中的半导体结构的截面示意图。
[0029] 图2显示为现有技术中涂上光阻后形成有环形缺陷的半导体结构截面示意图。
[0030] 图3显示为本发明的半导体结构截面示意图。
[0031] 图4显示为本发明的半导体结构的制作方法的流程图。
[0032] 图5至图11显示为本发明的半导体结构的制作方法的各步骤中的截面示意图。
[0033] 元件标号说明
[0034] 11 A1 层
[0035] 12 第一 Ti 层
[0036] 13 第一 TiN 层
[0037] 14 电介质抗反射层
[0038] 15 粘合层
[0039] 151 第二 TiN 层
[0040] 152 第二 Ti 层
[0041] 16 光阻层
[0042] 17 裂缝
[0043] 18 环形缺陷
[0044] 21 A1 层
[0045] 22 第一 Ti 层
[0046] 23 第一 TiN 层
[0047] 24 电介质抗反射层
[0048] 25 粘合层
[0049] 251 第二 TiN 层
[0050] 252 第二 Ti 层
[0051] 26 第一隔离层
[0052] 27 第二隔离层
[0053] 28 介质层
【具体实施方式】
[0054] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实 施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离 本发明的精神下进行各种修饰或改变。
[0055] 请参阅图请参阅图3至图11。需要说明的是，本实施例中所提供的图示仅以示意 方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时 的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改 变，且其组件布局型态也可能更为复杂。
[0056] 请参阅图3,本发明提供一种半导体结构，所述半导体结构适用于A1后端制程，所 述半导体结构包括：铝层21、由下至上依次形成于所述铝层21上表面的第一 Ti层22、第一 TiN层23、电介质抗反射层24及第一隔离层26。
[0057] 具体的，所述第一隔离层26为二氧化硅层。在所述电介质抗反射层24上增设一 层二氧化硅层作为第一隔离层26,由于二氧化硅本身比较致密其粘连性好，不易开裂，使得 在后续工艺中光阻无法通过所述电介质抗反射层24与所述第一 TiN层23的裂缝渗入并与 A1接触，从而避免了产生环形缺陷的可能。
[0058] 具体的，所述半导体结构还包括一第二隔离层27,所述第二隔离层27位于所述第 一 TiN层23与所述电介质抗反射层24之间。所述第二隔离层27为Ti层。在所述第一 TiN 层23上增设一层Ti层作为第二隔离层27,由于Ti本身也具有比较好的致密性和粘连性， 不易开裂，其与所述第一隔离层26起到双层保护的作用，可以有效地避免在后续工艺中光 阻通过所述电介质抗反射层24与所述第一 TiN层23的裂缝渗入并与A1接触，从而进一步 降低了产生环形缺陷的可能。
[0059] 具体的，所述半导体结构还包括一粘合层25,所述粘合层25位于所述A1层21的 下表面，适于将所述A1层21粘合于一介质层（未示出）上。
[0060] 具体的，所述粘合层25包括第二Ti层252及形成于所述第二Ti层252上的第二 TiN层251 ;所述第二TiN层251与所述A1层11的下表面相结合。即所述半导体结构通过 所述粘合层25沉积于一介质层上时，所述第二Ti层252与所述介质层接触。亦即，所述半 导体结构由下至上依次包括第二Ti层252、第二TiN层251、A1层21、第一 Ti层22、第一 TiN层23、第二隔离层27、电介质抗反射层24及第一隔离层26。
[0061] 请参阅图4至图11，本发明还提供一种半导体结构的制作方法，所述方法至少包 括：
[0062] S1 :提供一介质层28,在所述介质层28上形成粘合层25 ;
[0063] S2 :在所述粘合层25上形成A1层21 ;
[0064] S3 :在所述A1层21上形成第一 Ti层22 ;
[0065] S4 :在所述第一 Ti层22上形成第一 TiN层23 ;
[0066] S5 :在所述第一 TiN层23上形成电介质抗反射层24 ;
[0067] S6 :在所述电介质抗反射层24上形成第一隔离层26。
[0068] 执行步骤S1，请参阅图4中的S1步骤及图5,提供一介质层28,在所述介质层28 上形成粘合层25。
[0069] 具体的，所述介质层28为二氧化硅层。
[0070] 具体的，所述粘合层25包括第二Ti层252及形成于所述第二Ti层252上的第二 TiN 层 251。
[0071] 具体的，形成所述粘合层25包括以下步骤：
[0072] S11 :在所述介质层28上形成第二Ti层252 ;
[0073] S12 :在所述第二Ti层252上形成第二TiN层251。
[0074] 具体的，形成所述粘合层25的方法可以为现有的工艺方法，例如物理气相沉积法 (PVD)或化学气相沉积法（CVD)。
[0075] 执行步骤S2，请参阅图4中的S2步骤及图6，在所述粘合层25上形成A1层21。
[0076] 具体的，形成所述A1层21的方法可以为现有的工艺方法，例如物理气相沉积法 (PVD)或化学气相沉积法（CVD)。
[0077] 执行步骤S3,请参阅图4中的S3步骤及图7,在所述A1层21上形成第一 Ti层 22〇
[0078] 具体的，形成所述在所述A1层21上形成第一 Ti层22的方法可以为现有的工艺 方法，例如物理气相沉积法（PVD)或化学气相沉积法（CVD)。
[0079] 执行步骤S4,请参阅图4中的S4步骤及图8,在所述第一 Ti层22上形成第一 TiN 层23。
[0080] 具体的，形成所述第一 TiN层23的方法可以为现有的工艺方法，例如物理气相沉 积法（PVD)或化学气相沉积法（CVD)。
[0081] 需要说明的是，在形成所述第一 TiN层23之后，还包括一所述第一 TiN层23上形 成一第二隔离层27的步骤，如图9所示。
[0082] 具体的，所述第二隔离层27为Ti层。在所述第一 TiN层23上增设一层Ti层作 为第二隔离层27,由于Ti本身也具有比较好的致密性和粘连性，不易开裂，可以有效地避 免在后续工艺中光阻通过所述电介质抗反射层与所述第一 TiN层23的裂缝渗入并与A1接 触，从而避免了产生环形缺陷的可能。
[0083] 执行步骤S5,请参阅图4中的S5步骤及图10,在所述第一 TiN层23上形成电介 质抗反射层24。
[0084] 具体的，形成所述电介质抗反射层24的方法可以为现有的工艺方法，例如物理气 相沉积法（PVD)或化学气相沉积法（CVD)。
[0085] 执行步骤S6,请参阅图4中的S6步骤及图11，在所述电介质抗反射层24上形成 第一隔离层26。
[0086] 具体的，形成所述第一隔离层26的方法可以为现有的工艺方法，例如物理气相沉 积法（PVD)或化学气相沉积法（CVD)。
[0087] 具体的，所述第一隔离层26为二氧化硅层。在所述电介质抗反射层24上增设一 层二氧化硅层作为第一隔离层26,由于二氧化硅本身比较致密其粘连性好，不易开裂，所述 第一隔离层26与所述第二隔离层27形成双重保护，使得在后续工艺中光阻无法通过所述 电介质抗反射层24与所述第一 TiN层23的裂缝渗入并与A1接触，从而进一步降低了产生 环形缺陷的可能。
[0088] 综上所述，本发明提供一种半导体结构及其制作方法，在A1制程的半导体结构中 的电介质抗反射层上增设一层二氧化硅层作为第一隔离层，由于二氧化硅本身比较致密其 粘连性好，不易开裂，使得在后续工艺中光阻无法通过电介质抗反射层与第一 TiN层的裂 缝渗入并与A1接触，从而避免了产生环形缺陷的可能；在A1制程中半导体结构中的第一 TiN层上增设一层Ti层作为第二隔离层，由于Ti本身也具有比较好的致密性和粘连性，不 易开裂，其与第一隔离层起到双层保护的作用，可以有效地避免在后续工艺中光阻通过电 介质抗反射层与第一 TiN层的裂缝渗入并与A1接触，从而进一步降低了产生环形缺陷的可 能。
[0089] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因 此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完 成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1. 一种半导体结构，其特征在于，所述半导体结构包括：铝层、由下至上依次形成于所 述铝层上表面的第一 Ti层、第一 TiN层、电介质抗反射层及第一隔离层。2. 根据权利要求1所述的半导体结构，其特征在于：所述第一隔离层为二氧化硅层。3. 根据权利要求1所述的半导体结构，其特征在于：所述半导体结构还包括一第二隔 离层，所述第二隔离层位于所述第一 TiN层与所述电介质抗反射层之间。4. 根据权利要求3所述的半导体结构，其特征在于：所述第二隔离层为Ti层。5. 根据权利要求1所述的半导体结构，其特征在于：所述半导体结构还包括一粘合层， 所述粘合层位于所述A1层的下表面，适于将所述A1层粘合于一介质层上。6. 根据权利要求5所述的半导体结构，其特征在于：所述粘合层包括第二Ti层及形成 于所述第二Ti层上的第二TiN层；所述第二TiN层与所述A1层的下表面相结合。7. -种半导体结构的制作方法，其特征在于：包括以下步骤： 提供一介质层，在所述介质层上形成粘合层； 在所述粘合层上形成A1层； 在所述A1层上形成第一 Ti层； 在所述第一 Ti层上形成第一 TiN层； 在所述第一 TiN层上形成电介质抗反射层； 在所述电介质抗反射层上形成第一隔离层。8. 根据权利要求7所述的半导体结构的制作方法，其特征在于：在所述介质层上形成 粘合层包括以下步骤： 在所述介质层上形成第二Ti层； 在所述第二Ti层上形成第二TiN层。9. 根据权利要求7所述的半导体结构的制作方法，其特征在于：所述第一隔离层为二 氧化硅层。10. 根据权利要求7所述的半导体结构的制作方法，其特征在于：在形成所述第一 TiN 层后及形成所述电介质抗反射层之前，还包括在所述第一 TiN层上形成一第二隔离层的步 骤。11. 根据权利要求10所述的半导体结构的制作方法，其特征在于：所述第二隔离层为 Ti层。
【文档编号】H01L23/485GK105990289SQ201510098686
【公开日】2016年10月5日
【申请日】2015年3月5日
【发明人】夏禹
【申请人】中芯国际集成电路制造(上海)有限公司