封装结构的制法及其封装基板的制作方法
【专利摘要】一种封装结构的制法及其封装基板，该封装基板包括：一基板本体、设于该基板本体上的多个电性接触垫、以及设于该基板本体上的绝缘保护层，该绝缘保护层具有多个开槽，且令各该电性连接垫外露于各该开槽，其中，该开槽包含对应外露各该电性连接垫的多个开孔、及形成于至少二该开孔间的通道，藉由开槽的设计，以利于后续制程中绝缘材填入该电子元件与该封装基板之间。
【专利说明】
封装结构的制法及其封装基板
技术领域
[0001]本发明涉及一种封装技术，尤指一种覆晶式封装结构的制法及其所用的封装基板。
【背景技术】
[0002]随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。为满足半导体装置的高积集度(Integrat1n)以及微型化(Miniaturizat1n)需求，除传统打线式(Wire bonding)的半导体封装技术外，也可藉由覆晶(Flip chip)方式，以提升布线密度。
[0003]图1A为现有覆晶式封装结构I的剖视示意图。如图1A所示，一半导体晶片13藉由多个焊锡凸块130结合至一封装基板10的线路层11的电性接触垫110上并电性连接该线路层11的导电迹线111，再形成封装胶体或底胶的绝缘材14于该半导体晶片13与该封装基板10之间，以包覆该些焊锡凸块130。
[0004]然而，如图1A’所示，该封装基板10的绝缘保护层12形成有多个对应外露各该电性接触垫110的开孔120，所以于该绝缘材14流入该半导体晶片13与该封装基板10间时，容易导致该绝缘材14中较大的颗粒(filler)无法通过而产生空隙(void)，以致于后续制程中容易发生爆米花现象(Popcorn)，致使产品良率降低。
[0005]图1B为现有覆晶式封装结构I’的剖视示意图。如图1B及图1B’所示，其制程与图1A所示的制程相同，但该绝缘保护层12形成单一开口 120’，以外露各该电性接触垫110与部分该导电迹线111，使各该电性接触垫110间没有该绝缘保护层12阻隔，所以该绝缘材14中较大的颗粒能轻易通过该半导体晶片13与该封装基板10间，以避免该绝缘材14发生空隙的问题。
[0006]惟，由于铜质线路层11与该绝缘材14之间结合力不佳，所以于置晶区中，该绝缘材14接触结合较多的线路层11而接触较少的绝缘保护层12，因而该绝缘材14的结合力不佳，导致容易发生脱层(delaminat1n)的问题。
[0007]因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
【发明内容】
[0008]鉴于上述现有技术的种种缺失，本发明提供一种封装结构的制法及其封装基板，藉由开槽的设计，以利于后续制程中绝缘材填入该电子元件与该封装基板之间。
[0009]本发明的封装基板，包括:基板本体，其设有至少一置晶区；线路层，其形成于该基板本体上，且于该置晶区形成有多个电性接触垫；以及绝缘保护层，其形成于该基板本体与该线路层上，且该绝缘保护层具有多个位于该置晶区上的开孔，令各该电性连接垫外露于各该开孔，其中，该绝缘保护层还于至少二该开孔之间形成有一通道，使该通道及其所连通的该些开孔形成一位于该置晶区上的开槽，令该线路层的部分表面外露于该开槽。
[0010]本发明还提供一种封装结构的制法，包括:将至少一电子元件结合至前述的封装基板的置晶区的电性接触垫上；以及沿该开槽填入绝缘材，使该绝缘材形成于该电子元件与该封装基板之间。
[0011 ] 前述的制法中，该电子元件藉由多个导电元件电性连接该些电性接触垫，且该绝缘材包覆该些导电元件。
[0012]前述的制法中，该开槽的方向与该绝缘材的填入方向相同。
[0013]前述的封装结构的制法及其封装基板中，该绝缘保护层具有多个条该开槽。例如，该些开槽的布设为并排设置、或者该些开槽的布设为交错设置。
[0014]前述的封装结构的制法及其封装基板中，该开槽还具有连通该置晶区边缘的导引道，使该绝缘材经由该导引道形成于该电子元件与该封装基板之间。
[0015]前述的封装结构的制法及其封装基板中，该置晶区的范围内，该绝缘保护层所占的面积大于该线路层外露于该开槽的表面的面积。
[0016]前述的封装结构的制法及其封装基板中，该置晶区的第一面积与该线路层外露于该开槽的表面的第二面积的比值为小于44%。
[0017]前述的封装结构的制法及其封装基板中，该些开槽相互连通，使该绝缘保护层呈现岛状。
[0018]前述的封装结构的制法及其封装基板中，还包括连通道，其连通该开槽并与该开槽交错设置。
[0019]由上可知，本发明的封装结构的制法及其封装基板，主要藉由开槽取代现有开孔或开口，以利于绝缘材填入该电子元件与该封装基板之间，且减少该线路层的外露面积，所以相较于现有技术，本发明可避免该绝缘材形成空隙及发生脱层，因而能提高产品良率。
【附图说明】
[0020]图1A至图1A’为现有覆晶式封装结构的剖视与上视示意图；
[0021]图1B至图1B’为另一现有覆晶式封装结构的剖视与上视示意图；
[0022]图2为本发明封装结构的制法的剖视示意图；
[0023]图2A至图2C为图2的封装基板的不同实施例的上视示意图；以及
[0024]图3为本发明的封装结构的制法的绝缘材流动的实际状态的上视示意图。
[0025]符号说明
[0026]1，1’，9 封装结构
[0027]10, 2封装基板
[0028]11, 21线路层
[0029]110, 210电性接触垫
[0030]111,211 导电迹线
[0031]12，22，32 绝缘保护层
[0032]120，22a 开孔
[0033]120，开口
[0034]13半导体晶片
[0035]130焊锡凸块
[0036]14，4绝缘材
[0037]20基板本体
[0038]20a第一表面
[0039]20b第二表面
[0040]220,220，开槽
[0041]220”连通道
[0042]22b通道
[0043]22c导引道
[0044]3电子元件
[0045]3a作用面
[0046]3b非作用面
[0047]30导电元件
[0048]D置晶区
[0049]Y模流方向。
【具体实施方式】
[0050]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0051]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0052]图2及图2A为本发明的封装结构9的制法的示意图。于本实施例中，该封装结构9为覆晶式。
[0053]如图2所示，将一电子元件3结合至一封装基板2上，再形成绝缘材4于该电子元件3与该封装基板2之间。具体地，所述的封装基板2具有一基板本体20、一线路层21、以及一绝缘保护层22。
[0054]所述的基板本体20具有相对的第一表面20a与第二表面20b，且于该第一表面20a上定义有一置晶区D，如图2A所示。
[0055]所述的线路层21设于该基板本体20的第一表面20a上，且具有多个导电迹线211与位于该置晶区D上的多个电性接触垫210，其中，该些导电迹线211连接各该电性接触垫210。
[0056]所述的绝缘保护层22设于该基板本体20的第一表面20a与该线路层21上，且该绝缘保护层22具有多个位于该置晶区D上的开槽220，令该线路层21的部分表面(含导电迹线211与电性接触垫210)与部分第一表面20a外露于该些开槽220，如图2A所示。具体地，该开槽220包含对应外露各该电性连接垫210的多个开孔22a、及形成于至少任二该开孔22a之间的一通道22b，也就是该通道22b及其所连通的该些开孔22a形成该开槽220。
[0057]于本实施例中，该基板本体20的材质可为介电材或其它现有材质，并无特别限制，且该封装基板2可具有电性连接该线路层21的内部线路(图略)，而该绝缘保护层22为防焊层，如绿漆。
[0058]此外，该些开槽220的形状为条状(可为规则或不规则条状)，且其布设呈现纵向且并排设置，较佳者为相互平行；于其它实施例中，如图2B所示，部分该些开槽220 ’也可呈现横向，使该些开槽220，220’的布设为交错设置；或者，如图2C所示，还包括多个连通道220”，其连通该开槽220并与该开槽220交错设置，但该些连通道220”不对齐该开孔22a
的位置。
[0059]又，该置晶区D的范围内，该绝缘保护层22所占的面积大于该线路层21外露于该开槽220的表面(即该导电迹线211的外露顶面与电性接触垫210的外露顶面)的面积，且该置晶区D的第一面积(如图2A的虚线矩形面积，以下以符号A表示)与该线路层21外露于该开槽220的表面的第二面积(以下以符号B表示)的比值为小于44% (即B/A< 44% )，所以该绝缘保护层22可依需求设定开槽220的数量与开孔22a的数量，如图2B所不，部分该开孔22a并未与该开槽220相通。
[0060]因此，本发明的制法为将该电子元件3结合至该封装基板2的置晶区D的电性接触垫210上，再沿该开槽220填入该绝缘材4，使该绝缘材4形成于该电子元件3与该封装基板2之间。
[0061]于本实施例中，该电子元件3为主动元件、被动元件或其组合者，且该主动元件为例如晶片，而该被动元件为例如电阻、电容及电感。具体地，该电子元件3具有相对的作用面3a与非作用面3b，且该作用面3a藉由多个导电元件30结合并电性连接至该些电性接触垫210，其中，该些导电元件30为例如含有焊锡材料的块体(如凸块)。
[0062]此外，该置晶区D的范围是依据该电子元件3的尺寸而定，且该置晶区D的范围约等于该绝缘材4的布设范围，使该置晶区D的范围大于该电子元件3的面积。
[0063]又，该绝缘材4为底胶或封装胶体，且该绝缘材4包覆该些导电元件30。
[0064]另外，该开槽220还具有连通该置晶区D边缘的导引道22c，如图2A所示，使该绝缘材4经由该导引道22c流入该电子元件3与该封装基板2之间，以利于该绝缘材4填入。
[0065]本发明的制法中，于进行填入该绝缘材4的制程时，将该开槽220的导引道22c对应该绝缘材4的填入方向，即该开槽220的方向与模流方向Y(如图3所示)相同，使该绝缘材4依模流方向Y流入，并沿着该开槽220向另一端流动。于一实施例中，由于该些开槽220相互连通的设计，使该绝缘保护层32于该置晶区D中呈现岛状，如图3所示，所以当该绝缘材4中较大的颗粒碰触到如岛状的绝缘保护层32时，可从该绝缘保护层32旁边绕过并沿着该开槽220继续流动，而不会受到阻挡，因而不会产生空隙。
[0066]此外，于该置晶区D中，大部分的导电迹线211上覆盖有该绝缘保护层22，仅少部分的导电迹线211未覆盖该绝缘保护层22，所以于该置晶区D中，该绝缘保护层22所占的面积大于该线路层21外露于该开槽220的表面的面积，使该绝缘材4接触结合较多的绝缘保护层22而接触较少的线路层21，因而能增加该绝缘材4的结合力，以避免该绝缘材4发生脱层。
[0067]综上所述，本发明的封装结构的制法及其封装基板，藉由该开槽的设计，以避免该绝缘材形成空隙，且避免该绝缘材发生脱层，所以能提高产品良率。
[0068]上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种封装基板，其特征为，该封装基板包括: 基板本体，其设有至少一置晶区； 线路层，其形成于该基板本体上，且于该置晶区形成有多个电性接触垫；以及 绝缘保护层，其形成于该基板本体与该线路层上，且该绝缘保护层具有多个位于该置晶区上的开孔，令各该电性连接垫外露于各该开孔，其中，该绝缘保护层还于至少二该开孔之间形成有一通道，使该通道及其所连通的该些开孔形成一位于该置晶区上的开槽，令该线路层的部分表面外露于该开槽。2.根据权利要求1所述的封装基板，其特征为，该绝缘保护层具有多个条该开槽。3.根据权利要求2所述的封装基板，其特征为，该些开槽的布设为并排设置。4.根据权利要求2所述的封装基板，其特征为，该些开槽的布设为交错设置。5.根据权利要求1所述的封装基板，其特征为，该开槽还具有连通该置晶区边缘的导引道。6.根据权利要求1所述的封装基板，其特征为，该置晶区的范围内，该绝缘保护层所占的面积大于该线路层外露于该开槽的表面的面积。7.根据权利要求1所述的封装基板，其特征为，该置晶区的第一面积与该线路层外露于该开槽的表面的第二面积的比值为小于44%。8.根据权利要求1所述的封装基板，其特征为，该些开槽相互连通，使该绝缘保护层呈现岛状。9.根据权利要求1所述的封装基板，其特征为，该封装基板还包括连通道，其连通该开槽并与该开槽交错设置。10.一种封装结构的制法，其特征为，该制法包括: 将至少一电子元件结合至根据权利要求1所述的封装基板的置晶区的电性接触垫上；以及 沿该开槽填入绝缘材，使该绝缘材形成于该电子元件与该封装基板之间。11.根据权利要求10所述的封装结构的制法，其特征为，该绝缘保护层具有多个条该开槽。12.根据权利要求11所述的封装结构的制法，其特征为，该些开槽的布设为并排设置。13.根据权利要求11所述的封装结构的制法，其特征为，该些开槽的布设为交错设置。14.根据权利要求10所述的封装结构的制法，其特征为，该开槽还具有连通该置晶区边缘的导引道，以供填入该绝缘材。15.根据权利要求10所述的封装结构的制法，其特征为，该置晶区的范围内，该绝缘保护层所占的面积大于该线路层外露于该开槽的表面的面积。16.根据权利要求10所述的封装结构的制法，其特征为，该置晶区的第一面积与该线路层外露于该开槽的表面的第二面积的比值为小于44%。17.根据权利要求10所述的封装结构的制法，其特征为，该些开槽相互连通，使该绝缘保护层呈现岛状。18.根据权利要求10所述的封装结构的制法，其特征为，该封装基板还包括连通该开槽并与该开槽交错设置的连通道。19.根据权利要求10所述的封装结构的制法，其特征为，该电子元件是藉由多个导电元件电性连接该些电性接触垫，且该绝缘材包覆该些导电元件。20.根据权利要求10所述的封装结构的制法，其特征为，该开槽的方向与该绝缘材的填入方向相同。
【文档编号】H01L21/60GK105990302SQ201510039525
【公开日】2016年10月5日
【申请日】2015年1月27日
【发明人】谢孟学, 简秀芳
【申请人】矽品精密工业股份有限公司