具有电磁干扰屏蔽层和半导体装置和其制造方法

文档序号:10625854阅读:508来源:国知局
具有电磁干扰屏蔽层和半导体装置和其制造方法
【专利摘要】公开了一种半导体装置和半导体装置的制造方法。该半导体装置包括:基板,包括在该基板的表面上的至少一个接地接触垫;至少一个半导体裸芯,在该基板的表面上;模塑料,封装该至少一个半导体裸芯;电磁干扰(EMI)屏蔽层,至少部分覆盖该模塑料的外表面;以及导电构件,形成在该基板上方,被封装在该模塑料内,并且具有第一端以及与该第一端相对的第二端,该第一端接合在该接地接触垫上,该第二端终止在该基板上方的模塑料的表面上的该电磁干扰屏蔽层。
【专利说明】
具有电磁干扰屏蔽层和半导体装置和其制造方法
技术领域
[0001]本技术涉及半导体装置。
【背景技术】
[0002]便携式消费电子产品需求上的快速增长驱动了高容量存储装置的需求。诸如闪存存储卡的非易失性半导体存储装置正变得广泛地用于满足日益增长的数字信息存储和交换的需求。它们的轻便性、多功能性和耐久设计以及它们的高可靠性和大容量已经使这样的存储装置理想地用于广泛种类的电子装置,例如包括数字相机、数字音乐播放器、视频游戏控制台、PDA和移动电话。
[0003]尽管已知多种封装构造,但是闪存存储卡通常可制造为系统级封装(system-1n-a-package,SiP)或多芯片模块(MCM),其中多个半导体裸芯(die)以堆叠的构造安装在基板上。图1A和IB是具有不同的堆叠结构的常规半导体装置100A和100B的示意侧视图。半导体装置100A和100B均包括安装在基板110上的多个非易失性存储器裸芯120和安装在最顶部的存储器裸芯120的控制器裸芯130。存储器裸芯120彼此上下叠置,或者具有偏移构造(图1A)或者具有由分隔层122分开的垂直构造(图1B)。虽然没有在图1A和IB中显示,存储器裸芯120和控制器裸芯130形成有在裸芯的上表面上的裸芯键合垫,且基板110形成有在基板110的上表面上的接触垫。引线键合140可以形成在裸芯120、130的裸芯键合垫和基板110的接触垫之间,将裸芯120、130电连接到基板110。出于保护的目的,存储器裸芯120和控制器裸芯130被封装在模塑料150内。
[0004]由于电子部件变得更小以及在更高频下运行,由电磁干扰(EMI)和射频干扰(RFI)引起的噪声和串扰受到更多关注。电磁辐射由承载快速变化的信号的电路发射,作为其常规运行的副产物。这样的电磁辐射引起了对其他电路的EMI和/或RFI,引起不期望的干扰或者噪声。
[0005]在半导体封装体级别已经对屏蔽EMI和/或RFI辐射的发送和接收做出了努力。例如,可通过如图2和图3A-3G的常规制造方法,将EMI屏蔽层施加于如图1A和IB所示的以封装体形式单独的半导体装置。图2是制造具有EMI屏蔽的常规半导体装置的方法的流程图,以及图3A-3G是在图2示出的制造方法的不同阶段的半导体装置的示意侧视图。首先,在裸芯贴附步骤210中,如图3A所示,多个半导体裸芯330被安装在排列在基板带310中的各单独的基板320上。在基板带310中,单独的基板320由被称为划线315的保留区域分隔。接着,在引线键合步骤220中,如图3B所示,多个引线键合340形成为电连接相应的半导体裸芯330和基板320。接着,在模塑步骤230中,如图3C所示,模塑料350形成在整个基板带310上方,以封装半导体裸芯330和引线键合340。接着在单片化步骤240中,如图3D所示,通过切割穿过在相邻半导体装置360之间的模塑料350和基板320,封装后的基板带310以封装体的形式被分离为单片化的独立半导体装置360。接着,在封装体贴附步骤250中,如图3E所示,例如通过使用双面胶带(未示出),多个封装体的形式的半导体装置360被转移并贴附在共同的载体370上。然后在EMI涂布步骤260中,如图3F所示,半导体装置360的被暴露的外表面涂布有由导电材料制成的EMI屏蔽层380。然后在封装体释放步骤270中,具有EMI屏蔽层380的独立半导体装置360从下方的载体370释放,用于进一步的工艺。这样的常规制造方法具有如下缺点,例如由于封装体级别处理带来的低效率和例如来自在封装体贴附步骤250中使用的双面胶带的附加污染。该常规方法的其他细节在W02013/086741和W02013/159307中描述,其全部内容通过引用并入本文。
[0006]技术内容
[0007]在本技术的一个方面,半导体装置包括:基板,包括在基板的表面上的至少一个接地接触垫;至少一个半导体裸芯,在基板的表面上;模塑料,封装至少一个半导体裸芯;电磁干扰(EMI)屏蔽层,至少部分覆盖模塑料的外表面;以及导电构件,形成在基板上方,被封装在模塑料内。导电构件具有第一端以及与第一端相对的第二端,第一端接合在接地接触垫上,第二端终止在基板上方的模塑料的表面上的电磁干扰屏蔽层。
[0008]在实施例中,导电构件包括至少一个导电引线,导电引线的第一端引线键合在接地接触垫上并且导电引线的第二端电性地和物理地接触电磁干扰屏蔽层。导电引线具有弧形。导电构件包括多于一个的导电引线,多个导电引线的每一个的各自第二端接触电磁干扰屏蔽层。
[0009]或者,导电构件包括至少一个导电条,导电条的第一端的部分接合在接地接触垫上和导电条的第二端电地和物理地接触电磁干扰屏蔽层。导电条具有“C”形或者“S”形。
[0010]在实施例中,导电构件包括银合金、金、铝或者铜。EMI屏蔽层是连续层或者网格。EMI屏蔽层包括银合金、铜或者金。
[0011]在实施例中,接地接触垫位于基板的角部。该基板还包括在基板的表面下方的接地导电间层,该接地导电间层电连接至接地接触垫,以及电磁干扰屏蔽层电性地和物理地接触接地导电间层。
[0012]在本技术的一个方面,公开了制造采用基板带的半导体装置的方法。基板带具有包括第一基板和与第一基板相邻的第二基板,第一基板具有在第一基板的表面上的第一接地接触垫,第二基板具有在第二基板的表面上的第二接地接触垫。第一接地接触垫与第二接地接触垫相邻。该方法包括:布置导电构件,桥接在第一基板上方和第二基板上方,导电构件的第一端接合至该第一接地接触垫以及导电构件的第二端接合至第二接地接触垫;封装第一半导体裸芯、第二半导体裸芯和导电构件在模塑料内;在第一基板和第二基板之间形成凹槽,从而分离导电构件并且暴露在模塑料中的凹槽的侧壁上的导电构件的两个平滑端;将电磁干扰(EMI)屏蔽层至少施加在包括凹槽的侧壁的模塑料的被暴露的表面上,从而物理地和电地接触导电构件的两个平滑端;以及通过形成从该凹槽延伸的开槽,完全分离第一基板和第二基板。
[0013]在实施例中,使用具有第一宽度的第一切割工具形成凹槽;以及使用具有小于第一宽度的第二宽度的第二切割工具完全分离第一基板和第二基板。
[0014]在实施例中,导电构件包括至少一个导电引线。该方法还包括在布置导电引线之前,在第一基板的表面上布置至少一个第一半导体裸芯,以及在第二基板的表面上布置至少一个第二半导体裸芯。导电引线在用于电连接第一半导体裸芯和第一基板以及电连接第二半导体裸芯和第二基板的同一引线键合工艺中布置。或者,导电构件包括导电条,且在布置第一半导体裸芯和第二半导体裸芯之前,以表面安装技术(SMT)工艺布置该导电条。通过溅射或者镀层工艺施加该电磁干扰屏蔽层。
【附图说明】
[0015]图1A和图1B是常规半导体装置的示意侧视图。
[0016]图2是具有EMI屏蔽层的常规半导体装置的制造方法的流程图。
[0017]图3A至图3G是在图2示出的制造方法的不同步骤的半导体装置的示意侧视图。
[0018]图4是根据本技术的一个实施例的具有EMI屏蔽层的半导体装置的制造方法的流程图。
[0019]图5A至图5H是在图4示出的制造方法的不同步骤的半导体装置的示意侧视图。
[0020]图6A至图6C是在图中示出的步骤的半导体装置的三个实施例的示意侧视图。
[0021]图7A和图7B是在图5H中示出的步骤的半导体装置的两个实施例的放大示意侧视图。
[0022]图8A和图SB分别是根据本技术的导电条形式的导电构件的两个实施例的示意透视图。
[0023]图9A至图9H是示出使用在图4中示出的制造方法的不同步骤的图8A示出的导电条的半导体装置的示意侧视图。
[0024]图1OA和图1OB是在图9H中示出的阶段的半导体装置的两个实施例的示意放大侧视图。
[0025]图11A、图1IB和图1IC分别是根据本技术的一个实施例的半导体装置的示意平面图和两个示意侧视图。
[0026]图12A、图12B和图12C分别是根据本技术的另一个实施例的半导体装置的示意平面图和两个示意侧视图。
[0027]图13A和图13B是根据本技术的再一个实施例的半导体装置的两个示意侧视图。
[0028]图14A和图14B是根据本技术的再一个实施例的半导体装置的两个示意侧视图。
【具体实施方式】
[0029]现在将参考图4到14B描述涉及半导体装置、基板、基板带和半导体装置的制造方法的实施例。可以理解本技术可以以许多不同的形式实现且不应解释为限于本文所阐述的实施例。而是,这些实施例被提供,使得本公开将是充分和完整的,且将该技术完全传递给本领域的技术人员。本技术旨在覆盖这些实施例的替换、修改和等同物,这些实施例被包括在由所附权利要求界定的本技术的范围和精神内。另外,在本技术的所附详细说明中,阐述了许多特定的细节,以提供本技术的完整理解。然而,对于本领域技术人员而言清楚的是,本技术可以在没有这样的特定细节的情况下被实现。
[0030]在此使用术语“左”、“右”、“顶部”、“底部”、“上”、“下”、“垂直”和/或“水平”仅为了方便和例示目的,但这不意味着限制本发明的描述,因为所引用的项目可以在位置上改变。而且,如在此使用的,“一”也旨在包括单数和复数的形式,除非内容清楚地说明并非如此。术语“实质上”、“近似地”和/或“大约”意思是指定的尺度或参数可以为了给定应用而在可接受的制造容忍度中变化。在一个实施例中,可接受制造容忍度是±0.25%。
[0031]在所有的附图中,相同或者相似的构件用相同的方式标注,具有相同的后两位数字。
[0032]以下将参考图4至图1OB描述根据本技术的实施例的半导体装置的制造方法。图4是根据本技术的实施例的具有EMI屏蔽层的半导体装置的制造方法。图5A至图5H是在图4示出的制造方法的不同步骤的半导体装置的示意侧视图。
[0033]如图4所示,制造该半导体装置的方法开始于制备基板带的步骤410。例如,如图5A所示,基板带500包括第一基板510和与该第一基板510相邻的第二基板520。第一基板510和第二基板520由通常也被称为划线505的预定保留区域分隔。每个基板可包括在该基板的上表面上的至少一个接地接触垫。此处的接地接触垫是指与地电平电连接的接触垫。例如,如图5A所示,第一基板510具有在该第一基板510的上表面上的第一接地接触垫512,以及第二基板520具有在该第二基板520的上表面上的第二接地接触垫522。第一接地接触垫512的一个在位置上相邻第二接地接触垫522的一个。每个基板也可包括位于基板的上表面上的至少一个上接触垫。例如,第一基板510包括至少一个上接触垫514,以及第二基板520包括至少一个上接触垫524。基板带500和在该基板带500中的基板仅通过示例示出,并且在其他实施例中,在基板带上的各基板的构造、数量和排列可以不同。例如,如图6A至图6C的平面图所示,基板带600可包括由划线605分隔的以矩阵形式排列的多个基板610。在每个基板610中的接地接触垫612 (只标注了其中一个)位于基板610的各自的角部。在其他实施例中,在每个基板612中的接地接触垫也可位于与图6A-6C中示出的角部不同的位置,其沿着基板的周边在基板的上表面上。
[0034]回到参考图5A,基板带500可以是引线板带,例如柔性印刷电路板(FPCB),该柔性印刷电路板具有介电芯以及在上下两侧的导电图案。芯可以由各种介电材料形成,比如聚亚酰胺叠层、包括FR4和FR5的环氧树脂、胺三嗪(BT)等。在替换实施例中,该芯可以是陶瓷或者有机的。此外,基板带500还可以包括在该基板带510的上表面下方的接地导电间层530,以电性地分别相互连接第一接地垫512和第二接地垫522。
[0035]接着,在图5B所示的裸芯贴附工艺中,至少一个第一半导体裸芯516与第一基板510对准,并采用裸芯贴附膜(DAF)层515将其布置在第一基板510的表面上,裸芯贴附膜(DAF)层515将第一半导体裸芯516固定至第一基板510。类似地,至少一个第二半导体裸芯526与第二基板520对准,并采用裸芯贴附膜(DAF)层525将其布置在第二基板520的表面上,裸芯贴附膜(DAF)层525将第二半导体裸芯526固定至第二基板520。接着,在图5C示出的引线键合的工艺中,引线键合518电连接第一半导体裸芯516和第一基板510,以及引线键合528电连接第二半导体裸芯526和第二基板520。以上裸芯贴附步骤和引线键合步骤可采用本领域技术人员熟知的任意裸芯贴附技术和引线键合技术,将不进一步详细描述。
[0036]接着,在布置导电构件的步骤420中,导电构件布置为桥接在彼此相邻的第一基板和第二基板上方。导电构件的第一端接合至第一接地接触垫,且相对的第二端接合至与第一接地接触垫相邻的第二接地接触垫。如图f5D所示,该导电构件540是一段弧形导电引线,通过本领域技术人员已知的引线键合方法,其第一端接合在第一接地接触垫512上以及第二端522接合在相邻第二接地接触垫上。因此形成在各接地接触垫的引线键合可具有本领域技术人员已知的任意引线键合结构,例如球键合、缝键合(stitch bond)或者在凸块上的缝键合。导电引线540可包括金线、铝线、铜线或者银合金线。在引线键合的工艺中可调节导电引线540的弧高,以确保键合引线的良好的机械强度和稳定性,用于承受在例如模塑工艺的后续工艺中的潜在冲击。
[0037]在导电构件是图中示出的导电引线的情况下,布置导电引线的步骤440可在电连接半导体裸芯和对应基板的同一引线键合工艺中在在同一引线键合装置中执行。在此情况下,可改善该制造方法的生产量和效率。或者,在布置第一半导体裸芯516和第二半导体裸芯526之前可以执行布置导电引线。
[0038]如图6A所示,导电构件640可包括布置在沿着基板带600的行方向(图6A示出的X方向)的两个相邻基板610的两个相邻接地接触垫之间的单个导电引线。或者,如图6B所示,导电构件640可包括布置在两个相邻基板610的两个相邻接地接触垫612之间并且沿着基板带600的行方向排列的多个导电引线。导电引线620可具有如图f5D所示的弧形,其具有相同弧高或者不同弧高。或者,如图6C所示,导电构件640也可包括布置在沿着基板带600的列方向(图6A示出的y方向)的两个相邻基板610的两个相邻接地接触垫612之间的单个导电引线。导电引线640仅通过示例示出,在其他实施例中在基板带上的各自导电引线数量和排列可以不同。
[0039]接着,在模塑步骤430中,如图5E所示,布置在基板带500的表面上的包括第一半导体裸芯516、第二半导体裸芯526的半导体裸芯以及导电构件540被封装在模塑料550中。模塑步骤430可采用本领域技术人员熟知的任意模塑技术,将不进一步详细描述。
[0040]接着,在分离导电构件的步骤440中,凹槽560在沿划线505的方向上线性地形成在第一基板510和第二基板520之间的划线505的区域中。例如,基板带500可位于安装有例如金刚石锯片的第一切割工具(未示出)的封装体锯台上,该第一切割工具设置在台上方并且与划线对齐。然后降低切割工具以切入模塑料500。在切割工艺中,出于降温和清洗的目的,水流喷射到切割表面上,使得暴露的切割表面平滑干净。凹槽560的最小深度取决于导电构件540,从而切割通过导电构件540,并暴露在模塑料550中的凹槽560的侧壁上的导电构件540的两个平滑端。凹槽560的宽度约为10-50 μm。与在图3D中示出的常规单片化步骤不同,图5F中的凹槽560只延伸到基板带500的上表面,而没有完全分开第一基板510和第二基板520。这样,基板带500仍保持结构完整性,使得后续的EMI涂布工艺可在基板带级别而不是单独封装体级别执行,凹槽560的深度可与图5F中示出的深度不同。例如,在其他实施例中,凹槽560还可延伸到在基板带500的上表面下方的导电间层530层级。只要导电构件540可以被分离,凹槽560也可以具有小于图5F中示出的深度。
[0041]接着,在EMI涂布的步骤450中,如图5H所示,通过例如溅射或者镀层工艺,电磁干扰(EMI)屏蔽层570被至少施加在包括凹槽560的侧壁的模塑料550的被暴露的表面上,从而物理地和电性地接触导电构件540的两个平滑端。例如,基板带500被放置在处理室中,然后由铜制成、厚度大约为2-5 μπι的EMI屏蔽层570由溅射工艺施加,在模塑料500的表面上产生平滑并且牢固的EMI屏蔽。这样,EMI屏蔽层570经由导电构件540电连接至接地接触垫512和522,从而接地用于设置EMI屏蔽。电磁干扰(EMI)屏蔽层570可由其他导电材料制成,例如银合金、金、铜或者铝。由于在分离工艺后导电构件540的平滑端的被暴露的表面是平滑干净的,后续施加的EMI屏蔽层570与导电构件540有良好的欧姆接触。电磁干扰(EMI)屏蔽层570可具有各种构造,例如覆盖模塑料的整个外表面的连续层或者网格。
[0042]最后,在单片化步骤460,如图5H所示,第一基板510和第二基板520通过形成开槽580而完全分离,以单片化具有EMI屏蔽层570的半导体装置。如图7A和图7B的放大视图所示,开槽780形成在在第一基板710和第二基板720之间。例如,基板带500安装在分离导电构件的先前步骤440中使用的相同的封装体锯台上。该封装体锯台安装有第二切割工具(未示出),根据步骤440的对齐设置,在凹槽760处与在第一基板710和第二基板720之间的划线对齐,使得开槽780与凹槽760对齐,并且从开槽760的底部延伸。用于形成开槽780的第二切割工具的宽度小于用于形成凹槽760的第一切割工具的宽度,使得开槽780的宽度小于凹槽760的宽度。在此情况下,在切割工艺中,第二切割工具不会接触和损伤沉积在凹槽760的侧壁上的EMI屏蔽层770。在基板带薄的情况下,例如基板带的厚度约为100 μπι或者130 μπι的情况下,凹槽760只延伸到如图7Α所示的基板带的表面,以保持基板带的机械强度,以便于处理。这样,EMI屏蔽层770仅经由导电构件740接地。作为对照,如图7Β所示,在基板带厚的情况下,例如基板带的厚度约为170 μ m或者210 μ m或者以上的情况下,凹槽760可进一步延伸到基板带的表面下方的接地间层730的层级(例如,在基板带的表面下方70 μπι的深度)。EMI屏蔽层770同时经由导电构件740和接地间层730接地,进一步改善EMI屏蔽的可靠性。
[0043]根据本技术的一个实施例,EMI屏蔽层可以在单片化之前在基板带级别施加。为保持基板带的结构完整性,仅部分切割基板带,以形成在相邻基板之间的凹槽。然而,由于基板带的厚度的日益减小,很难控制凹槽延伸到基板带的上表面下方的接地导电间层的深度使得后续施加的EMI屏蔽层可能接触暴露的接地导电间层,而且维持基板带的机械强度。在此情况下,导电构件形成在基板上方,其第一端接合在基板的表面上的接地接触垫上,且其相对的第二端抬起来并且接触EMI屏蔽层。这样,EMI屏蔽层可经由导电构件可靠地接地。
[0044]在以上实施例中,导电构件可包括至少一个导电引线。本技术不限于此。例如,导电构件可以是导电条,例如在表面安装技术(SMT)工艺中使用的铜分流器或者铜跨接器。图8Α和图8Β是该导电条的两个实施例的示意透视图。两个导电条均具有弯曲结构,导电条的第一部分801在第一端,导电条的第二部分802在第二端,以及导电条的第三部分803在第一端801和第二端802之间且在第一端801和第二端802上方。导电条具有矩形的截面形状。导电条可由与铜不同的其他导电材料制成,例如银合金或金。导电条仅以示例方式示出,在其他实施例中导电条的构造可以不同。
[0045]图9Α至图9Η是示出使用图8Α示出的导电条的半导体装置的在图4中示出的制造方法的不同步骤的示意侧视图。图9Α至图9Η示出的实施例基本与图5Α至图5Η示出的实施例相同,除了导电构件的构造和布置导电构件的时机之外。因此,仅将进一步描述关于导电构件的不同,而此处不再重复实施例的其他方面。
[0046]如图9Β所示,在布置导电构件的步骤中,在图8Α中示出的导电条940布置为桥接在彼此相邻的第一基板910和第二基板920上方。导电构件940在第一端的第一部分接合在第一接地接触垫912上,在相对的第二端的第二部分接合在与第一接地接触垫912相邻的第二接地接触垫922上,以及第三部分横跨在第一基板910和第二基板920之间且在第一基板910和第二基板920上方。如图9C和图9D所示,布置导电条940的步骤先于裸芯贴附步骤和引线键合工艺,典型地以表面安装技术(SMT)工艺执行。例如,通过在表面安装技术(SMT)工艺中经常被称为“贴片机”的拾起和放置机器,导电条940放置为使得第一部分941在第一接地接触垫912上且第二部分942在第二接地接触垫922上。由于在SMT工艺中,导电条940对基板带有很大的冲击,先于如图9C和图9D所示的裸芯贴附步骤和引线键合工艺执行布置导电条940的步骤,从而避免布置导电条940对于在带上已有部件的负面影响。各接地垫可涂布有例如银合金的焊料,以及导电条940经由后续回流工艺接合到接地垫上。可以通过例如用导电粘贴剂粘贴的本领域技术人员已知的任意其他接合工艺执行接合,将不进一步详细描述。
[0047]如图9F所示,在模塑工艺后,凹槽960形成在第一基板960和第二基板902之间,以分离模塑料950中的导电构件940和暴露凹槽960的侧壁上的导电构件940的两个平滑端。与在前的实施例中的具有小的圆形截面形状的导电引线相比,本实施例中的导电条具有矩形截面形状,其暴露在凹槽960的侧壁上的接触区域更大。由此,在图9G示出的后续的EMI涂布步骤中,HMI屏蔽层970具有与导电构件940更大的接触区域,因此实现更可靠的接地作用。
[0048]如图1OA和1B的放大视图所示,通过例如使用宽度小于用于形成凹槽1060的第一切割工具的宽度的第二切割工具(未示出),开槽1080形成在第一基板1010和第二基板1020之间,从凹槽1060延伸。在此情况下,在单片化步骤中,第二切割工具不会接触和损伤沉积在凹槽1060的侧壁上的EMI屏蔽层1070。在基板带薄的情况下,例如厚度为100 μπι或者130 μπι的情况下,凹槽1060只延伸到如图1OA所示的基板带的表面,以保持基板带的机械强度,以便于处理。这样,EMI屏蔽层1070仅经由导电构件1040接地。作为对照,如图1OB所示,在基板带厚的情况下,例如厚度为170 μ m或者210 μ m或者以上的情况下,凹槽1060可进一步延伸到基板带的表面下方的接地间层1030的层级。EMI屏蔽层1070同时经由导电构件1040和接地间层1030接地,进一步改善EMI屏蔽的可靠性。
[0049]将参考图1lA至图14B进一步描述根据本技术的用以上方法制造的半导体装置的实施例。应注意,出于清楚的目的,模塑材料和EMI屏蔽层未示出在图1lB和图12B的平面图中。
[0050]图1lA是根据本技术的实施例的半导体装置的示意平面图,以及图1lB和图1lC分别是从图1lA中示出的y和X方向获取的示意侧视图。如图1lA至图1lC所示,半导体装置包括基板1110 ;至少一个半导体裸芯1116,例如存储器裸芯或者控制器裸芯,布置在基板1110的上表面上;模塑料1150,封装至少一个半导体裸芯1116 ;和电磁干扰(EMI)屏蔽层1170,至少部分覆盖模塑料1150的外表面。基板1110包括至少一个接地垫1114,位于例如在基板1110的表面上的角部。半导体装置还包括至少一个导电构件,形成在基板1110上方,被封装在模塑料1150内。导电构件1140具有第一端和第二端,该第一端接合在接地接触垫1112上,该第二端终止在基板1110上方的模塑料1150的侧表面上的EMI屏蔽层1170。应注意,EMI屏蔽层1170未示出在图1lC中,以清晰地示出在模塑料1150的侧表面上的导电构件的第二端。如图1lB所示,导电构件1140是具有弧形的单条导电引线。半导体装置可包括布置在各接地接触垫1112上的多于一个的导电构件1140。接地接触垫1112和导电构件1140的数量和排列仅以示例的方式示出,在其他实施例中可以修改。
[0051 ] 半导体装置也可包括引线键合1118,用于电连接半导体裸芯1116、基板1110和布置在基板1110上的无源装置(未示出)。
[0052]半导体装置还可包括在基板1110的表面下方的接地导电间层1130。该接地导电间层1130电连接至接地接触垫1112。EMI屏蔽层1170电性地和物理地接触在基板1110的侧表面上的接地导电间层1130。或者,EMI屏蔽层1170可仅形成在模塑料1150的外表面上,而不延伸到基板表面下方。EMI屏蔽层1170可具有各种构造,例如覆盖模塑料1150的整个外表面的连续层或者网格。
[0053]在图1lA至图1lC中示出的导电构件是单一导电引线。或者,导电构件可包括多条导电引线。如图12A至图12C所示,导电构件1240包括多个导电引线,在该示例中包括三条导电引线。每条导电引线的第一端接合在接地接触垫1212上,第二端接触EMI屏蔽层1240。导电引线的第二端在模塑料1259的侧表面上可延伸到相同的高度,或者如图12A和图12C所示,在模塑料1259的侧表面上可延伸到不同的高度。由于多于一个的键合引线暴露在模塑料1250的侧表面上,EMI屏蔽层1270具有与导电构件1240较大的接触区域,从而实现更可靠的接地作用。
[0054]图13A至图14B是使用图8A和8B示出的导电条的根据本技术的实施例的两个半导体装置的示意侧视图。根据图13A至14B示出的实施例的半导体装置基本与图1lA至12B示出的相同,除了导电构件之外。因此,仅将进一步描述关于导电构件的不同,而此处不再重复实施例的其他方面。
[0055]如图13A和13B所示,导电构件包括具有“C”形形状的至少一个导电条1340,其在第一端的第一部分接合在接地接触垫1312上,其第二端电性地和物理地接触EMI屏蔽层1370。作为对比,如图14A和14B所示,导电构件包括至少一个具有“S”形形状的导电条1440,其在第一端的第一部分接合在接地接触垫1412上,其第二端电性地和物理地接触EMI屏蔽层1470。
[0056]根据本技术,可在单片化之前在基板带级别施加EMI屏蔽层。为保持基板带的完整性,仅部分切割基板带,从而形成在相邻基板之间的凹槽。然而,由于基板带的厚度的日益减小,很难控制凹槽延伸到在基板带的上表面下方接地导电间层的深度使得后续施加的EMI屏蔽层可能接触暴露的接地导电间层,并且维持基板带的机械强度。在此情况下,半导体装置还包括导电构件,其第一端接合在基板的表面上的接地接触垫上,相对的第二端在基板上方抬起来并且接触EMI屏蔽层。这样,EMI屏蔽层可经由导电构件可靠地接地。
[0057]本发明的前述详细描述是为了例示和描述的目的。不旨在穷举或限制本发明到所公开的精确的形式。在上述教导下,许多修改和变化是可能的。选择所描述的实施例以便最佳地说明本技术的原理和其实际的应用,从而使得本领域技术人员能够在各种实施例中且通过适合于所构思的具体用途的各种修改地最佳地使用本技术。本发明的范围旨在由所附权利要求所限定。
【主权项】
1.一种半导体装置,包括: 基板,包括在该基板的表面上的至少一个接地接触垫; 至少一个半导体裸芯,在该基板的表面上; 模塑料,封装该至少一个半导体裸芯; 电磁干扰(EMI)屏蔽层,至少部分覆盖该模塑料的外表面;以及导电构件,形成在该基板上方,被封装在该模塑料内,并且具有第一端以及与该第一端相对的第二端,该第一端接合在该接地接触垫上,该第二端终止在该基板上方的模塑料的表面上的该电磁干扰屏蔽层。2.如权利要求1所述的半导体装置,其中该导电构件包括至少一个导电引线,该导电引线的第一端引线键合在该接地接触垫上并且该导电引线的第二端电性地和物理地接触该电磁干扰屏蔽层。3.如权利要求2所述的半导体装置,其中该导电引线具有弧形。4.如权利要求3所述的半导体装置,其中该导电构件包括多于一个的导电引线,该多个导电引线的每一个的各自第二端接触该电磁干扰屏蔽层。5.如权利要求1所述的半导体装置,其中该导电构件包括至少一个导电条,该导电条的第一端的部分接合在该接地接触垫上,且该导电条的第二端电地和物理地接触该电磁干扰屏蔽层。6.如权利要求5所述的半导体装置,其中该导电条具有“C”形或者“S”形。7.如权利要求1所述的半导体装置,其中该导电构件包括银合金、金、铝或者铜。8.如权利要求1所述的半导体装置,其中该接地接触垫位于该基板的角部。9.如权利要求1所述的半导体装置,其中该基板还包括在该基板的表面下方的接地导电间层,该接地导电间层电连接至该接地接触垫,以及该电磁干扰屏蔽层电性地和物理地接触该接地导电间层。10.如权利要求1所述的半导体装置,其中该电磁干扰屏蔽层是连续层或者网格。11.如权利要求1所述的半导体装置,其中该电磁干扰屏蔽层包括银合金、铜或者金。12.一种采用基板带制备半导体装置的方法,该基板带具有包括第一基板和与该第一基板相邻的第二基板,该第一基板具有在该第一基板的表面上的第一接地接触垫,该第二基板具有在该第二基板的表面上的第二接地接触垫,该第一接地接触垫与该第二接地接触垫相邻,该方法包括: 布置导电构件,桥接在该第一基板上方和第二基板上方,该导电构件的第一端接合至该第一接地接触垫以及该导电构件的第二端接合至该第二接地接触垫; 封装该第一半导体裸芯、该第二半导体裸芯和该导电构件在模塑料内; 在该第一基板和该第二基板之间形成凹槽,从而分离该导电构件并且暴露在该模塑料中的凹槽的侧壁上的导电构件的两个平滑端; 将电磁干扰(EMI)屏蔽层至少施加在包括该凹槽的侧壁的模塑料的被暴露的表面上,从而物理地和电地接触该导电构件的两个平滑端;以及 通过形成从该凹槽延伸的开槽,完全分离该第一基板和该第二基板。13.如权利要求12所述的方法,其中该导电构件包括至少一个导电引线,该导电引线具有在该第一基板和第二基板上方的弧形。14.如权利要求13所述的方法,还包括在布置该导电引线之前,在该第一基板的表面上布置至少一个第一半导体裸芯,以及在该第二基板的表面上布置至少一个第二半导体裸芯,其中该导电引线在用于电连接该第一半导体裸芯和该第一基板以及电连接该第二半导体裸芯和该第二基板的同一引线键合工艺中布置。15.如权利要求12所述的方法,其中该导电构件包括至少一个导电条,该导电条具有在其第一端的第一部分、在其第二端的第二部分以及在第一部分和第二部分之间的第三部分,该第一部分接合在该第一接地接触垫上,该第二部分接合在该第二接地接触垫上,该第三部分在该第一基板和第二基板上方。16.如权利要求15所述的方法,还包括在该第一基板的表面上布置至少一个第一半导体裸芯,以及在该第二基板的表面上布置至少一个第二半导体裸芯,其中在布置该第一半导体裸芯和该第二半导体裸芯之前,以表面安装技术(SMT)工艺布置该导电条。17.如权利要求12所述的方法,其中该导电构件包括银合金、金、铝或者铜。18.如权利要求12所述的方法,其中该第一接地接触垫位于该第一基板的角部,以及该第二接地接触垫位于该第二基板角部。19.如权利要求12所述的方法,其中使用具有第一宽度的第一切割工具形成该凹槽;以及使用具有小于该第一宽度的第二宽度的第二切割工具完全分离该第一基板和该第二基板。20.如权利要求12所述的方法,其中该导电条还包括在该第一基板和第二基板下方并且电连接至该第一接地接触垫和第二接地接触垫的接地导电间层, 该凹槽延伸到该接地导电间层;以及 该施加的电磁干扰屏蔽层电地和物理地接触该接地导电间层。21.如权利要求12所述的方法,其中通过溅射或者镀层工艺施加该电磁干扰屏蔽层。
【文档编号】H01L23/552GK105990317SQ201510088691
【公开日】2016年10月5日
【申请日】2015年2月25日
【发明人】陈昌恩, 莫金理, 徐辉, S.厄帕德海尤拉, 严俊荣, 邱进添, 郑永康
【申请人】晟碟信息科技(上海)有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1