集成电路和用于制造在集成电路内的至少一个晶体管的方法
【专利摘要】一种集成电路包括用于第一晶体管的第一区和用于第二晶体管的第二区。晶体管由包括在掩埋绝缘层上的半导体膜的绝缘体上硅型的衬底支撑，所述掩埋绝缘层在载体衬底上。在第二区中，半导体膜已经被去除。在第二区中的第二晶体管包括置于所述载体衬底上的、由掩埋绝缘层的一部分形成的栅极电介质区域。第一区中的第一晶体管包括由半导体膜上的电介质层形成的栅极电介质区域。
【专利说明】集成电路和用于制造在集成电路内的至少一个晶体管的方法
[0001]相关申请的交叉引用
[0002]本申请要求2015年3月18日提交的法国专利申请N0.1552244的优先权，其公开内容通过引用并入本文。
技术领域
[0003]本发明涉及集成电路，并且更具体地涉及从绝缘体上硅(SOI)并且更具体地从完全耗尽绝缘体上硅(FDSOI)型衬底制造能够保持高电压(例如2至5伏特或者更多)的晶体管，其中这些示例不是限制性的。
【背景技术】
[0004]绝缘体上硅型的衬底包括位于掩埋绝缘层(通常由首字母缩略词“BOX”(用于掩埋氧化物)指定)上的例如由硅或硅合金(例如，硅锗合金)制成的半导体膜，BOX自己在载体衬底(例如，半导体阱)上。
[0005]在完全耗尽SOI(FDS0I)技术中，半导体膜被完全耗尽，即，它由本征半导体组成。其厚度通常约若干纳米，例如7纳米。此外，掩埋绝缘层本身通常具有约二十纳米的小的厚度。
[0006]由于半导体膜的小的厚度，晶体管的源极和漏极区域包括相对于半导体膜抬升的部分，以便确保在这些区域与晶体管的沟道区域之间的充足的电连接。
[0007]通常通过外延获得这类抬升源极和漏极区域(本领域中通常由首字母缩略词“RSD”指定:用于抬升源极和漏极)。
[0008]此外，制造通常能够承受约多个伏特的高电压的晶体管，诸如例如延伸漏极MOS晶体管(本领域中已知为首字母缩略词“DRift M0S”)，需要形成厚的栅极氧化物。
[0009]然而，由于半导体膜的小的厚度，这证明，在soi上并且特别是在rosoi型衬底上进行实现是复杂的。
[0010]具体地，半导体膜将在制造这些厚氧化物期间被部分地消耗。此外，因为需要维持半导体膜的初始厚度(例如，7纳米)，那么需要以较厚的半导体膜开始，由于半导体膜的预期消耗，该半导体膜的厚度必须被调整以获得精细的所述初始厚度。
【发明内容】
[0011]根据一种实施方法，提出从绝缘体上硅型的衬底制造具有厚栅极氧化物的晶体管而不增加半导体膜的初始厚度。
[0012]此外，就这点而言，有利地提出了使用绝缘体上硅型的衬底的掩埋绝缘层(BOX)的至少一部分来形成晶体管的栅极电介质区域的至少一部分，例如MOS晶体管或者甚至具有双栅极(浮置栅极和控制栅极)的晶体管，诸如合并在FLASH和EEPROM型存储器单元中的晶体管的类型。
[0013]根据一个方面，提供了一种集成电路，包括:在第一区中，绝缘体上硅型的衬底，其包括位于掩埋绝缘层上的半导体膜，掩埋绝缘层本身位于载体衬底上；以及，在已经去除所述半导体膜的第二区中，至少一个晶体管，其包括置于载体衬底上的栅极电介质区域并且包括所述掩埋绝缘层的一部分。
[0014]因此，掩埋绝缘层的氧化物的至少一部分作为栅极电介质的使用使得可以容易地调整栅极电介质区域的厚度，以便允许制造高电压晶体管，而不消耗在其中和其上可选地制造其他MOS晶体管的半导体膜。
[0015]根据一个实施例，集成电路还包括在所述第一区中的至少一个第一晶体管，所述至少一个晶体管具有置于所述半导体膜上并且比位于所述第二区中的所述至少一个晶体管的栅极电介质区域更薄的第一栅极电介质区域。
[0016]掩埋绝缘层的氧化物的至少一部分作为栅极电介质使用使得可以容易地调整栅极电介质区域的厚度，以便允许制造具有不同厚度的栅极氧化物的晶体管。
[0017]虽然在理论上可以使用任意厚度的掩埋绝缘层作为栅极氧化物，但是掩埋层的所述一部分的厚度通常小于绝缘体上硅型的衬底的掩埋绝缘层的厚度。
[0018]根据一个实施例，第一栅极电介质区域包括第一电介质材料的至少一层，并且位于所述第二区中的所述至少一个晶体管的栅极电介质区域包括在掩埋绝缘层的所述一部分上的所述第一电介质材料的至少一层。
[0019]第一电介质材料可以包括高相对介电常数的材料(高K材料)，例如，其具有高于或等于15的相对介电常数K。
[0020]这种电介质可以例如从由Hf02、Zr02、Al203、AlN、TiN、Ti02形成的组中选择。
[0021]根据一个实施例，集成电路可以在所述第二区中包括多个晶体管，其栅极电介质区域包括具有不同厚度的掩埋绝缘层的相应部分。
[0022]根据一个实施例，位于所述第二区中的所述至少一个晶体管是双栅极晶体管，包括浮置栅极第一区域和控制栅极第二区域，浮置栅极第一区域通过所述掩埋绝缘层的所述至少一部分置于载体衬底上，而控制栅极第二区域通过另一栅极电介质区域置于所述浮置栅极第一区域上。
[0023]根据另一方面，提供了一种用于制造在集成电路内的至少一个晶体管的工艺，所述集成电路在第一区中包括绝缘体上硅型的衬底，其包括在掩埋绝缘层上的半导体膜，掩埋绝缘层在载体衬底上，在集成电路的一个区中，该工艺包括，在集成电路的第二区中，去除所述半导体膜并且在载体衬底中和上制造至少一个晶体管，所述至少一个晶体管的栅极电介质区域置于所述载体衬底上并且包括所述掩埋绝缘层的一部分。
[0024]根据一种实施方法，该工艺还包括在所述第一区中制造在半导体膜中和上的至少一个第一晶体管并且处理置于所述半导体膜上且比位于所述第二区中的所述至少一个晶体管的栅极电介质区域更薄的第一栅极电介质区域。
[0025]根据一种实施方法，制造所述晶体管包括:在所述第一区中，对绝缘体上硅型的衬底进行掩模;在所述第二区中，刻蚀绝缘体上硅型的衬底，以便至少去除半导体膜并且留下所述掩埋绝缘层的至少一部分;在因此获得的结构上，形成包括至少一层电介质材料和至少一层栅极材料的多层;刻蚀所述多层，以便在所述第一区中针对所述至少一个第一晶体管形成置于所述半导体膜上的第一绝缘栅极区域，并且在所述第二区中针对所述至少一个晶体管形成置于掩埋绝缘层的所述至少一部分上的第二绝缘栅极区域;在所述第一栅极区域的侧翼上形成第一绝缘横向区域;在所述第二栅极区域的侧翼上形成第二绝缘横向区域;以及，刻蚀位于所述第二绝缘横向区域外部的掩埋绝缘层的所述至少一部分。
【附图说明】
[0026]在检查了对实施方法和实施例的完全非限制性方法的详细描述以及附图之后，本发明的其它特征和优点将变得显而易见，其中:
[0027]图1至图8示意性地图示了本发明的实施方法和实施例。
【具体实施方式】
[0028]在图1中，基准IC指代一种集成电路，在第一区Zl中，该集成电路包括完全耗尽绝缘体上硅(FDSOI)衬底，其包括在掩埋绝缘层2(B0X)(例如具有25纳米的厚度)上的半导体膜3(例如具有7纳米的厚度)，掩埋绝缘层2本身由载体衬底I支撑，载体衬底I可以例如是半导体阱。
[0029]第一 MOS晶体管Tl例如以28纳米CMOS技术节点在半导体膜3中和上制造，并且通过隔离区域RIS与集成电路的其它部件隔离，隔离区域RIS例如包括浅沟槽隔离(STI)和深沟槽隔离(DTI)。
[0030]晶体管Tl包括通过第一栅极电介质区域0X1与半导体膜3绝缘的第一栅极区域RGl，第一栅极电介质区域0X1在这里包括高相对介电常数K(通常高于15)的电介质材料的层。通过指示的方式，层0X1的厚度是约4纳米。
[0031 ]栅极区域RGl的侧翼为绝缘横向区域ESPl，在本领域中通常称为“间隔体”。
[0032]晶体管Tl还包括源极S和漏极D区域，包括通常通过外延获得的抬升部分。
[0033]在载体衬底I中和上制造的第二MOS晶体管T2位于集成电路IC的第二区Z2中。
[0034]更确切地，晶体管T2包括通过第二栅极电介质区域与载体衬底I绝缘的第二栅极区域RG2，第二栅极电介质区域在这里包括电介质层0X1和掩埋绝缘层2的一部分200。因此，晶体管T2的第二栅极电介质区域的厚度大于晶体管Tl的栅极电介质0X1的第一区域的厚度。
[0035]通常，为了制造能够承受3至5伏特的电压的晶体管，第二栅极电介质区域的总厚度约8纳米，其中层200的厚度约4纳米。
[0036]常规地，第二晶体管T2还包括在栅极区域RG2的侧翼上制造的间隔体ESP2以及在载体衬底I中注入的源极S和漏极D区域。
[0037]FDSOI衬底的掩埋绝缘层2的剩余部分因此允许非常简单地并且在不消耗半导体膜3的情况下制造具有厚栅极电介质区域的晶体管T2。
[0038]此外，如图2所示，还可以在区Z2上制造具有不同厚度的栅极电介质区域的多个晶体管T2、T3，所述栅极电介质区域通常利用具有不同厚度的掩埋绝缘层的剩余部分获得。
[0039]因此，如图2所示，晶体管Τ3具有栅极电介质区域，其包括具有大于晶体管Τ2的栅极电介质区域的一部分200的厚度的掩埋绝缘层部分201。
[0040]现在更确切地参考图3至图7，以便图示根据本发明的工艺的一种实施方法。
[0041]在图3中，工艺开始于绝缘体上硅衬底，其包括由掩埋绝缘层2(Β0Χ)支撑的半导体膜3，掩埋绝缘层2本身由载体衬底I支撑。
[0042]在这里，集成电路的区Zl和Z2以本身已知的常规方式已经被隔离区域RIS界定。
[0043]此外，常规情况下，半导体膜3由本领域中通常称为“PAD0X”的钝化层4所覆盖，钝化层4旨在在先前操作(例如，阱注入)期间保护半导体膜3的表面。
[0044]接着，第一区Zl由抗蚀剂掩模50保护，然后在集成电路的区Z2中执行刻蚀GVl，以便去除位于区Z2中的下面的钝化层4和半导体膜3，而留下掩埋绝缘层2的剩余部分20(在实施例中，其厚度小于例如在区Zl中的BOX 2的厚度)。
[0045]在去除在区Zl中的掩模50和钝化层4之后，获得图4中所图示的结构。
[0046]接着，以本身已知的常规方式，沉积栅极电介质材料(例如，高相对介电常数的材料)的至少一层4，并且然后沉积栅极材料(例如，多晶硅和/金属)的层5，其中这些示例不是限制性的(图5)。
[0047]接着，如图6所示，使用本身已知的常规刻蚀GV2来图案化栅极区域RGl和RG2以及栅极电介质0X1，从而限定栅极堆叠。
[0048]接着，以本身已知的常规方式在栅极堆叠的每一侧上形成绝缘横向区域ESPl和ESP2，并且使用刻蚀GV3去除掩埋绝缘层的剩余部分20的位于间隔体ESP2的外部的那部分，以便形成掩埋绝缘层部分200。
[0049]就区Z2的晶体管的源极和漏极区域的制造而言，多个变形是可能的。
[0050]根据第一变形，源极和漏极区域通过同时外延来制造，从而制造区Zl的晶体管的抬升的源极区域和漏极区域，这意味着区Z2的晶体管的源极和漏极区域也被抬升。
[0051]既然如此，特别是当区Z2的晶体管是高电压晶体管时，抬升源极和漏极区域的存在在大部分情况下是不需要的，这是因为在栅极区域与这些抬升源极和漏极区域之间的绝缘间隔体ESP2的击穿的风险，这具有限制器件的电压承受能力的风险。
[0052]因此，根据第二变形，在刻蚀掩埋绝缘层的所述剩余部分20之前，通过外延制造区Zl的晶体管的抬升源极和漏极区域。具体地，随后覆盖了区Z2中的整个载体衬底的该剩余掩埋绝缘层部分阻挡了区Z2中的源极和漏极区域的生长。
[0053]接着，在区Zl中形成抬升源极和漏极区域之后，使用刻蚀GV3去除掩埋绝缘层的剩余部分20的位于间隔体ESP2外部的那部分，从而形成掩埋绝缘层部分200，并且然后在载体衬底I中注入源极和漏极区域。
[0054]作为变形，还可以通过调整注入能量而穿过掩埋绝缘层的剩余部分20位于间隔体ESP2外部的那部分来注入源极和漏极区域。因此，并不绝对地需要在注入之前刻蚀GV3源极和漏极区域。
[0055]本发明不限于已经描述的实施方法和实施例而是包含其任何变形。
[0056]因此，如图8所示，可以在集成电路的区Z2中制造包括浮置栅极的晶体管T4，诸如在诸如FLASH或EEPROM单元之类的非易失性存储器单元中所使用的那些。
[0057]更确切地，如图8所示，存储器单元的晶体管T4包括通过作为掩埋绝缘层2的剩余部分的第一栅极氧化物204与载体衬底I分离的浮置栅极FG。
[0058]此外，晶体管T4包括通过电介质区域RDl(例如，氧化物_氮化物_氧化物多层)与浮置栅极FG分离的控制栅极CG。
[0059 ]两个栅极和电介质区域RDl和204的侧翼为横向间隔体ESP4。
[0060]使用通过刻蚀获得的掩埋绝缘层的剩余层使得可以精确且简单地调整栅极氧化物204的厚度，而不具有消耗半导体膜3的风险，例如以便获得约12纳米的厚度，该厚度非常适于使用Fowler Nordheim效应进行檫除。
【主权项】
1.一种集成电路，包括: 第一区，包括绝缘体上娃型的衬底，所述绝缘体上娃型的衬底包括在掩埋绝缘层上的半导体膜，所述掩埋绝缘层在载体衬底上； 第二区，包括所述载体衬底和所述掩埋绝缘层但是不存在所述半导体膜； 第一晶体管，在所述第二区中，包括置于所述载体衬底上并且由所述掩埋绝缘层的一部分形成的第一栅极电介质区域。2.根据权利要求1所述的集成电路，进一步包括在所述第一区中的第二晶体管，所述第二晶体管包括置于所述半导体膜上的第二栅极电介质区域，所述第二栅极电介质区域比所述第一栅极电介质区域更薄。3.根据权利要求1所述的集成电路，其中所述掩埋绝缘层的所述一部分的厚度比所述绝缘体上硅型的衬底的所述掩埋绝缘层的厚度更薄。4.根据权利要求2所述的集成电路，其中所述第二栅极电介质区域由至少一层第一电介质材料形成，并且其中所述第一晶体管进一步包括位于所述掩埋绝缘层的所述一部分上的所述至少一层第一电介质。5.根据权利要求4所述的集成电路，其中所述第一电介质材料是高相对介电常数的材料。6.根据权利要求1所述的集成电路，进一步包括:在所述第二区中，具有置于所述载体衬底上并且由所述掩埋绝缘层的另一部分形成的第二栅极电介质区域的第二晶体管，用于所述第一晶体管的所述掩埋绝缘层的所述一部分和用于所述第二晶体管的所述掩埋绝缘层的所述另一部分具有不同的厚度。7.根据权利要求1所述的集成电路，其中位于所述第二区中的所述第一晶体管是双栅极晶体管，包括: 通过所述掩埋绝缘层的所述一部分与所述载体衬底分离的浮置栅极第一区域；以及 通过栅极电介质区域与所述浮置栅极第一区域分离的控制栅极第二区域。8.—种用于制造在集成电路内的至少一个晶体管的方法，所述集成电路在第一区中包括绝缘体上硅型的衬底，所述绝缘体上硅型的衬底包括在掩埋绝缘层上的半导体膜，所述掩埋绝缘层在载体衬底上，所述方法包括: 在所述集成电路的第二区中，去除所述半导体膜并且在所述载体衬底中和在所述载体衬底上制造至少一个晶体管，所述至少一个晶体管具有置于所述载体衬底上并且包括所述掩埋绝缘层的一部分(200)的栅极电介质区域。9.根据权利要求8所述的方法，进一步包括在所述第一区中制造在所述半导体膜中和在所述半导体膜上的至少一个附加晶体管，所述至少一个附加晶体管具有置于所述半导体膜上的第一栅极电介质区域，其中所述第一栅极电介质区域比位于所述第二区中的所述至少一个晶体管的所述栅极电介质区域更薄。10.根据权利要求9所述的方法，其中制造所述至少一个晶体管和所述至少一个附加晶体管包括: 在所述第一区中，对所述绝缘体上硅型的衬底进行掩模； 在所述第二区中，刻蚀所述绝缘体上硅型的衬底，以便至少去除所述半导体膜并且留下所述掩埋绝缘层的至少一部分； 在因此获得的结构上，形成包括至少一层电介质材料和至少一层栅极材料的多层；刻蚀所述多层，以便在所述第一区中针对所述至少一个附加晶体管形成置于所述半导体膜上的第一绝缘栅极区域，并且在所述第二区中针对所述至少一个晶体管形成置于所述掩埋绝缘层的所述至少一部分上的第二绝缘栅极区域； 在所述第一栅极区域的侧翼上形成第一绝缘横向区域； 在所述第二栅极区域的侧翼上形成第二绝缘横向区域；以及 刻蚀位于所述第二绝缘横向区域外部的所述掩埋绝缘层的所述至少一部分。11.根据权利要求10所述的方法，其中所述电介质材料包括高相对介电常数的电介质材料。12.—种用于在绝缘体上硅型的衬底上的晶体管制造的方法，所述绝缘体上硅型的衬底包括在掩埋绝缘层上的半导体膜，所述掩埋绝缘层在载体衬底上，所述方法包括: 针对第一晶体管栅极绝缘层，在所述衬底的第一区域中使用电介质层，所述电介质层置于所述半导体膜的顶上；以及 针对第二晶体管栅极绝缘层，在所述衬底的第二区域中使用所述掩埋绝缘层的一部分，所述掩埋绝缘层的所述一部分置于所述载体衬底的顶上。13.根据权利要求12所述的方法，进一步包括: 形成源极-漏极区域作为在所述半导体膜上的抬升外延结构；以及 形成源极-漏极区域作为在所述载体衬底中的注入剂。14.根据权利要求12所述的方法，进一步包括: 在所述第一晶体管栅极绝缘层之上形成第一晶体管栅极；以及 在所述第二晶体管栅极绝缘层之上形成第二晶体管栅极。15.根据权利要求14所述的方法，进一步包括在所述第二晶体管栅极绝缘层上沉积所述电介质层，并且其中形成所述第二晶体管栅极包括在所述电介质层上形成所述第二晶体管栅极。16.根据权利要求12所述的方法，其中使用所述掩埋绝缘层的所述一部分包括对所述掩埋绝缘层进行减薄。17.根据权利要求16所述的方法，其中经减薄的掩埋绝缘层比所述电介质层厚。18.—种集成电路，包括:绝缘体上硅型的衬底，包括在掩埋绝缘层上的半导体膜，所述掩埋绝缘层在载体衬底上； 所述衬底的第一区域，包括用于第一晶体管栅极绝缘层的在所述衬底的第一区域中的电介质层，所述电介质层置于所述半导体膜的顶上； 所述衬底的第二区域，缺少所述半导体膜并且包括用于第二晶体管栅极绝缘层的所述掩埋绝缘层的一部分，所述掩埋绝缘层的所述一部分置于所述载体衬底的顶上； 用于第一晶体管的第一栅极电极，在所述第一晶体管栅极绝缘层之上；以及 用于第二晶体管的第二栅极电极，在所述第二晶体管栅极绝缘层之上。19.根据权利要求18所述的集成电路，进一步包括: 用于所述第一晶体管的源极-漏极区域，包括在所述半导体膜上的抬升外延结构；以及 用于所述第二晶体管的源极-漏极区域，包括在所述载体衬底中的注入剂。20.根据权利要求18所述的集成电路，其中所述电介质层被定位在所述第二栅极电极与所述第二晶体管栅极绝缘层之间。
【文档编号】H01L21/84GK105990374SQ201510849966
【公开日】2016年10月5日
【申请日】2015年11月27日
【发明人】D·格兰斯基, G·比达尔, S·让诺
【申请人】意法半导体(克洛尔2)公司