存储元件及其制作方法
【专利摘要】本发明公开了一种存储元件，其包括基材、第一电极层、间隙壁、存储层以及第二电极层。其中，基材具有一个凹室。第一电极层位于凹室之中，具有一个由凹室开口暴露于外的上表面。间隙壁覆盖一部分上表面，以在此上表面上定义出一接触区。存储层形成于接触区上。第二电极层，形成于存储层上，并与存储层电性接触。
【专利说明】
存储元件及其制作方法
技术领域
[0001]本发明涉及半导体元件及其制作方法，特别是一种可变电阻式存储(Resistive random-access memory，ReRAM)元件及其制作方法。【背景技术】
[0002]非易失性存储(Non-Volatile Memory，NVM)元件，具有在移除电源时亦不丢失储存于存储单元中的信息的特性。目前较被广泛使用的是属于采用电荷储存式(charge trap)的电荷储存式快闪(Charge Trap Flash，CTF)存储元件。然而，随着存储元件的集成密度增加，元件关键尺寸(critical size)和间隔(pitch)缩小，电荷储存式闪存元件面临其物理极限，而无法动作。
[0003]可变电阻式存储元件，是利用存储元件电阻的大小来作为信息储存状态的判读依据。其不论在元件密度(device density)、电力消耗、程序化/抹除速度或三维空间堆叠特性上，都优于闪存。因此，目前已成为倍受业界关注的存储元件之一。
[0004]典型的变电阻式存储元件包括一个垂直堆叠的下金属电极层/存储层/上金属电极层堆叠结构。可以实现立体交叉杆阵列结构(crossbar array configurat1n)的高密度储存。为了增加金属电极层与基材之间的结合，现有的变电阻式存储元件，一般会先在基材上形成一凹室，再在凹室底部与侧壁形成一阻挡层，例如氮化钛(TiN)阻挡层。再以金属材料，例如钨(W)，来填充此一凹室，形成下金属电极层，之后以氧化或沉积工艺在下金属电极层的顶部表面形成氧化金属层，作为存储层，再在氧化金属层上覆盖上金属电极层。
[0005]然而，通过氧化或沉积工艺所形成的存储层，不易完整地覆盖下金属电极层的顶部表面，可能会将下金属电极层的顶部表面靠近凹室侧壁的角落(包含一部分阻挡层)暴露于外。导致，后续覆盖于存储层上的上金属电极层会和下金属电极层及/或阻挡层形成电性连结，而产生漏电问题甚至造成元件失效。
[0006]因此，有必要提供一种更先进的存储元件及其制作方法，以改善现有技术所面临的问题。
【发明内容】
[0007]本发明的一个方面是提供一种存储元件，此存储元件包括:基材、第一电极层、间隙壁、存储层以及第二电极层。其中，基材具有一个凹室。第一电极层位于凹室之中，具有一个由凹室开口暴露于外的上表面。间隙壁覆盖一部分上表面，以在此上表面上定义出一接触区。存储层形成于接触区上。第二电极层，形成于存储层上，并与存储层电性接触。
[0008]本发明的另一方面是提供一种存储元件的制作方法，此存储元件的制作方法包括下述步骤:首先提供具有至少一凹室的一基材，并在凹室中形成第一电极层，使第一电极层具有一个由凹室的开口暴露于外的上表面。接着，形成间隙壁，覆盖一部分上表面，以在上表面上定义出一接触区。然后，在接触区上形成一存储层。后续，在存储层上形成第二电极层，使第二电极层与存储层电性接触。
[0009]根据上述方面，本发明旨在提供一种存储元件及其制作方法。该方法是先在基材的凹室中形成第一电极层，再形成一个间隙壁，覆盖于第一电极层的上表面，以定义出一接触区。再在接触区中形成存储层，形成第二电极层覆盖存储层。通过形成于凹室侧壁上的间隙壁来遮蔽第一电极层的上表面靠近凹室侧壁的角落，可以达到防止因存储层覆盖不完全，导致第二电极层和第一电极层或和阻挡层(若有)产生非预期的电性接触。解决现有存储元件因此而漏电造成失效的问题。【附图说明】
[0010]为了对本发明的上述实施例及其他目的、特征和优点能更明显易懂，特举数个优选实施例，并配合附图，作详细说明如下:
[0011]图1A至图1F是根据本发明的一实施例所绘制的制作可变电阻式存储元件的一系列工艺结构剖面示意图；以及
[0012]图2A至图2E是根据本发明的另一实施例所绘制的制作可变电阻式存储元件的一系列工艺结构剖面示意图。
[0013]【附图标记说明】
[0014]100:可变电阻式存储元件101:基材
[0015]101a:基础半导体层101b:绝缘层
[0016]101c:基材表面102:凹室
[0017]102a:凹室开口102b:凹室侧壁
[0018]103:阻挡层104:第一电极层
[0019]104a:第一电极层的上表面
[0020]105:第一电极层和阻挡层之间的接口
[0021]106:间隙壁107:存储层
[0022]108:第二电极层
[0023]200:可变电阻式存储元件
[0024]201:介电层202:通孔
[0025]203:阻挡层204:第一电极层
[0026]204a:第一电极层的上表面
[0027]205:第一电极层和阻挡层之间的接口
[0028]206:间隙壁207:存储层
[0029]208:第二电极层A1:接触区
[0030]A2:接触区
[0031]D1:接触区与凹室侧壁之间的距离
[0032]D2:接触区与凹室侧壁之间的距离【具体实施方式】
[0033]本发明提供一种存储元件及其制作方法，可解决现有存储元件因存储层覆盖不完全，导致产生非预期的漏电问题。为了对本发明的上述方面及其他目的、特征和优点能更明显易懂，下文特举数立体存储元件及其制作方法作为优选实施例，并配合附图作详细说明。
[0034]但必须注意的是，这些特定的实施方式与方法，并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出，仅是用以例示本发明的技术特征，并非用以限定本发明的专利保护范围。本技术领域中普通技术人员，将可根据以下的描述，在不脱离本发明的精神范围内，作等同的修饰与变化。在不同实施例与附图中， 相同的元件将以相同的附图标记加以表示。
[0035]请参照图1A至图1F，图1A至图1F是根据本发明的一实施例所绘制的制作可变电阻式存储元件100的一系列工艺结构剖面示意图。制作可变电阻式存储元件100的方法包括下述步骤:首先提供具有至少一凹室102的基材101。在本发明的一些实施例之中，基材 101可以是包括基础半导体层l〇la以及位于基础半导体层101a上的一绝缘层101b。凹室 102由位于绝缘层101b (基材101)表面101c的开口 102a，垂直向下延伸进入绝缘层101b 之中(如图1A所示)。
[0036]在本发明的一些实施例之中，基础半导层101a包括由多晶硅结构或任何适合的半导体材质，例如结晶态的锗；化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化碘、砷化碘和/或锑化碘，或上述的组合所构成的晶圆。在本实施例之中，基材101是由多晶硅所构成的晶圆。绝缘层l〇lb包括二氧化硅(Si02)。
[0037]接着，在凹室102中形成第一电极层104,使第一电极层104具有一个由凹室102 的开口 102a暴露于外的上表面104a(如图1B所示)。在本发明的一些实施例之中，第一电极层104可通过沉积工艺，例如低压化学气相沉积(LoW Pressure Chemical Vapor Deposit1n，LPCVD)工艺，或其他合适的工艺制作而成。构成第一电极层104的材质可以包括，铜(Cu)、铝(A1)、钨(W)、钛(Ti)或其他可能的金属或非金属导电材料。在本实施例之中，构成第一电极层104的材质优选为钨。
[0038]在本发明的另外一些实施例中，在形成第一电极层104之前，优选为在凹室102的底部和侧壁102b上形成一阻挡层103。(如图1B所示)。阻挡层103亦可通过沉积工艺， 例如低压化学气相沉积工艺制作而成。构成阻挡层103的材质可以包括氮化钛(TiN)。
[0039]接着，对阻挡层103第一电极层104进行一回蚀工艺，将靠近凹室102开口 102a 的一部分凹室102侧壁102b暴露于外，并且使第一电极层104的上表面104a低于凹室102 的开口 102a(如图1C所示)。在本实施例中，阻挡层103的上表面也低于凹室102的开口 102a，第一电极层104和阻挡层103之间的接口 105,也经由凹室102开口 102a暴露于外。
[0040]之后，形成间隙壁106覆盖一部分第一电极层104的上表面104a，以在上表面 l〇4a上定义出一接触区A1 (如图1D图所示)。其中，间隙壁106形成于凹室102暴露于外的侧壁102b上，并且与第一电极层104和阻挡层103接触。在本发明的一些实施例之中， 间隙壁106可通过沉积工艺，例如低压化学气相沉积工艺制作而成。构成间隙壁106的材质可以是氮化娃(SiN)、氧化娃(S1)、氮氧化娃(S1N)或其他可能的介电材质。
[0041]在本实施例之中，间隙壁106是由氮化硅所构成。其中，间隙壁106覆盖阻挡层 103以及第一电极层104和阻挡层103之间的接口 105 ;并以环状方式覆盖第一电极层104 的一部分上表面l〇4a，以将接触区A1暴露于外。其中，接触区A1的尺寸小于凹室102的尺寸。换句话说，接触区A1与阻挡层103之间，以及接触区A1与凹室102的侧壁102b之间， 相距有一段距离。
[0042]然后，在接触区A1上形成一存储层107。在本发明的一些实施例之中，存储层107可以包含金属氧化物，例如钨氧化物(W0X)或鎗氧化物(HfOx)。在本发明的一些实施例中， 形成存储层107的步骤，可以包括进行一沉积工艺，以在接触区A1中第一电极层104的上表面104a上形成金属氧化层。但在本发明的另一些实施例中，可以通过氧化工艺，例如热氧化工艺，直接氧化位于接触区A1中的第一电极层104,在上表面104a上形成金属氧化层。
[0043]在本实施例中，存储层107的形成包括进行一绕氧化工艺，在接触区A1中第一电极层104的上表面104a上形成钨氧化物(W0X)层。另外根据上述，由于存储层107形成于接触区A1上，因此存储层107与阻挡层103之间，以及存储层107与凹室102的侧壁102b 之间，也相距有一段距离(如图1E所示)。在本发明的一优选实施例中，接触区A1与凹室 102侧壁102b之间的距离D1实质大于5纳米(nm)。
[0044]后续，在存储层107上形成第二电极层108,使第二电极层108与存储层107电性接触(如图1F所示)，完成可变电阻式存储元件100的制备。其中，第二电极层108的制作方法和材料与第一电极层104的制作方法和材料可以相同或不同。而在本实施例之中，第二电极层108也是通过沉积工艺，例如低压化学气相沉积工艺制作而成。构成第二电极层 108的材质也包括钨。
[0045]请再参照图1F，由前述方法制备的可变电阻式存储元件100可以包括:基材101、 阻挡层103、第一电极层104、间隙壁106、存储层107以及第二电极层108。其中，基材101 具有一个凹室102。第一电极层104位于凹室102之中，具有一个由凹室102开口 102a暴露于外的上表面104a。阻挡层103位于凹室102的侧壁102a上，并使第一电极层104与基材101隔离。间隙106壁覆盖阻挡层103和第一电极层104的一部分上表面104a，以在此上表面104a上定义出一接触区A1。存储层107形成于接触区A1上。第二电极层108,形成于存储层107上，并与存储层108电性接触。
[0046]请参照图2A至图2E，图2A至图2E是根据本发明的另一实施例所绘制的制作可变电阻式存储元件200的一系列工艺结构剖面示意图。制作可变电阻式存储元件200的方法包括下述步骤:首先提供具有至少一凹室102的基材101。由于制备可变电阻式存储元件 100和200的基材101材质与结构相同，故而不在此赘述。制作可变电阻式存储元件200的方法接续图1A而由图2A开始。
[0047]在凹室102中形成第一电极层204,使第一电极层204具有一个由凹室102的开口 102a暴露于外的上表面204a。另外一些实施例中，在形成第一电极层204之前，优选也会在凹室102的底部和侧壁102b上形成一阻挡层203 (如图2A所示)。由于制作第一电极层 204和阻挡层203的方法和材料已详细描述如上，故不在此赘述。
[0048]然后，在绝缘层101b(基材101)的表面101c上形成一介电层201，并且图案化介电层201，以形成至少一个通孔202围绕凹室102的的开口 102a，以将一部分的绝缘层 l〇lb (基材101)的表面101c和整个开口 102a暴露于外(如图2B所示)。在本发明的一些实施例之中，介电层201可通过沉积工艺，例如低压化学气相沉积工艺制作而成。构成介电层201的材质可以是氮化硅、氧化硅、氮氧化硅、碳化硅或其他可能的介电材质。在本实施例之中，介电层201由氮化硅所构成。
[0049]之后，形成间隙壁206覆盖一部分第一电极层204的上表面204a，以在上表面 204a上定义出一接触区A2 (如图2C所示)。其中，间隙壁106形成于通孔202的侧壁202a 上，并延伸进入凹室102中，并且与第一电极层204和阻挡层203接触。在本实施例之中，间隙壁206覆盖阻挡层203以及第一电极层204和阻挡层203之间的接口 205 ;并以环状方式覆盖第一电极层204的一部分上表面204a，以将接触区A2暴露于外。其中，接触区A2 的尺寸小于凹室102的尺寸。换句话说，接触区A2与阻挡层203之间，以及接触区A2与凹室102的侧壁102b之间，相距有一段距离。
[0050]然后，在接触区A2上形成一存储层207。由于存储层207系形成于接触区A2上， 因此存储层207与阻挡层203之间，以及存储层207与凹室102的侧壁102b之间，也相距有一段距离(如图2D所示)。在本发明的一优选实施例中，接触区A2与凹室102侧壁102b 之间的距离D2实质大于5纳米(nm)。
[0051]后续，在存储层207上形成第二电极层208,使第二电极层208与存储层207电性接触(如图2E所示)，完成可变电阻式存储元件200的制备。
[0052]请再参照图2E，由前述方法制备的可变电阻式存储元件200可以包括:基材101、 介电层201、阻挡层203、第一电极层204、间隙壁206、存储层207以及第二电极层208。其中，基材101具有一个凹室102。第一电极层204位于凹室102之中，具有一个由凹室102开口 102a暴露于外的上表面204a。阻挡层203位于凹室102的侧壁102a上，并使第一电极层204与基材101隔离。介电层201位于基材101之上，具有围绕凹室102的一通孔202。 间隙壁206形成于通孔202的侧壁上，并延伸进入凹室102中，且覆盖阻挡层203和第一电极层204的一部分上表面204a，以在此上表面204a上定义出一接触区A2。存储层207形成于接触区A2上。第二电极层208,形成于存储层207上，并与存储层208电性接触。
[0053]根据上述实施例，本发明提供了一种存储元件及其制作方法。其先在基材的凹室中形成第一电极层，再形成一个间隙壁，覆盖于第一电极层的上表面，以定义出一接触区。 再在接触区中形成存储层，形成第二电极层覆盖存储层。通过形成于凹室侧壁上的间隙壁来遮蔽第一电极层的上表面靠近凹室侧壁的角落，可以达到防止因存储层覆盖不完全，导致第二电极层和第一电极层或和阻挡层(若有)产生非预期的电性接触。解决现有存储元件因此而漏电造成失效的问题。
[0054]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种存储元件，包括:一基材，具有一凹室；一第一电极层，位于该凹室中，且具有一上表面，由该凹室的一开口暴露于外；一间隙壁，覆盖一部分该上表面，以在该上表面上定义出一接触区；一存储层，形成于该接触区上；以及一第二电极层，形成于该存储层上，并与该存储层电性接触。2.如权利要求1所述的存储元件，其特征在于，还包括:一阻挡层，位于该凹室的侧壁 上，并使该第一电极层与该基材隔离，且该间隙壁覆盖该阻挡层。3.如权利要求2所述的存储元件，其特征在于，该上表面低于该开口，且该间隙壁形成 于该凹室的侧壁上，并且与该阻挡层和该上表面接触。4.如权利要求2所述的存储元件，其特征在于，还包括一介电层，位于该基材之上，具 有围绕该凹室的一通孔；其中该间隙壁形成于该通孔的侧壁上，并延伸进入该凹室，且与该 阻挡层和该上表面接触。5.如权利要求1所述的存储元件，其特征在于，该接触区具有小于该凹室的尺寸。6.如权利要求1所述的存储元件，其特征在于，该接触区与该凹室的侧壁之间，具有大 于5纳米(nm)的距离。7.如权利要求1所述的存储元件，其特征在于，该基材包括二氧化硅(Si02);该第一电 极层和该第二电极层包括钨(W);该存储层包括钨氧化物(W0X)或鎗氧化物(HfOx);以及该 间隙壁包括氮化硅(SiN)。8.—种存储元件的制作方法，包括:提供一基材，使该基材具有一凹室；在该凹室中形成一第一电极层，使该第一电极层，具有一上表面，由该凹室的一开口暴 露于外；形成一间隙壁，覆盖一部分该上表面，以在该上表面上定义出一接触区；在该接触区上形成一存储层；以及在该存储层上形成一第二电极层，使该第二电极层与该存储层电性接触。9.如权利要求8所述的存储元件的制作方法，其特征在于，在该凹室中形成该第一电 极层之前，还包括在该凹室的侧壁上形成一阻挡层。10.如权利要求7所述的存储元件的制作方法，其特征在于，在形成该间隙壁之前还包 括对该第一电极层和该阻挡层进行一回蚀工艺，将一部分该凹室的该侧壁暴露于外，且使 该上表面低于该开口。11.如权利要求10所述的存储元件的制作方法，其特征在于，该间隙壁形成于该凹室 的侧壁上，并且与该阻挡层和该上表面接触。12.如权利要求8所述的存储元件的制作方法，其特征在于，在形成该间隙壁之前还包 括:在该基材之上形成一介电层；以及图案化该介电层，形成围绕该凹室的一通孔。13.如权利要求12所述的存储元件的制作方法，其特征在于，该间隙壁形成于该通孔 的侧壁上，并延伸进入该凹室，且与该阻挡层和该上表面接触。14.如权利要求8所述的存储元件的制作方法，其特征在于，形成该存储层的步骤，包 括对该接触区进行一热氧化工艺，以在该接触区中的该上表面形成一金属氧化层。15.如权利要求8所述的存储元件的制作方法，其特征在于，形成该存储层的步骤，包 括进行一沉积工艺，以在该接触区中的该上表面上形成一金属氧化层。16.如权利要求8所述的存储元件的制作方法，其特征在于，形成该间隙壁的步骤，包 括使该接触区具有小于该凹室的尺寸。17.如权利要求16所述的存储元件的制作方法，其特征在于，该接触区与该凹室的侧 壁之间，具有大于5纳米的距离。
【文档编号】H01L21/77GK105990394SQ201510087796
【公开日】2016年10月5日
【申请日】2015年2月26日
【发明人】林昱佑, 李峰旻
【申请人】旺宏电子股份有限公司