沟槽栅功率器件的制造方法及结构的制作方法

文档序号:10658226阅读:559来源:国知局
沟槽栅功率器件的制造方法及结构的制作方法
【专利摘要】本发明公开了一种沟槽栅功率器件的制造方法,包括步骤:形成硬质掩模层并光刻刻蚀形成沟槽;进行带倾角的自对准沟道注入;对沟槽底部的半导体衬底进行继续刻蚀以去除沟槽底部表面的沟道注入杂质;形成栅介质层和多晶硅栅;增加硬质掩模层的开口,进行自对准源注入;去除硬质掩模层;进行全面体区注入;形成深度比源区小的接触注入层,层间膜,接触孔;接触注入层在形成层间膜之前进行全面接触注入形成或者在接触孔刻蚀之后,进行自对准接触注入形成;在接触孔中填充金属并和接触注入层形成欧姆接触。本发明还公开了一种沟槽栅功率器件。本发明能避免接触孔穿过源区,从而能改善器件的阈值电压稳定性以及能缩小器件单元尺寸、降低导通电阻。
【专利说明】
沟槽栅功率器件的制造方法及结构
技术领域
[0001]本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种沟槽栅功率器件的制造方法。本发明还涉及一种沟槽栅功率器件。【背景技术】
[0002]现有沟槽栅功率器件的制造方法中,器件的导通区由多个原胞即单元结构(cell) 排列组成如组成并联结构,原胞内的源区采用普注即全面注入形成,制作接触孔时需要刻穿源区从而连接位于源区底部的体区。实际工艺中要考虑接触孔和沟槽的套准冗余,接触孔和沟槽间的间隙要足够大以防止因接触孔曝光套偏导致的阈值电压漂移等问题。这就限制了通过缩小沟槽间平台尺寸降低导通电阻的可能。
[0003]如图1所示,是现有方法形成的沟槽栅功率器件结构示意图;器件结构包括:半导体衬底如娃衬底101,形成于半导体衬底101表面的外延层102,沟槽栅的沟槽形成于外延层 102中,在沟槽的内侧表面形成有栅介质层如栅氧化层103以及在内部填充有多晶硅并形成多晶硅栅104。器件包括导通区和位于导通区外侧的栅极引出区,导通区和栅极引出区的沟槽相连通,各沟槽中的多晶硅栅104也互相连接在一起,其中在图1中特意将栅极引出区中的多晶娃栅用标记104a标出。
[0004]体区105形成于外延层102的表面,体区105—般由阱区组成,被多晶硅栅104侧面覆盖的体区105表面用于形成沟道。
[0005]源区106形成于导通区中的体区105表面,且在导通区中源区106是采用普注形成的。
[0006]层间膜107覆盖在外延层102的表面。接触孔108穿过层间膜107和底部掺杂区连接。在层间膜107的顶部形成有正面金属层110,正面金属层110图形化后形成栅极和源极。 可以看出,栅极通过接触孔108和底部的多晶娃栅104a连接,并能通过多晶娃栅104a连接位于导通区中的各多晶硅栅104。
[0007]源极通过接触孔108和底部的源区106连接。而且为了实现源极和体区105的连接, 源区106对应的接触孔108的底部需要穿过所述源区106和体区105实现连接,且在该接触孔 108的底部形成有体区接触区109,体区接触区109用于和接触孔108形成良好的欧姆接触。
[0008]由图1可知,由于现有方法形成的接触孔108需要穿过源区106实现和体区105的接触,故实际工艺中要考虑接触孔108和沟槽的套准冗余,接触孔108和沟槽间的间隙要足够大以防止因接触孔108曝光套偏导致的阈值电压漂移等问题。这就限制了通过缩小沟槽间平台尺寸降低导通电阻的可能,沟槽间平台尺寸也即为沟槽之间的间距,也即沟槽之间的外延层的宽度。
【发明内容】

[0009]本发明所要解决的技术问题是提供一种沟槽栅功率器件的制造方法,能避免接触孔穿过源区,从而能改善器件的阈值电压稳定性以及能缩小器件单元尺寸、降低导通电阻。为此,本发明还提供一种沟槽栅功率器件。
[0010]为解决上述技术问题,本发明提供一种沟槽栅功率器件的制造方法中沟槽栅功率器件的导通区由多个原胞周期性排列组成,沟槽栅功率器件的导通区的各元胞的形成步骤包括:
[0011]步骤一、在第一导电类型的半导体衬底表面形成硬质掩模层;采用光刻工艺定义出栅极形成区域;依次对所述栅极形成区域的所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽。
[0012]步骤二、以所述硬质掩模层为自对准条件进行带倾角的第二导电类型的自对准沟道注入,所述自对准沟道注入到所述沟槽的侧面的杂质组成沟道区。
[0013]步骤三、以所述硬质掩模层为掩膜对所述沟槽底部的所述半导体衬底进行继续刻蚀使所述沟槽的底部加深,用以去除所述自对准沟道注入到所述沟槽底部表面的杂质。
[0014]步骤四、在所述沟槽的底部表面和侧面形成栅介质层,采用多晶硅淀积和回刻工艺在所述沟槽形成完全填充所述沟槽的多晶硅栅;所述多晶硅栅从侧面覆盖所述沟道区且被所述多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道。
[0015]步骤五、采用各向同性刻蚀工艺将所述硬质掩模层进行继续刻蚀并使所述硬质掩模层的开口增加,以开口增加后的所述硬质掩模层为自对准条件进行第一导电类型的自对准源注入并在所述沟道区的顶部表面形成第一导电类型重掺杂的源区。
[0016]步骤六、去除所述硬质掩模层。
[0017]步骤七、进行全面的第二导电类型的体区注入,所述体区注入在所述沟槽之间的所述半导体衬底中形成体区,所述体区的深度小于等于所述沟道区的深度。
[0018]步骤八、在所述半导体衬底的正面形成层间膜,对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔;所述接触孔的底部的所述半导体衬底不被过刻蚀而使所述所述接触孔的底部不穿过所述源区的深度。
[0019]在形成所述层间膜之前进行全面的第二导电类型的接触注入,所述接触注入在所述体区表面形成接触注入层,所述接触注入层的深度小于所述源区的深度;或者,在所述接触孔刻蚀之后,采用所述接触孔为自对准注入条件进行第二导电类型的接触注入,所述接触注入在所述体区表面形成接触注入层,所述接触注入层的深度小于所述源区的深度。
[0020]步骤九、在所述接触孔中填充金属,位于所述源区顶部的所述接触孔在填充金属后和所述接触注入层形成欧姆接触并将所述源区和所述体区引出。
[0021]进一步的改进是,步骤一中的所述半导体衬底为硅衬底。[〇〇22]进一步的改进是,步骤一中的所述硬质掩模层为氧化膜或氮化膜。
[0023]进一步的改进是,步骤五中所述自对准源注入为垂直注入,在所述自对准源注入之后对所述源区进行退火激活。
[0024]进一步的改进是,步骤七中所述体区注入为垂直注入,所述体区注入之后对所述体区进行退火激活。
[0025]进一步的改进是,对所述体区进行激活的退火工艺为快速热退火。
[0026]进一步的改进是,步骤九中在所述接触孔中填充的金属为钨。
[0027]进一步的改进是,在所述沟槽栅功率器件的导通区的外侧还包括栅电极连接区;
[0028]所述栅电极连接区中形成有和所述导通区的沟槽相连通的沟槽,所述栅电极连接区中的沟槽在步骤一中同时形成。
[0029]所述栅电极连接区的沟槽中也形成有栅介质层和多晶硅栅,步骤二、三和四也同样在所述栅电极连接区同时完成并形成所述栅电极连接区中的所述栅介质层和所述多晶娃栅。
[0030]步骤五中进行所述自对准源注入形成所述导通区中的所述源区之前,采用光刻工艺形成光刻胶将所述栅电极连接区保护,使得所述自对准源注入不在所述栅电极连接区中形成源区。
[0031]步骤七、八和九也同样在所述栅电极连接区同时完成并在所述栅电极连接区中的所述多晶硅栅顶部形成引出所述多晶硅栅的接触孔。[0〇32]进一步的改进是,还包括:
[0033]步骤十、形成正面金属层,对所述正面金属层进行光刻刻蚀形成栅极和源极;所述源区和所述体区通过顶部的所述接触孔连接到所述源极;所述导通区中各所述原胞的所述多晶硅栅连接到所述栅电极连接区中的所述多晶硅栅并通过所述栅电极连接区中的所述多晶硅栅顶部的所述接触孔连接到所述栅极。
[0034]步骤十一、在所述半导体衬底背面形成第一导电类型重掺杂的漏区,形成背面金属层,所述背面金属层和所述漏区接触并作为漏极。
[0035]进一步的改进是,步骤四中所述栅介质层为栅氧化层,采用热氧化层工艺形成。
[0036]进一步的改进是,通过调节步骤二中的所述自对准沟道注入调节所述沟槽栅功率器件的阈值电压。
[0037]进一步的改进是,所述沟槽栅功率器件为N型器件,第一导电类型为N型,第二导电类型为P型;或者,所述沟槽栅功率器件为P型器件,第一导电类型为P型,第二导电类型为N型。
[0038]为解决上述技术问题,本发明提供的沟槽栅功率器件的导通区由多个原胞周期性排列组成,沟槽栅功率器件的导通区的各元胞包括:[0039 ]第一导电类型的半导体衬底,在所述半导体衬底中形成有由硬质掩模层定义的沟槽。
[0040]在所述沟槽的侧面形成有由带倾角的第二导电类型的自对准沟道注入形成的沟道区;所述自对准沟道注入的自对准边界为所述硬质掩模层的用于定义所述沟槽的第一开口;所述沟槽底部的所述自对准沟道注入杂质被去除从而使所述沟槽的深度大于所述沟道区的深度。
[0041]在所述沟槽的底部表面和侧面形成栅介质层,多晶硅栅由填充于所述沟槽中的多晶硅组成;所述多晶硅栅从侧面覆盖所述沟道区且被所述多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道。
[0042]所述沟道区的顶部表面形成有由第一导电类型重掺杂的自对准源注入形成的源区,所述自对准源注入的自对准边界为所述硬质掩模层的第二开口,所述第二开口通过各向同性刻蚀后从所述第一开口扩大形成。
[0043]在所述硬质掩模层被去除的所述半导体衬底中形成有第二导电类型的体区,所述体区通过全面的体区注入形成,所述体区位于所述沟槽之间且所述体区的深度小于等于所述沟道区的深度。
[0044]自对准源注入形成的所述源区位于所述体区的表面两侧而使所述沟槽的中间区域的所述体区直接暴露于所述半导体衬底表面。
[0045]在所述半导体衬底的正面形成有层间膜;在所述源区的顶部形成有穿过所述层间膜的接触孔,所述源区所对应的所述接触孔的底部的所述半导体衬底不被过刻蚀而使所述接触孔的底部不穿过所述源区的深度,所述源区所对应的所述接触孔的形成有接触注入层,所述接触注入层的深度小于所述源区的深度;所述源区所对应的所述接触孔的底部和所述源区接触并通过所述接触注入层连接所述体区。
[0046]进一步的改进是,在所述沟槽栅功率器件的导通区的外侧还包括栅电极连接区。
[0047]所述栅电极连接区中形成有和所述导通区的沟槽相连通且同时形成的沟槽。
[0048]所述栅电极连接区的沟槽中也形成有栅介质层和多晶硅栅。
[0049]所述栅电极连接区中不进行自对准源注入。
[0050]所述栅电极连接区中的所述多晶硅栅顶部形成引出所述多晶硅栅的接触孔。[0〇51]进一步的改进是,还包括:
[0052]由正面金属层图形化形成的栅极和源极;所述源区和所述体区通过顶部的所述接触孔连接到所述源极;所述导通区中各所述原胞的所述多晶硅栅连接到所述栅电极连接区中的所述多晶硅栅并通过所述栅电极连接区中的所述多晶硅栅顶部的所述接触孔连接到所述栅极。
[0053]在所述半导体衬底背面形成有第一导电类型重掺杂的漏区,背面金属层和所述漏区接触并作为漏极。[〇〇54] 本发明的沟道区单独采用自对准沟道注入形成于沟槽的侧面,而源区则也是通过自对准的源注入形成于沟道区顶部的沟槽的侧面,由于源区和沟道区都是通过定义沟槽的硬质掩模层的开口进行自对准定义,而连接器件源漏的沟道是形成于被多晶硅栅覆盖的沟道区的表面,所以本发明沟道区能够通过自对准沟道注入本身实现对器件的阈值电压的良好调节。
[0055]另外,由于本发明的源区和沟道区都是形成于沟槽的侧面,这样通过普注后形成的体区能够在沟槽之间的半导体衬底表面直接暴露,而不是被源区覆盖;这样源区顶部的接触孔在打开后不需要对穿过源区就能直接和体区接触,且是通过深度小于源区的接触注入层实现体区和接触孔的欧姆接触。相对于现有技术,由于本发明的源区所对应的接触孔不需要对半导体衬底进行过刻蚀并穿过源区,故本发明的接触孔只需要保证和源区以及体区实现良好接触并将源区和体区引出到源极即可,不需要再考虑接触孔和两侧的沟槽的间距,从而有利于缩小沟槽之间的平台尺寸即沟槽之间的间距,所以本发明最后能缩小器件的单元尺寸,单元尺寸为器件的步进也即沟槽的宽度和间距和,并能通过降低器件的单元尺寸来降低导通电阻。
[0056]另外,相对于现有技术,现有技术中的沟道区直接由体区组成,也即由多晶硅栅侧面覆盖的体区表面形成沟道,而且现有技术中的接触孔会穿过源区,且接触孔底部会形成接触注入层,由于源区底部的体区即组成了沟道区,这种穿入到源区底部的接触孔和接触注入层会对阈值电压漂移的不利影响,而由于本发明的接触孔不必在穿过源区,且接触注入层的结深会小于源区的结深,故本发明能防止器件的阈值电压的漂移,从而能改善器件的阈值电压的稳定性。【附图说明】
[0057]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0058]图1是现有方法形成的沟槽栅功率器件结构示意图;
[0059]图2是本发明实施例沟槽栅功率器件的制造方法的流程图;
[0060]图3A-图3S是本发明实施例沟槽栅功率器件的制造方法各步骤的器件结构意图。【具体实施方式】
[0061]如图2所示,是本发明实施例沟槽栅功率器件的制造方法的流程图;如图3A至图3S 所示,是本发明实施例沟槽栅功率器件的制造方法各步骤的器件结构意图,本发明实施例沟槽栅功率器件的制造方法中,沟槽栅功率器件的导通区由多个原胞周期性排列组成,在所述沟槽栅功率器件的导通区的外侧还包括栅电极连接区;沟槽栅功率器件的导通区的各元胞的形成步骤包括:[〇〇62]步骤一、如图3A所示,提供一半导体衬底1;较佳为,所述半导体衬底1为硅衬底且在表面形成有第一导电类型的半导体外延层2。[〇〇63]如图3B所示,在第一导电类型的半导体衬底1表面形成硬质掩模层201。较佳为,所述硬质掩模层201为氧化膜或氮化膜。[〇〇64]如图3C所示,采用光刻工艺形成光刻胶图形202定义出栅极形成区域。[〇〇65]如图3D所示,对所述栅极形成区域的所述硬质掩模层201进行刻蚀然后去除光刻胶图形202。[〇〇66]如图3E所示,对所述半导体衬底1进行刻蚀形成沟槽203。其中,位于栅极引出区中的沟槽单独用标记203a标出。[〇〇67]步骤二、如图3F所示,以所述硬质掩模层201为自对准条件进行带倾角的第二导电类型的自对准沟道注入,所述自对准沟道注入到所述沟槽203的侧面的杂质组成沟道区3。 本发明实施例方法中,通过调节所述自对准沟道注入调节所述沟槽栅功率器件的阈值电压。[〇〇68]步骤三、如图3G所示,以所述硬质掩模层201为掩膜对所述沟槽203底部的所述半导体衬底1进行继续刻蚀使所述沟槽203的底部加深,用以去除所述自对准沟道注入到所述沟槽203底部表面的杂质。[〇〇69]步骤四、如图3H所示,在所述沟槽203的底部表面和侧面形成栅介质层4;较佳为, 所述栅介质层4为栅氧化层,采用热氧化层工艺形成。[0〇7〇] 如图3H所不,进彳丁多晶娃淀积多晶娃淀积,之后如图31所不,进彳丁多晶娃回刻,通过多晶硅淀积和回刻工艺在所述沟槽203形成完全填充所述沟槽203的多晶硅栅5;所述多晶硅栅5从侧面覆盖所述沟道区3且被所述多晶硅栅5侧面覆盖的所述沟道区3表面用于形成沟道。[〇〇71]本发明实施例方法中,所述栅电极连接区的沟槽203a中也形成有栅介质层和多晶硅栅,上述步骤二、三和四也同样在所述栅电极连接区同时完成并形成所述栅电极连接区中的所述栅介质层和所述多晶硅栅;所述栅电极连接区的多晶硅栅单独用标记5a标出。 [〇〇72]步骤五、如图3J所示,采用各向同性刻蚀工艺将所述硬质掩模层201进行继续刻蚀并使所述硬质掩模层201的开口增加,令增加后的开口为第二开口,之前的为第一开口。 [〇〇73]如图3K所示,以开口增加后的所述硬质掩模层201为自对准条件进行第一导电类型的自对准源注入并在所述沟道区3的顶部表面形成第一导电类型重掺杂的源区6。较佳为,所述自对准源注入为垂直注入,在所述自对准源注入之后对所述源区6进行退火激活。
[0074]本发明实施例方法中,自对准源注入时在栅极引出区采用光刻胶图形204保护而使栅极引出区不形成源区。如图3L所示,之后去除光刻胶图形204 [〇〇75]步骤六、如图3M所示,去除所述硬质掩模层201。[〇〇76]步骤七、如图3N所示,进行全面的第二导电类型的体区注入,所述体区注入在所述沟槽203之间的所述半导体衬底1中形成体区7,所述体区7的深度小于等于所述沟道区3的深度。较佳为,所述体区注入为垂直注入,所述体区注入之后对所述体区7进行退火激活。对所述体区7进行激活的退火工艺为快速热退火。
[0077]步骤八、如图30所示,进行全面的第二导电类型的接触注入,所述接触注入在所述体区7表面形成接触注入层8,所述接触注入层8的深度小于所述源区6的深度。[〇〇78]如图3P所示,在所述半导体衬底1的正面形成层间膜9。[〇〇79]如图3Q所示,对所述层间膜9进行光刻刻蚀形成穿过所述层间膜9的接触孔205,所述接触孔205的底部的所述半导体衬底1不被过刻蚀而使所述所述接触孔205的底部不穿过所述源区6的深度。
[0080]在其它实施例中,所述接触注入层8也能放置在接触孔205形成之后再形成,具体为:在所述接触孔205刻蚀之后,采用所述接触孔205为自对准注入条件进行第二导电类型的接触注入,所述接触注入在所述体区7表面形成接触注入层8,所述接触注入层8的深度小于所述源区6的深度。[〇〇81]步骤九、如图3R所示,在所述接触孔205中填充金属,填充金属后的接触孔用标记 10表示。较佳为,在所述接触孔10中填充的金属为钨。位于所述源区6顶部的所述接触孔10 在填充金属后和所述接触注入层8形成欧姆接触并将所述源区6和所述体区7引出。
[0082]步骤七、八和九也同样在所述栅电极连接区同时完成并在所述栅电极连接区中的所述多晶硅栅5a顶部形成接触孔10。[〇〇83]步骤十、如图3S所示,形成正面金属层11,对所述正面金属层11进行光刻刻蚀形成栅极和源极;所述源区6和所述体区7通过顶部的所述接触孔10连接到所述源极;所述导通区中各所述原胞的所述多晶硅栅5连接到所述栅电极连接区中的所述多晶硅栅5a并通过所述栅电极连接区中的所述多晶硅栅5顶部的所述接触孔10连接到所述栅极。
[0084]步骤十一、如图3S所示,在所述半导体衬底1背面形成第一导电类型重掺杂的漏区,形成背面金属层,所述背面金属层和所述漏区接触并作为漏极。
[0085]本发明实施例方法中,所述沟槽栅功率器件为N型器件,第一导电类型为N型,第二导电类型为P型;或者,所述沟槽栅功率器件为P型器件,第一导电类型为P型,第二导电类型为N型。
[0086]如图3S所示,本发明实施例沟槽栅功率器件的导通区由多个原胞周期性排列组成,沟槽栅功率器件的导通区的各元胞包括:
[0087]第一导电类型的半导体衬底1,在所述半导体衬底1中形成有由硬质掩模层定义的沟槽。较佳为,所述半导体衬底1为硅衬底。所述硬质掩模层为氧化膜或氮化膜。
[0088]在所述沟槽的侧面形成有由带倾角的第二导电类型的自对准沟道注入形成的沟道区3;所述自对准沟道注入的自对准边界为所述硬质掩模层的用于定义所述沟槽的第一开口;所述沟槽底部的所述自对准沟道注入杂质被去除从而使所述沟槽的深度大于所述沟道区3的深度。
[0089]在所述沟槽的底部表面和侧面形成栅介质层4,较佳为,所述栅介质层4为栅氧化层,采用热氧化层工艺形成。
[0090]多晶硅栅5由填充于所述沟槽中的多晶硅组成;所述多晶硅栅5从侧面覆盖所述沟道区3且被所述多晶硅栅5侧面覆盖的所述沟道区3表面用于形成沟道。
[0091]所述沟道区3的顶部表面形成有由第一导电类型重掺杂的自对准源注入形成的源区6,所述自对准源注入的自对准边界为所述硬质掩模层的第二开口,所述第二开口通过各向同性刻蚀后从所述第一开口扩大形成。通过调节所述自对准沟道注入调节所述沟槽栅功率器件的阈值电压。
[0092]在所述硬质掩模层被去除的所述半导体衬底1中形成有第二导电类型的体区7,所述体区7通过全面的体区注入形成,所述体区7位于所述沟槽之间且所述体区7的深度小于等于所述沟道区3的深度。[〇〇93]自对准源注入形成的所述源区6位于所述体区7的表面两侧而使所述沟槽的中间区域的所述体区7直接暴露于所述半导体衬底1表面。
[0094]在所述半导体衬底1的正面形成有层间膜9;在所述源区6的顶部形成有穿过所述层间膜9的接触孔10,所述源区6所对应的所述接触孔10的底部的所述半导体衬底1不被过刻蚀而使所述接触孔10的底部不穿过所述源区6的深度,所述源区6所对应的所述接触孔10 的形成有接触注入层8,所述接触注入层8的深度小于所述源区6的深度;所述源区6所对应的所述接触孔10的底部和所述源区6接触并通过所述接触注入层8连接所述体区7。
[0095]在所述沟槽栅功率器件的导通区的外侧还包括栅电极连接区。
[0096]所述栅电极连接区中形成有和所述导通区的沟槽相连通且同时形成的沟槽;
[0097]所述栅电极连接区的沟槽中也形成有栅介质层和多晶硅栅,所述栅电极连接区的多晶硅栅单独用标记5a表示。
[0098]所述栅电极连接区中不进行自对准源注入。[〇〇99]所述栅电极连接区中的所述多晶硅栅5a顶部形成引出所述多晶硅栅5a的接触孔 10。通常,为了在所述多晶硅栅5a的顶部形成接触孔10,所述栅电极连接区中的沟槽宽度会大于所述导通区中的沟槽的宽度,所述栅电极连接区中的沟槽深度也会大于所述导通区中的沟槽的深度。
[0100]由正面金属层11图形化形成的栅极和源极;所述源区6和所述体区7通过顶部的所述接触孔10连接到所述源极;所述导通区中各所述原胞的所述多晶硅栅5连接到所述栅电极连接区中的所述多晶硅栅5并通过所述栅电极连接区中的所述多晶硅栅5顶部的所述接触孔10连接到所述栅极;
[0101]在所述半导体衬底1背面形成有第一导电类型重掺杂的漏区,背面金属层和所述漏区接触并作为漏极。
[0102]本发明实施例器件中,所述沟槽栅功率器件为N型器件,第一导电类型为N型,第二导电类型为P型;或者,所述沟槽栅功率器件为P型器件,第一导电类型为P型,第二导电类型为N型。[〇1〇3]以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
【主权项】
1.一种沟槽栅功率器件的制造方法,其特征在于,沟槽栅功率器件的导通区由多个原 胞周期性排列组成,沟槽栅功率器件的导通区的各元胞的形成步骤包括:步骤一、在第一导电类型的半导体衬底表面形成硬质掩模层;采用光刻工艺定义出栅 极形成区域;依次对所述栅极形成区域的所述硬质掩模层和所述半导体衬底进行刻蚀形成 沟槽;步骤二、以所述硬质掩模层为自对准条件进行带倾角的第二导电类型的自对准沟道注 入,所述自对准沟道注入到所述沟槽的侧面的杂质组成沟道区;步骤三、以所述硬质掩模层为掩膜对所述沟槽底部的所述半导体衬底进行继续刻蚀使 所述沟槽的底部加深,用以去除所述自对准沟道注入到所述沟槽底部表面的杂质;步骤四、在所述沟槽的底部表面和侧面形成栅介质层,采用多晶硅淀积和回刻工艺在 所述沟槽形成完全填充所述沟槽的多晶硅栅;所述多晶硅栅从侧面覆盖所述沟道区且被所 述多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道;步骤五、采用各向同性刻蚀工艺将所述硬质掩模层进行继续刻蚀并使所述硬质掩模层 的开口增加,以开口增加后的所述硬质掩模层为自对准条件进行第一导电类型的自对准源 注入并在所述沟道区的顶部表面形成第一导电类型重掺杂的源区;步骤六、去除所述硬质掩模层;步骤七、进行全面的第二导电类型的体区注入,所述体区注入在所述沟槽之间的所述 半导体衬底中形成体区,所述体区的深度小于等于所述沟道区的深度;步骤八、在所述半导体衬底的正面形成层间膜,对所述层间膜进行光刻刻蚀形成穿过 所述层间膜的接触孔;所述接触孔的底部的所述半导体衬底不被过刻蚀而使所述所述接触 孔的底部不穿过所述源区的深度;在形成所述层间膜之前进行全面的第二导电类型的接触注入,所述接触注入在所述体 区表面形成接触注入层,所述接触注入层的深度小于所述源区的深度;或者,在所述接触孔 刻蚀之后,采用所述接触孔为自对准注入条件进行第二导电类型的接触注入,所述接触注 入在所述体区表面形成接触注入层,所述接触注入层的深度小于所述源区的深度;步骤九、在所述接触孔中填充金属,位于所述源区顶部的所述接触孔在填充金属后和 所述接触注入层形成欧姆接触并将所述源区和所述体区引出。2.如权利要求1所述的沟槽栅功率器件的制造方法,其特征在于:步骤一中的所述半导 体衬底为硅衬底。3.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:步骤一中的所述 硬质掩模层为氧化膜或氮化膜。4.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:步骤五中所述自 对准源注入为垂直注入,在所述自对准源注入之后对所述源区进行退火激活。5.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:步骤七中所述体 区注入为垂直注入,所述体区注入之后对所述体区进行退火激活。6.如权利要求5所述的沟槽栅功率器件的制造方法,其特征在于:对所述体区进行激活 的退火工艺为快速热退火。7.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:步骤九中在所述 接触孔中填充的金属为钨。8.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:在所述沟槽栅功 率器件的导通区的外侧还包括栅电极连接区;所述栅电极连接区中形成有和所述导通区的沟槽相连通的沟槽,所述栅电极连接区中 的沟槽在步骤一中同时形成;所述栅电极连接区的沟槽中也形成有栅介质层和多晶硅栅,步骤二、三和四也同样在 所述栅电极连接区同时完成并形成所述栅电极连接区中的所述栅介质层和所述多晶硅栅;步骤五中进行所述自对准源注入形成所述导通区中的所述源区之前,采用光刻工艺形 成光刻胶将所述栅电极连接区保护,使得所述自对准源注入不在所述栅电极连接区中形成 源区;步骤七、八和九也同样在所述栅电极连接区同时完成并在所述栅电极连接区中的所述 多晶硅栅顶部形成引出所述多晶硅栅的接触孔。9.如权利要求8所述的沟槽栅功率器件的制造方法,其特征在于,还包括:步骤十、形成正面金属层,对所述正面金属层进行光刻刻蚀形成栅极和源极;所述源区 和所述体区通过顶部的所述接触孔连接到所述源极;所述导通区中各所述原胞的所述多晶 硅栅连接到所述栅电极连接区中的所述多晶硅栅并通过所述栅电极连接区中的所述多晶 硅栅顶部的所述接触孔连接到所述栅极;步骤十一、在所述半导体衬底背面形成第一导电类型重掺杂的漏区,形成背面金属层, 所述背面金属层和所述漏区接触并作为漏极。10.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:步骤四中所述栅 介质层为栅氧化层,采用热氧化层工艺形成。11.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:通过调节步骤二 中的所述自对准沟道注入调节所述沟槽栅功率器件的阈值电压。12.如权利要求1或2所述的沟槽栅功率器件的制造方法,其特征在于:所述沟槽栅功率 器件为N型器件,第一导电类型为N型,第二导电类型为P型;或者,所述沟槽栅功率器件为P 型器件,第一导电类型为P型,第二导电类型为N型。13.—种沟槽栅功率器件,其特征在于,沟槽栅功率器件的导通区由多个原胞周期性排 列组成,沟槽栅功率器件的导通区的各元胞包括:第一导电类型的半导体衬底,在所述半导体衬底中形成有由硬质掩模层定义的沟槽;在所述沟槽的侧面形成有由带倾角的第二导电类型的自对准沟道注入形成的沟道区; 所述自对准沟道注入的自对准边界为所述硬质掩模层的用于定义所述沟槽的第一开口;所 述沟槽底部的所述自对准沟道注入杂质被去除从而使所述沟槽的深度大于所述沟道区的 深度;在所述沟槽的底部表面和侧面形成栅介质层,多晶硅栅由填充于所述沟槽中的多晶硅 组成;所述多晶硅栅从侧面覆盖所述沟道区且被所述多晶硅栅侧面覆盖的所述沟道区表面 用于形成沟道;所述沟道区的顶部表面形成有由第一导电类型重掺杂的自对准源注入形成的源区,所 述自对准源注入的自对准边界为所述硬质掩模层的第二开口,所述第二开口通过各向同性 刻蚀后从所述第一开口扩大形成;在所述硬质掩模层被去除的所述半导体衬底中形成有第二导电类型的体区,所述体区通过全面的体区注入形成,所述体区位于所述沟槽之间且所述体区的深度小于等于所述沟 道区的深度;自对准源注入形成的所述源区位于所述体区的表面两侧而使所述沟槽的中间区域的 所述体区直接暴露于所述半导体衬底表面;在所述半导体衬底的正面形成有层间膜;在所述源区的顶部形成有穿过所述层间膜的 接触孔,所述源区所对应的所述接触孔的底部的所述半导体衬底不被过刻蚀而使所述接触 孔的底部不穿过所述源区的深度,所述源区所对应的所述接触孔的形成有接触注入层,所 述接触注入层的深度小于所述源区的深度;所述源区所对应的所述接触孔的底部和所述源 区接触并通过所述接触注入层连接所述体区。14.如权利要求13所述的沟槽栅功率器件,其特征在于:所述半导体衬底为硅衬底。15.如权利要求13或14所述的沟槽栅功率器件,其特征在于:所述硬质掩模层为氧化膜 或氮化膜。16.如权利要求13或14所述的沟槽栅功率器件,其特征在于:在所述沟槽栅功率器件的 导通区的外侧还包括栅电极连接区;所述栅电极连接区中形成有和所述导通区的沟槽相连通且同时形成的沟槽;所述栅电极连接区的沟槽中也形成有栅介质层和多晶硅栅;所述栅电极连接区中不进行自对准源注入;所述栅电极连接区中的所述多晶硅栅顶部形成引出所述多晶硅栅的接触孔。17.如权利要求16所述的沟槽栅功率器件,其特征在于:还包括:由正面金属层图形化形成的栅极和源极;所述源区和所述体区通过顶部的所述接触孔 连接到所述源极;所述导通区中各所述原胞的所述多晶硅栅连接到所述栅电极连接区中的 所述多晶硅栅并通过所述栅电极连接区中的所述多晶硅栅顶部的所述接触孔连接到所述 栅极;在所述半导体衬底背面形成有第一导电类型重掺杂的漏区,背面金属层和所述漏区接 触并作为漏极。18.如权利要求13或14所述的沟槽栅功率器件,其特征在于:所述栅介质层为栅氧化 层,采用热氧化层工艺形成。19.如权利要求13或14所述的沟槽栅功率器件,其特征在于:通过调节所述自对准沟道 注入调节所述沟槽栅功率器件的阈值电压。20.如权利要求13或14所述的沟槽栅功率器件,其特征在于:所述沟槽栅功率器件为N 型器件,第一导电类型为N型,第二导电类型为P型;或者,所述沟槽栅功率器件为P型器件, 第一导电类型为P型,第二导电类型为N型。
【文档编号】H01L21/336GK106024630SQ201610330470
【公开日】2016年10月12日
【申请日】2016年5月18日
【发明人】柯行飞
【申请人】上海华虹宏力半导体制造有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1