一种自对准砷化镓pmos器件的制作方法
【专利摘要】本发明提供了一种自对准砷化镓PMOS器件的制作方法，该制作方法步骤如下：(1)在砷化镓沟道层上生长SiO2介质300纳米；(2)刻蚀SiO2介质层形成85度台阶；(3)在砷化镓表面生长氧化铝介质；(4)在SiO2侧壁形成钛栅金属；(5)形成钨栅金属；(6)去掉栅金属覆盖区域以外的氧化铝介质和SiO2介质；(9)自对准离子注入，形成源漏区域；(10)在源漏区域沉积源漏金属电极。
【专利说明】
一种自对准砷化镓PMOS器件的制作方法
技术领域
[0001]本发明涉及半导体集成电路制造技术领域，具体涉及一种自对准砷化镓PMOS器件制作方法，应用于高性能II1-V族半导体CMOS技术。
【背景技术】
[0002]m-V化合物半导体材料相对硅材料而言，具有高载流子迀移率、大的禁带宽度等优点，而且在热学、光学和电磁学等方面都有很好的特性。缺乏与NMOS器件相匹配的PMOS器件一直是II1-V族半导体在大规模CMOS集成电路中的应用的主要障碍之一。最新研究报道表明:源漏寄生电阻大是影响II1-V PMOS器件性能提升的一个重要因素。因此，需要一种新的途径在II1-V族半导体器件结构上实现自对准的PMOS器件，降低PMOS器件的源漏寄生电阻，提高器件性能，以满足高性能II1-V族半导体CMOS技术的要求。
【发明内容】
[0003](一)要解决的技术问题
[0004]本发明的主要目的是提供一种自对准砷化镓PMOS器件制作方法，以实现以砷化镓为沟道材料、双栅金属电极的自对准PMOS器件，实现与高电子迀移率为沟道材料的II1-V族半导体NMOS器件相匹配，满足高性能II1-V族半导体CMOS技术的要求。
[0005](二)技术方案
[0006]为达到上述目的，本发明提供了一种自对准砷化镓PMOS器件制作方法。其制作方法步骤依次是:
[0007](I)在一 N型掺杂的砷化镓沟道层上生长S12介质300纳米；
[0008](2)采用ICP刻蚀的方法，在S12介质层上形成85度台阶；
[0009](3)对该样品进行表面清洗与钝化，在表面生长氧化铝介质3纳米；
[0010](4)采用溅射的方法在样品片上沉积钛金属60纳米；
[0011](5)采用ICP刻蚀的方法刻蚀钛金属，在台阶侧壁形成30纳米厚度的栅金属电极；
[0012](6)采用溅射的方法在样品片上沉积钨金属60纳米；
[0013](7)采用ICP刻蚀的方法刻蚀钨金属，在台阶侧壁形成30纳米厚度的栅金属电极；
[0014](8)采用光刻胶掩膜、等离子体刻蚀的方法刻蚀去掉栅金属以外的氧化铝介质和S12介质；
[0015](9)对该样品进行自对准离子注入，注入离子为Mg，并进行注入激活，形成源漏区域；
[0016](1)在源漏区域沉积Pt/Ti/Au的源漏金属电极。
[0017]在上述方案中，所述的N型掺杂的GaAs沟道层，掺杂杂质为硅，掺杂浓度为3X1017cm-3;
[0018]在上述方案中，所述的S12介质层的刻蚀采用ICP刻蚀系统进行刻蚀；
[0019]在上述方案中，在生长氧化铝栅介质前，对GaAs沟道表面进行表面清洗和钝化，以实现良好的无费米能级钉扎的MOS界面；
[0020]在上述方案中，所述的栅金属Ti是通过溅射的方式形成的，以保证有良好的侧壁覆盖性和侧壁Ti金属厚度；
[0021 ]在上述方案中，所述的栅金属W是通过溅射的方式在形成的，以保证其在侧壁的覆盖性和侧壁W金属厚度；
[0022]在上述方案中，所述的氧化铝和S12的去除都采用氟基等离子体刻蚀的方法，其中S12的去除采用低损伤刻蚀；
[0023]在上述方案中，所述的栅金属电极分布为钛金属电极靠近源端，钨金属靠近漏端。
[0024](三)有益效果
[0025]从上述技术方案可以看出，本发明具有以下有益效果:
[0026]本发明提供的一种GaAs沟道PMOS器件的制作方法，利用GaP界面控制层技术钝化界面处的悬挂键，实现低界面态密度，并降低沟道中载流子的散射，同时GaP界面层又是势皇层，提高了沟道层中的二维电子气浓度，实现高迀移率和高电子浓度双重作用;采用铍离子注入工艺使得器件整体的工艺温度低于500°C，工艺兼容性良好；由于砷化镓材料的电子迀移率和空穴迀移率相对比较均衡，所以发明这种GaAs沟道PMOS器件，以满足高性能II1-V族半导体CMOS技术的要求。
【附图说明】
[0027]图1是本发明提供的GaAs沟道PMOS工艺流程图；
[0028]图2-11是本发明提高的GaAs沟道PMOS器件制作实施例图；
[0029]其中101为砷化镓沟道层，102为Si02掩膜层，103为氧化铝介质层，104为钛栅金属层，105为钨栅金属层，106为源漏离子注入区，107为源漏金属电极。
【具体实施方式】
[0030]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0031]如图2-11所示，图2-11是本实施例提供了一一种砷化镓PMOS器件的制作方法。其制作步骤依次是:
[0032](I)如图2所示，在N型掺杂的砷化镓沟道(101)上形成300纳米厚度的S12介质，生长方法为PECVD;
[0033](2)如图3所示，采用ICP刻蚀的方法在S12介质上形成一个形成85度的台阶；
[0034](3)如图4所示，在样品表面生长氧化铝介质3纳米，生长方法为原子层沉积；
[0035](4)如图5所示，在样品表面采用溅射的方法在样品片上沉积钛金属60纳米；
[0036](5)如图6所示，采用ICP刻蚀的方法刻蚀钛金属，在台阶侧壁形成30纳米厚度的栅金属电极；
[0037](6)如图7所示，在样品片上，采用溅射的方法沉积钨金属60纳米；
[0038](7)如图8所示，采用ICP刻蚀的方法刻蚀钨金属，在台阶侧壁形成30纳米厚度的栅金属电极；
[0039](8)如图9所示，采用等离子体刻蚀的方法刻蚀去掉栅金属以外的氧化铝介质和S12介质；
[0040](9)如图10所示，以栅金属和光刻胶为掩膜，对该样品进行自对准离子注入，注入离子为镁，并进行注入激活，形成源漏区域；
[0041](10)如图11所示，在源漏区域沉积铂/钛/金(5/10/200纳米)的源漏金属电极。
[0042]在上述实施例中，Si02的去除采用ICP系统刻蚀，刻蚀气体为CHF3，气流量为30sccm，射频功率为15瓦，ICP功率为150瓦，腔体压力为0.8帕。
[0043]在上述实施例中，氧化铝的去除采用ICP系统刻蚀，刻蚀气体为CHF3，气流量为30sccm，射频功率为40瓦，ICP功率为180瓦，腔体压力为0.8帕。
[0044]在上述实施例中，钛金属和钨金属的刻蚀都采用ICP系统，刻蚀气体为SF6，气流量为20sccm，射频功率为20瓦，ICP功率为120瓦，腔体压力为0.3帕。
[0045]在上述实施例中，镁离子注入的剂量为IX 1013，能量为30KeV。
[0046]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种自对准砷化镓PMOS器件的制作方法，其制作方法步骤依次是: (1)在N型砷化镓沟道层上生长S12介质300纳米； (2)刻蚀Si02介质层形成85度台阶； (3)在砷化镓表面生长氧化铝介质； (4)沉积钛金属60纳米； (5)采用ICP刻蚀钛金属，在台阶侧壁形成钛栅金属； (6)沉积钨金属60纳米； (7)采用ICP刻蚀钨金属，在台阶侧壁形成钨栅金属； (8)去掉栅金属覆盖区域以外的氧化铝介质和S12介质； (9)自对准离子注入，形成源漏区域； (10)在源漏区域沉积源漏金属电极。2.根据权利要求1所述的一种自对准砷化镓PMOS器件的制作方法，其特征在于所述栅介质为氧化铝，厚度为3纳米。3.根据权利要求1所述的一种自对准砷化镓PMOS器件的制作方法，其特征在于所述钛和钨两个栅金属的宽度与栅介质厚度共同决定了 MOS器件的栅长。4.根据权利要求1所述的一种自对准砷化镓PMOS器件的制作方法，其特征在于所述钛和钨栅金属都是采用磁控溅射的方法沉积，并采用ICP刻蚀的方法刻蚀成型。5.权利要求1所述的一种自对准砷化镓PMOS器件的制作方法，其特征在于所述钛金属和钨金属的宽度决定了砷化镓PMOS器件的源漏间距。6.权利要求1所述的一种自对准砷化镓PMOS器件的制作方法，其特征在于所述钛金属端位于PMOS器件的源端。
【文档编号】H01L21/768GK106024712SQ201610613870
【公开日】2016年10月12日
【申请日】2016年7月29日
【发明人】王勇, 王瑛, 丁超
【申请人】东莞华南设计创新院, 广东工业大学