高堆叠晶圆系统级封装结构及制备方法
【专利摘要】本发明涉及一种高堆叠晶圆系统级封装结构及制备方法，其包括通过切割晶圆级芯片封装得到的第一封装结构，第一封装结构上堆叠有至少一个第二封装结构；第一封装结构包括晶圆芯片以及通过晶圆芯片塑封体塑封在所述晶圆芯片上的第一功能芯片，在晶圆芯片塑封体上设置晶圆芯片连接球；第二封装结构包括PCB基板以及第二功能芯片，在基板塑封体上设置基板连接球，在PCB基板的背面设置下层信号连接线以及下层信号连接开口；第二封装结构通过下层信号连接开口与第一封装结构的晶圆芯片连接球对准，并通过表面贴装工艺使得第二封装结构堆叠在第一封装结构上。本发明结构紧凑，实现了多芯片的封装结构，系统容量大，能有效提高封装生产效率，适应范围广。
【专利说明】
高堆叠晶圆系统级封装结构及制备方法
技术领域
[0001]本发明涉及一种封装结构及制备方法，尤其是一种高堆叠晶圆系统级封装结构及制备方法，属于半导体器件封装的技术领域。
【背景技术】
[0002]晶圆级芯片封装(WL-CSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片封装技术改变传统封装，如陶瓷无引线芯片载具、有机无引线芯片载具和数码相机模块式的模式，顺应了市场对微电子产品日益轻、薄、短、小和低价化要求。经晶圆级芯片封装技术后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显着降低。晶圆级芯片封装技术是可以将IC设计、晶圆制造、封装测试、基本板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
[0003]堆叠封装是一种以较高集成度实现微型化的良好方式。在堆叠封装中，封装内封装(PiP)与封装外封装(PoP)对封装行业越来越重要，特别是手机应用，因为这种技术可堆叠出高密度的逻辑设备。PoP产品有两个封装，一个封装在另一个的上方，用焊球将两个封装结合。这种封装将逻辑元件及存贮器元件分别集成在不同的封装内，例如，手机就采用PoP封装来集成应用处理器与存贮器。PoP封装克服了晶粒堆叠的主要缺点，如供应链问题，产量损耗、晶粒利润低以及其它一些问题。
[0004]由于PoP封装具有成本低、封装尺寸较小、多存贮器的混合和匹配逻辑以及组装的灵活性等优点，行业内对PoP封装的需求不断在增长，但现有技术在最后封装完成后其尺寸与芯片尺寸相同，其工艺及封装结构决定了其只能对单芯片进行封装，无法进行多芯片的封装，更无法实现多个封装体的堆叠封装。因此，其使用范围十分有限，市场单一。
【发明内容】
[0005]本发明的目的是克服现有技术中存在的不足，提供一种高堆叠晶圆系统级封装结构及制备方法，其结构紧凑，实现了多芯片的封装结构，系统容量大，能有效提高封装生产效率，适应范围广，安全可靠。
[0006]按照本发明提供的技术方案，所述高堆叠晶圆系统级封装结构，包括通过切割晶圆级芯片封装得到的第一封装结构，所述第一封装结构上堆叠有至少一个第二封装结构；
所述第一封装结构包括晶圆芯片以及通过晶圆芯片塑封体塑封在所述晶圆芯片上的第一功能芯片，所述第一功能芯片与晶圆芯片匹配电连接，在所述晶圆芯片塑封体上设置将晶圆芯片引出连接用的晶圆芯片连接球；
第二封装结构包括PCB基板以及通过基板塑封体塑封在所述PCB基板正面的第二功能芯片，所述第二功能芯片与PCB基板匹配电连接，在所述基板塑封体上设置与第二功能芯片以及PCB基板电连接的基板连接球，在所述PCB基板的背面设置下层信号连接线以及使得下层信号连接线露出的下层信号连接开口，所述下层信号连接线与基板连接球电连接； 第二封装结构通过下层信号连接开口与第一封装结构的晶圆芯片连接球对准，并通过表面贴装工艺使得第二封装结构堆叠在第一封装结构上。
[0007]在第一封装结构上堆叠有多个第二封装结构时，位于上方的第二封装结构通过下层信号连接开口与下方相邻的第二封装结构的基板连接球对准，并通过表面贴装工艺使得两相邻的第二封装结构堆叠成一体。
[0008]所述晶圆芯片上设置用于将晶圆芯片连接焊盘重新分布的晶圆芯片焊盘连接重分布层，第一功能芯片通过第一功能芯片引线以及晶圆芯片焊盘连接重分布层与晶圆芯片电连接；
晶圆芯片连接球通过晶圆芯片塑封体上的晶圆塑封体上连接重分布层、晶圆芯片塑封体内的晶圆塑封体填充柱以及晶圆芯片焊盘连接重分布层与晶圆芯片电连接。
[0009]所述PCB基板上设有上层信号连接线，所述上层信号连接线通过PCB基板内的导通连接柱与下层信号连接线电连接，第二功能芯片通过第二功能芯片引线与上层信号连接线电连接，
基板连接球通过基板塑封体上的基板塑封体上连接重分布层、基板塑封体内的基板塑封体填充柱、上层信号连接线以及导通连接柱与下层信号连接线电连接。
[0010]—种高堆叠晶圆系统级封装结构的制备方法，所述制备方法包括如下步骤:
步骤1、提供通过切割晶圆级芯片封装得到的第一封装结构，所述第一封装结构包括晶圆芯片以及通过晶圆芯片塑封体塑封在所述晶圆芯片上的第一功能芯片，所述第一功能芯片与晶圆芯片匹配电连接，在所述晶圆芯片塑封体上设置将晶圆芯片引出连接用的晶圆芯片连接球；
步骤2、提供至少一个第二封装结构，第二封装结构包括PCB基板以及通过基板塑封体塑封在所述PCB基板正面的第二功能芯片，所述第二功能芯片与PCB基板匹配电连接，在所述基板塑封体上设置与第二功能芯片以及PCB基板电连接的基板连接球，在所述PCB基板的背面设置下层信号连接线以及使得下层信号连接线露出的下层信号连接开口，所述下层信号连接线与基板连接球电连接；
步骤3、将第二封装结构通过下层信号连接开口与第一封装结构的晶圆芯片连接球对准，并通过表面贴装工艺使得第二封装结构堆叠在第一封装结构上。
[0011 ]在第一封装结构上堆叠有多个第二封装结构时，位于上方的第二封装结构通过下层信号连接开口与下方相邻的第二封装结构的基板连接球对准，并通过表面贴装工艺使得两相邻的第二封装结构堆叠成一体。
[0012]步骤I中，得到第一封装结构的过程包括如下步骤:
a、提供整片晶圆，所述整片晶圆上具有若干所需结构的晶圆芯片，每个晶圆芯片上均具有用于输入、输出的晶圆芯片连接焊盘；
b、在所述晶圆芯片上设置晶圆芯片焊盘连接重分布层，所述晶圆芯片焊盘连接重分布层与晶圆芯片连接焊盘电连接；
C、在上述晶圆芯片上设置第一钝化层，所述第一钝化层覆盖在晶圆芯片相应的表面以及部分的晶圆芯片焊盘连接重分布层上，以得到使得晶圆芯片焊盘连接重分布层端部裸露的第一钝化层开口；
d、在上述晶圆芯片上方设置第一功能芯片，所述第一功能芯片位于第一钝化层开口间；
e、将上述的第一功能芯片通过第一功能芯片引线与对应的晶圆芯片焊盘连接重分布层电连接；
f、对上述的晶圆芯片进行塑封，得到压盖在第一功能芯片以及晶圆芯片上的晶圆芯片塑封体；
g、对上述的晶圆芯片塑封体进行钻孔，以得到贯通晶圆芯片塑封体且与第一钝化层开口相对应的晶圆塑封体通孔；
h、对上述的晶圆塑封体通孔进行电镀填充，以得到填满晶圆塑封体通孔的晶圆塑封体填充柱，所述晶圆塑封体填充柱与晶圆芯片焊盘连接重分布层电连接；
1、在上述晶圆芯片塑封体上设置晶圆塑封体上连接重分布层，所述晶圆塑封体上连接重分布层与晶圆塑封体填充柱电连接；
j、在上述晶圆芯片塑封体上设置第二钝化层，所述第二钝化层覆盖在晶圆芯片塑封体以及部分的晶圆塑封体上连接重分布层上，以得到使得晶圆塑封体上连接重分布层端部露出的第二钝化层开口；
k、利用上述第二钝化层开口，将晶圆芯片连接球焊接在晶圆塑封体上连接重分布层的端部；
1、对上述的整片晶圆进行切割分离，以得到所需的第一封装结构。
[0013]步骤2中，第二封装结构的制备过程包括如下步骤:
51、提供所需的PCB基板，在所述PCB基板的正面设置对称分布的上层信号连接线，在PCB基板的背面设置与上层信号连接线呈对应分布的下层信号连接线，所述下层信号连接线通过PCB基板内的导通连接柱与对应的上层信号连接线电连接；
PCB基板的正面设置基板上层钝化层，PCB基板的背面设置基板下层钝化层，基板上层钝化层覆盖PCB基板相应的正面以及部分的上层信号连接线，以得到使得上层信号连接线所需区域露出的上层信号连接开口；基板下层钝化层覆盖PCB基板相应的背面以及部分的下层信号连接线，以得到使得下层信号连接线所需区域露出的下层信号连接开口，所述下层信号连接开口与上层信号连接开口呈相互对应分布；
52、在上述PCB基板的正面设置第二功能芯片，所述第二功能芯片通过第二功能芯片引线以及上层信号连接开口与上层信号连接线电连接；
53、对上述的PCB基板进行塑封，得到压盖在第二功能芯片以及PCB基板上的基板塑封体；
54、对上述的基板塑封体进行钻孔，以得到贯通基板塑封体且与上层信号连接开口相对应的基板塑封体通孔；
55、对上述的基板塑封体通孔进行电镀填充，以得到填满基板塑封体通孔的基板塑封体填充柱，所述基板塑封体填充柱与上层信号连接线电连接；
56、在上述基板塑封体上设置基板塑封体上连接重分布层，所述基板塑封体上连接重分布层的中心区压盖在基板塑封体填充柱上，基板塑封体上连接重分布层与基板塑封体填充柱电连接；
57、在上述基板塑封体上设置第三钝化层，所述第三钝化层覆盖在基板塑封体以及部分的基板塑封体上连接重分布层上，以使得基板塑封体上连接重分布层端部露出的第三钝化层开口 ；
S8、利用上述第三钝化层开口，在上述基板塑封体上连接重分布层上焊接基板连接球。[0014I所述基板连接球为锡球。
[0015]本发明的优点:第一封装结构利用WLCSP封装方式实现多芯片的封装结构，第二封装结构堆叠在第一封装结构上，使得得到的封装结构尺寸小，与晶圆芯片的尺寸相同，提高封装结构的容量以及生产效率，降低封装成本，适应范围广，安全可靠。
【附图说明】
[0016]图1为本发明的结构示意图。
[0017]图2?图14为本发明第一封装结构的具体实施工艺步骤图，其中图2为本发明提供整片晶圆的剖视图。
[0018]图3为本发明得到晶圆芯片焊盘连接重分布层的剖视图。
[0019]图4为本发明得到第一钝化层以及第一钝化层开口后的剖视图。
[0020]图5为本发明安装第一功能芯片后的剖视图。
[0021]图6为本发明第一功能芯片通过第一功能芯片引线与晶圆芯片焊盘连接重分布层连接后的剖视图。
[0022]图7为本发明得到晶圆芯片塑封体后的剖视图。
[0023]图8为本发明得到晶圆塑封体通孔后的剖视图。
[0024]图9为本发明得到晶圆塑封体填充柱后的剖视图。
[0025]图10为本发明得到晶圆塑封体上连接重分布层后的剖视图。
[0026]图11为本发明得到第二钝化层以及第二钝化层开口后的剖视图。
[0027]图12为本发明焊接晶圆芯片连接球后的剖视图。
[0028]图13为本发明对整片晶圆进行切割的示意图。
[0029]图14为本发明切割分离得到第一封装结构后的剖视图。
[0030]图15?图22为本发明得到第二封装结构的具体实施工艺步骤图，其中图15为本发明提供PCB基板的剖视图。
[0031 ]图16为本发明在PCB基板上安装第二功能芯片后的剖视图。
[0032]图17为本发明得到基板塑封体后的剖视图。
[0033]图18为本发明得到基板塑封体通孔后的剖视图。
[0034]图19为本发明得到基板塑封体填充柱后的剖视图。
[0035]图20为本发明得到基板塑封体上连接重分布层后的剖视图。
[0036]图21为本发明得到第四钝化层以及第四钝化层开口后的剖视图。
[0037]图22为本发明得到第二封装结构后的剖视图。
[0038]图23为本发明多个第二封装结构堆叠在第一封装结构上的剖视图。
[0039]图24为本发明得到封装结构连接球后的剖视图。
[0040]附图标记说明:1_整片晶圆、2-晶圆芯片、3-晶圆芯片连接焊盘、4-晶圆芯片焊盘连接重分布层、5-第一钝化层、6-第一钝化层开口、7-第一功能芯片、8-第一功能芯片焊接层、9-第一功能芯片引线、10-晶圆芯片塑封体、11-晶圆塑封体通孔、12-晶圆塑封体填充柱、13-晶圆塑封体上连接重分布层、14-第二钝化层、15-第二钝化层开口、16-晶圆芯片连接球、17-PCB基板、18-导通连接柱、19-上层信号连接线、20-基板上层钝化层、21-上层信号连接开口、22-下层信号连接线、23-基板下层钝化层、24-下层信号连接开口、25-第二功能芯片、26-第二功能芯片焊接层、27-第二功能芯片引线、28-基板塑封体、29-基板塑封体通孔、30-基板塑封体填充柱、31 -基板塑封体上连接重分布层、32-第四钝化层、33-第四钝化层开口、34-基板连接球、35-封装结构连接球、100-第一封装结构以及200-第二封装结构。
【具体实施方式】
[0041 ]下面结合具体附图和实施例对本发明作进一步说明。
[0042]如图2和图24所示:为了实现了多芯片的封装结构，提高系统容量以及封装生产效率，本发明包括通过切割晶圆级芯片封装得到的第一封装结构100，所述第一封装结构100上堆叠有至少一个第二封装结构200;
所述第一封装结构100包括晶圆芯片2以及通过晶圆芯片塑封体10塑封在所述晶圆芯片2上的第一功能芯片7，所述第一功能芯片7与晶圆芯片2匹配电连接，在所述晶圆芯片塑封体10上设置将晶圆芯片2引出连接用的晶圆芯片连接球16;
第二封装结构200包括PCB基板17以及通过基板塑封体28塑封在所述PCB基板17正面的第二功能芯片25，所述第二功能芯片25与PCB基板17匹配电连接，在所述基板塑封体28上设置与第二功能芯片25以及PCB基板17电连接的基板连接球34，在所述PCB基板17的背面设置下层信号连接线22以及使得下层信号连接线22露出的下层信号连接开口 24，所述下层信号连接线22与基板连接球34电连接；
第二封装结构200通过下层信号连接开口 24与第一封装结构100的晶圆芯片连接球16对准，并通过表面贴装工艺使得第二封装结构200堆叠在第一封装结构100上。
[0043]具体地，第一封装结构100通过切割晶圆级芯片封装得到，将第一功能芯片7通过晶圆芯片塑封体10塑封在晶圆芯片2上，实现第一功能芯片7与晶圆芯片2之间的匹配连接，最后，通过晶圆芯片连接球16能够将第一功能芯片7以及晶圆芯片2进行引出，便于与第二封装结构200的连接配合。由于第一封装结构100通过切割晶圆级芯片封装得到，在通过晶圆芯片塑封体10塑封，即在WL-CSP的基础上，实现了多芯片的封装结构。晶圆芯片2、第一功能芯片7的具体类型以及功能类型均可以根据需要进行选择确定，具体为本技术领域人员所熟知，此处不再赘述。
[0044]PCB基板17的具体形式、第二功能芯片25的类型等均可以根据需要进行选择确定，第二功能芯片25通过基板塑封体28塑封在PCB基板17上，通过基板连接球34能将第二功能芯片25的输入输出引出，通过PCB基板17背面的下层信号连接线22以及下层信号连接开口24用于与第一封装结构100的配合。第二封装结构200的下层信号连接开口 24与第一封装结构100的晶圆芯片连接球16对准，且通过表面贴装工艺(SMT)使得第二封装结构200堆叠在第一封装结构100上后，下层信号连接线22与晶圆芯片连接球16间电连接，从而能实现晶圆芯片2、第一功能芯片7以及第二功能芯片25之间匹配连接，实现所需的数据处理等方面的能力，整个堆叠封装结构，可以通过基板连接球34与外部电路的连接，即实现与外部电路的输入、输出。第二封装结构200通过表面贴装工艺堆叠在第一封装结构100上后，得到的堆叠封装结构尺寸小，与晶圆芯片2的尺寸相同，生产效率高，适应范围广。
[0045]进一步地，在第一封装结构100上堆叠有多个第二封装结构200时，位于上方的第二封装结构200通过下层信号连接开口 24与下方相邻的第二封装结构200的基板连接球34对准，并通过表面贴装工艺使得两相邻的第二封装结构200堆叠成一体。
[0046]本发明实施例中，第一封装结构100上可以堆叠多个第二封装结构200，当堆叠多个第二封装结构200时，处于下方邻近第一封装结构100的第二封装结构200通过表面贴装工艺直接堆叠在第一封装结构100上，其余的第二封装结构200间相互堆叠，即相邻的两个第二封装结构200间相互堆叠。在第二封装结构200相互堆叠时，利用下方第二封装结构200的基板连接球34与上方第二封装结构200的下层信号连接开口 24对准，再次利用表面贴装工艺使得两相邻的第二封装结构200相互堆叠。多个第二封装结构200堆叠后，利用最上方第二封装结构200的基板连接球34与外部电路连接，即与外部电路间实现所需的输入与输出能力。
[0047]进一步地，所述晶圆芯片2上设置用于将晶圆芯片连接焊盘3重新分布的晶圆芯片焊盘连接重分布层4，第一功能芯片7通过第一功能芯片引线9以及晶圆芯片焊盘连接重分布层4与晶圆芯片2电连接；
晶圆芯片连接球16通过晶圆芯片塑封体10上的晶圆塑封体上连接重分布层13、晶圆芯片塑封体10内的晶圆塑封体填充柱12以及晶圆芯片焊盘连接重分布层4与晶圆芯片2电连接。
[0048]本发明实施例中，晶圆芯片连接焊盘3用于实现晶圆芯片2与外部电路之间的输入以及输出，通过晶圆芯片焊盘连接重分布层4能改变晶圆芯片2的输入、输出连接位置，即通过晶圆芯片焊盘连接重分布层4只是改变晶圆芯片连接焊盘3的位置，对晶圆芯片2的功能等不受影响，通过晶圆芯片焊盘连接重分布层4与晶圆芯片连接焊盘3间的电连接，便于晶圆芯片2与第一功能芯片7等的连接配合，具体为本技术领域人员所熟知，此处不再赘述。
[0049]第一功能芯片7位于晶圆芯片2的上方，利用第一功能芯片引线9以及晶圆芯片焊盘连接重分布层4与晶圆芯片2电连接。晶圆芯片连接球16位于晶圆芯片塑封体10上，为了实现晶圆芯片连接球16与晶圆芯片2的电连接，需要在晶圆芯片塑封体10上设置晶圆塑封体上连接重分布层13，并在晶圆芯片塑封体10内设置晶圆塑封体填充柱12，晶圆芯片连接球16与晶圆芯片2电连接，能将晶圆芯片2以及第一功能芯片7的信号进行输入或输出。
[0050]进一步地，所述PCB基板17上设有上层信号连接线19，所述上层信号连接线19通过PCB基板17内的导通连接柱18与下层信号连接线22电连接，第二功能芯片25通过第二功能芯片引线27与上层信号连接线19电连接，
基板连接球34通过基板塑封体28上的基板塑封体上连接重分布层31、基板塑封体28内的基板塑封体填充柱30、上层信号连接线19以及导通连接柱18与下层信号连接线22电连接。
[0051]本发明实施例中，通过多层结构的PCB基板17与第二功能芯片25连接配合，下层信号连接线22通过导通连接柱18与上层信号连接线19的电连接，从而能将第二功能芯片25的信号通过上层信号连接线19、导通连接柱18引出到下层信号连接线22，便于后续的封装连接配合。
[0052]如图14、图22、图23以及图24所不，上述尚堆置晶圆系统级封装结构可以通过下述的工艺布置实现，具体地，所述制备方法包括如下步骤:
步骤1、提供通过切割晶圆级芯片封装得到的第一封装结构100，所述第一封装结构100包括晶圆芯片2以及通过晶圆芯片塑封体10塑封在所述晶圆芯片2上的第一功能芯片7，所述第一功能芯片7与晶圆芯片2匹配电连接，在所述晶圆芯片塑封体10上设置将晶圆芯片2引出连接用的晶圆芯片连接球16;
如图2?图14所示，得到第一封装结构100的过程包括如下步骤:a、提供整片晶圆I，所述整片晶圆I上具有若干所需结构的晶圆芯片2，每个晶圆芯片2上均具有用于输入、输出的晶圆芯片连接焊盘3;
如图2所示，提供的整片晶圆I上已经制备得到所需的晶圆芯片2，具体制备得到晶圆芯片2的过程为本技术领域人员所熟知，此处不再赘述。同理，晶圆芯片2的具体结构等均可以根据需要进行选择。在制备得到的晶圆芯片2上均具有用于输入、输出的晶圆芯片连接焊盘3，通过晶圆芯片连接焊盘3能与外部的电路连接，能实现与外部电路间的输入与输出，一般地，晶圆芯片连接焊盘3位于晶圆芯片2中心区的位置；图2中以整片晶圆I中的一个晶圆芯片2情况，相邻的晶圆芯片2间通过芯片边界隔离。
[0053]b、在所述晶圆芯片2上设置晶圆芯片焊盘连接重分布层4，所述晶圆芯片焊盘连接重分布层4与晶圆芯片连接焊盘3电连接；
如图3所示，由于晶圆芯片连接焊盘3的分布位置，为了便于后续的连接需要，在晶圆芯片2上设置晶圆芯片焊盘连接重分布层4，晶圆芯片焊盘连接重分布层4覆盖在晶圆芯片连接焊盘3上，并向外延伸，从而提高晶圆芯片连接焊盘3的连接区域。为了适应输入输出需要，设置两个晶圆芯片焊盘连接重分布层4分别与晶圆芯片连接焊盘3的连接配合，具体设置晶圆芯片焊盘连接重分布层4的过程为本技术领域人员所熟知，此处不再赘述。
[0054]C、在上述晶圆芯片2上设置第一钝化层5，所述第一钝化层5覆盖在晶圆芯片2相应的表面以及部分的晶圆芯片焊盘连接重分布层4上，以得到使得晶圆芯片焊盘连接重分布层4端部裸露的第一钝化层开口 6;
如图4所示，通过第一钝化层5覆盖晶圆芯片2未设置芯片焊盘连接重分布层4的区域，第一钝化层5覆盖部分的晶圆芯片焊盘连接重分布层4，能得到第一钝化层开口 6，一般地，第一钝化层开口 6位于晶圆芯片焊盘连接重分布层4的端部;具体制备第一钝化层5以及得到第一钝化层开口 6的过程为本技术领域人员所熟知，此处不再赘述。
[0055]d、在上述晶圆芯片2上方设置第一功能芯片7，所述第一功能芯片7位于第一钝化层开口 6间；
如图5所示，第一功能芯片7通过第一功能芯片焊接层8焊接在晶圆芯片2上方的目的，利用第一功能芯片焊接层8实现对第一功能芯片7的固定与散热；第一功能芯片7的具体结构形式可以根据需要进行选择，此处不再赘述。
[0056]e、将上述的第一功能芯片7通过第一功能芯片引线9与对应的晶圆芯片焊盘连接重分布层4电连接；
如图6所示，第一功能芯片7通过两根第一功能芯片引线9分别与对应的晶圆芯片焊盘连接重分布层4电连接，从而实现第一功能芯片7与晶圆芯片2间的信号互连。
[0057]f、对上述的晶圆芯片2进行塑封，得到压盖在第一功能芯片7以及晶圆芯片2上的晶圆芯片塑封体10;
如图7所示，通过一次性塑封，能得到晶圆芯片塑封体10，晶圆芯片塑封体10压盖在晶圆芯片2上，从而将第一功能芯片7等塑封在晶圆芯片塑封体10内；具体塑封得到晶圆芯片塑封体10的过程为本技术领域人员所熟知，此处不再赘述。
[0058]g、对上述的晶圆芯片塑封体10进行钻孔，以得到贯通晶圆芯片塑封体10且与第一钝化层开口 6相对应的晶圆塑封体通孔11;
如图8所示，可使用激光钻孔工艺在晶圆芯片塑封体10内进行钻孔，得到晶圆塑封体通孔11，通过晶圆塑封体通孔11能使得第一钝化层开口6露出，但晶圆塑封体通孔11不会使得第一功能芯片引线9与晶圆芯片焊盘连接重分布层4的结合部。
[0059]h、对上述的晶圆塑封体通孔11进行电镀填充，以得到填满晶圆塑封体通孔11的晶圆塑封体填充柱12，所述晶圆塑封体填充柱12与晶圆芯片焊盘连接重分布层4电连接；
如图9所示，晶圆塑封体填充柱12可以为铜柱，填充得到晶圆塑封体填充柱12的具体过程为本技术领域人员所熟知，此处不再赘述。
[0060]1、在上述晶圆芯片塑封体10上设置晶圆塑封体上连接重分布层13，所述晶圆塑封体上连接重分布层13与晶圆塑封体填充柱12电连接；
如图10所示，在晶圆芯片塑封体10上设置晶圆塑封体上连接重分布层13的过程为本技术领域人员所熟知，晶圆塑封体上连接重分布层13压盖在晶圆塑封体填充柱12上，并向外对称延伸。
[0061]j、在上述晶圆芯片塑封体10上设置第二钝化层14，所述第二钝化层14覆盖在晶圆芯片塑封体10以及部分的晶圆塑封体上连接重分布层13上，以得到使得晶圆塑封体上连接重分布层13端部露出的第二钝化层开口 15;
如图11所示，第二钝化层14覆盖在晶圆芯片塑封体10未设置晶圆塑封体上连接重分布层13的区域表面，未覆盖的晶圆塑封体上连接重分布层13形成第二钝化层开口 15;
k、利用上述第二钝化层开口 15，将晶圆芯片连接球16焊接在晶圆塑封体上连接重分布层13的端部；
如图12所示，晶圆芯片连接球16为锡球，通过常规的焊接工艺，使得晶圆芯片连接球16与晶圆塑封体上连接重分布层13的焊接固定。
[0062]1、对上述的整片晶圆I进行切割分离，以得到所需的第一封装结构100。
[0063]如图13和图14所示，在上述工艺完成后，通过常规的切割工艺对整片晶圆I进行切割，从而得到第一封装结构100，从而在WL-CSP的基础上，实现了多芯片的封装结构，提高生产效率。
[0064]步骤2、提供至少一个第二封装结构200，第二封装结构200包括PCB基板17以及通过基板塑封体28塑封在所述PCB基板17正面的第二功能芯片25，所述第二功能芯片25与PCB基板17匹配电连接，在所述基板塑封体28上设置与第二功能芯片25以及PCB基板17电连接的基板连接球34，在所述PCB基板17的背面设置下层信号连接线22以及使得下层信号连接线22露出的下层信号连接开口 24，所述下层信号连接线22与基板连接球34电连接；
如图15?图22所示，第二封装结构100的制备过程包括如下步骤:
S1、提供所需的PCB基板17，在所述PCB基板17的正面设置对称分布的上层信号连接线19，在PCB基板17的背面设置与上层信号连接线19呈对应分布的下层信号连接线22，所述下层信号连接线22通过PCB基板17内的导通连接柱18与对应的上层信号连接线19电连接；
PCB基板17的正面设置基板上层钝化层20，PCB基板17的背面设置基板下层钝化层23，基板上层钝化层20覆盖PCB基板17相应的正面以及部分的上层信号连接线19，以得到使得上层信号连接线19所需区域露出的上层信号连接开口 21;基板下层钝化层23覆盖PCB基板17相应的背面以及部分的下层信号连接线22，以得到使得下层信号连接线19所需区域露出的下层信号连接开口 24，所述下层信号连接开口 24与上层信号连接开口 21呈相互对应分布；
如图15所示，通过本技术领域常用的技术手段，能制备得到上层信号连接线19、基板上层钝化层20、上层信号连接开口 21、下层信号连接线22、基板下层钝化层23以及下层信号连接开口 24与导通连接柱18。
[0065]S2、在上述PCB基板17的正面设置第二功能芯片25，所述第二功能芯片25通过第二功能芯片引线27以及上层信号连接开口 21与上层信号连接线19电连接；
如图16所示，将第二功能芯片25通过第二功能芯片焊接层26焊接在PCB基板17的上方，通过第二功能芯片焊接层26能实现固定以及散热的作用，第二功能芯片25位于上层信号连接开口21间，通过第二功能芯片引线27能实现与上层信号连接线19对应的电连接。
[0066]S3、对上述的PCB基板17进行塑封，得到压盖在第二功能芯片25以及PCB基板17上的基板塑封体28;
如图17所示，基板塑封体28压盖在PCB基板17上，以将第二功能芯片25等塑封在基板塑封体28内。
[0067]S4、对上述的基板塑封体28进行钻孔，以得到贯通基板塑封体28且与上层信号连接开口 21相对应的基板塑封体通孔29;
如图18所示，利用激光钻孔工艺，得到基板塑封体通孔29，通过基板塑封体通孔29能使得上层信号连接开口 21露出。
[0068]S5、对上述的基板塑封体通孔29进行电镀填充，以得到填满基板塑封体通孔29的基板塑封体填充柱30，所述基板塑封体填充柱30与上层信号连接线19电连接；
如图19所示，通过电镀工艺，能得到基板塑封体填充柱30。
[0069]S6、在上述基板塑封体28上设置基板塑封体上连接重分布层31，所述基板塑封体上连接重分布层31的中心区压盖在基板塑封体填充柱30上，基板塑封体上连接重分布层31与基板塑封体填充柱30电连接；
如图20所示，利用本技术领域常用的技术手段，能制备得到基板塑封体上连接重分布层31，基板塑封体上连接重分布层31覆盖在基板塑封体填充柱30上，并在基板塑封体填充柱30的两侧向外延伸，以下下层信号连接开口 24对应。
[0070]S7、在上述基板塑封体28上设置第三钝化层32，所述第三钝化层32覆盖在基板塑封体28以及部分的基板塑封体上连接重分布层31上，以使得基板塑封体上连接重分布层31端部露出的第三钝化层开口 32;
如图21所示，所述第三钝化层开口 32的位置与下层信号连接开口 24的位置呈正对应，即第三钝化层开口 32位于下层洗好连接开口 24的正上方，以便于后续两相邻第二封装结构200间的连接配合。
[0071 ] S8、利用上述第三钝化层开口 32，在上述基板塑封体上连接重分布层31上焊接基板连接球34。
[0072]如图22所示，所述基板连接球34为锡球;焊接基板连接球34后，得到第二封装结构200。
[0073]步骤3、将第二封装结构200通过下层信号连接开口24与第一封装结构100的晶圆芯片连接球16对准，并通过表面贴装工艺使得第二封装结构200堆叠在第一封装结构100上。
[0074]如图23以及图24所示，通过表面贴装工艺能使得第二封装结构200堆叠在第一封装结构100上。当在第一封装结构100上堆叠有多个第二封装结构200时，位于上方的第二封装结构200通过下层信号连接开口 24与下方相邻的第二封装结构200的基板连接球34对准，并通过表面贴装工艺使得两相邻的第二封装结构200堆叠成一体。
[0075]本发明第一封装结构100利用WLCSP封装方式实现多芯片的封装结构，第二封装结构200堆叠在第一封装结构100上，使得得到的封装结构尺寸小，与晶圆芯片2的尺寸相同，提高封装结构的容量以及生产效率，降低封装成本，适应范围广，安全可靠。
【主权项】
1.一种高堆叠晶圆系统级封装结构，其特征是:包括通过切割晶圆级芯片封装得到的第一封装结构(100)，所述第一封装结构(100)上堆叠有至少一个第二封装结构(200); 所述第一封装结构(100)包括晶圆芯片(2)以及通过晶圆芯片塑封体(10)塑封在所述晶圆芯片(2)上的第一功能芯片(7)，所述第一功能芯片(7)与晶圆芯片(2)匹配电连接，在所述晶圆芯片塑封体(10)上设置将晶圆芯片(2)引出连接用的晶圆芯片连接球(16); 第二封装结构(200)包括PCB基板(17)以及通过基板塑封体(28)塑封在所述PCB基板(17)正面的第二功能芯片(25)，所述第二功能芯片(25)与PCB基板(17)匹配电连接，在所述基板塑封体(28)上设置与第二功能芯片(25)以及PCB基板(17)电连接的基板连接球(34)，在所述PCB基板(17)的背面设置下层信号连接线(22)以及使得下层信号连接线(22)露出的下层信号连接开口(24)，所述下层信号连接线(22)与基板连接球(34)电连接； 第二封装结构(200)通过下层信号连接开口(24)与第一封装结构(100)的晶圆芯片连接球(16)对准，并通过表面贴装工艺使得第二封装结构(200)堆叠在第一封装结构(100)上。2.根据权利要求1所述的高堆叠晶圆系统级封装结构，其特征是:在第一封装结构(100)上堆叠有多个第二封装结构(200)时，位于上方的第二封装结构(200)通过下层信号连接开口(24)与下方相邻的第二封装结构(200)的基板连接球(34)对准，并通过表面贴装工艺使得两相邻的第二封装结构(200)堆叠成一体。3.根据权利要求1所述的高堆叠晶圆系统级封装结构，其特征是:所述晶圆芯片(2)上设置用于将晶圆芯片连接焊盘(3)重新分布的晶圆芯片焊盘连接重分布层(4)，第一功能芯片(7)通过第一功能芯片引线(9)以及晶圆芯片焊盘连接重分布层(4)与晶圆芯片(2)电连接； 晶圆芯片连接球(16)通过晶圆芯片塑封体(10)上的晶圆塑封体上连接重分布层(13)、晶圆芯片塑封体(10)内的晶圆塑封体填充柱(12)以及晶圆芯片焊盘连接重分布层(4)与晶圆芯片(2)电连接。4.根据权利要求1所述的高堆叠晶圆系统级封装结构，其特征是:所述PCB基板(17)上设有上层信号连接线(19)，所述上层信号连接线(19)通过PCB基板(17)内的导通连接柱(18)与下层信号连接线(22)电连接，第二功能芯片(25)通过第二功能芯片引线(27)与上层信号连接线(19)电连接， 基板连接球(34)通过基板塑封体(28)上的基板塑封体上连接重分布层(31)、基板塑封体(28)内的基板塑封体填充柱(30)、上层信号连接线(19)以及导通连接柱(18)与下层信号连接线(22)电连接。5.—种高堆叠晶圆系统级封装结构的制备方法，其特征是，所述制备方法包括如下步骤: 步骤1、提供通过切割晶圆级芯片封装得到的第一封装结构(100)，所述第一封装结构(100)包括晶圆芯片(2)以及通过晶圆芯片塑封体(10)塑封在所述晶圆芯片(2)上的第一功能芯片(7)，所述第一功能芯片(7)与晶圆芯片(2)匹配电连接，在所述晶圆芯片塑封体(10)上设置将晶圆芯片(2)引出连接用的晶圆芯片连接球(16); 步骤2、提供至少一个第二封装结构(200)，第二封装结构(200)包括PCB基板(17)以及通过基板塑封体(28)塑封在所述PCB基板(17)正面的第二功能芯片(25)，所述第二功能芯片(25)与PCB基板(17)匹配电连接，在所述基板塑封体(28)上设置与第二功能芯片(25)以及PCB基板(17)电连接的基板连接球(34)，在所述PCB基板(17)的背面设置下层信号连接线(22)以及使得下层信号连接线(22)露出的下层信号连接开口(24)，所述下层信号连接线(22)与基板连接球(34)电连接； 步骤3、将第二封装结构(200)通过下层信号连接开口(24)与第一封装结构(100)的晶圆芯片连接球(16)对准，并通过表面贴装工艺使得第二封装结构(200)堆叠在第一封装结构(100)上。6.根据权利要求5所述高堆叠晶圆系统级封装结构的制备方法，其特征是，在第一封装结构(100)上堆叠有多个第二封装结构(200)时，位于上方的第二封装结构(200)通过下层信号连接开口(24)与下方相邻的第二封装结构(200)的基板连接球(34)对准，并通过表面贴装工艺使得两相邻的第二封装结构(200)堆叠成一体。7.根据权利要求5所述高堆叠晶圆系统级封装结构的制备方法，其特征是，步骤I中，得到第一封装结构(100)的过程包括如下步骤: (a)、提供整片晶圆(I)，所述整片晶圆(I)上具有若干所需结构的晶圆芯片(2)，每个晶圆芯片(2)上均具有用于输入、输出的晶圆芯片连接焊盘(3); (b)、在所述晶圆芯片(2)上设置晶圆芯片焊盘连接重分布层(4)，所述晶圆芯片焊盘连接重分布层(4)与晶圆芯片连接焊盘(3)电连接； (C)、在上述晶圆芯片(2)上设置第一钝化层(5)，所述第一钝化层(5)覆盖在晶圆芯片(2)相应的表面以及部分的晶圆芯片焊盘连接重分布层(4)上，以得到使得晶圆芯片焊盘连接重分布层(4)端部裸露的第一钝化层开口(6); (d)、在上述晶圆芯片(2)上方设置第一功能芯片(7)，所述第一功能芯片(7)位于第一钝化层开口(6)间； (e)、将上述的第一功能芯片(7)通过第一功能芯片引线(9)与对应的晶圆芯片焊盘连接重分布层(4)电连接； (f)、对上述的晶圆芯片(2)进行塑封，得到压盖在第一功能芯片(7)以及晶圆芯片(2)上的晶圆芯片塑封体(10); (g)、对上述的晶圆芯片塑封体(10)进行钻孔，以得到贯通晶圆芯片塑封体(10)且与第一钝化层开口( 6 )相对应的晶圆塑封体通孔(11); (h)、对上述的晶圆塑封体通孔(11)进行电镀填充，以得到填满晶圆塑封体通孔(11)的晶圆塑封体填充柱(12)，所述晶圆塑封体填充柱(12)与晶圆芯片焊盘连接重分布层(4)电连接； (i)、在上述晶圆芯片塑封体(10)上设置晶圆塑封体上连接重分布层(13)，所述晶圆塑封体上连接重分布层(13)与晶圆塑封体填充柱(12)电连接； (j)、在上述晶圆芯片塑封体(10)上设置第二钝化层(14)，所述第二钝化层(14)覆盖在晶圆芯片塑封体(10)以及部分的晶圆塑封体上连接重分布层(13)上，以得到使得晶圆塑封体上连接重分布层(13)端部露出的第二钝化层开口( 15); (k)、利用上述第二钝化层开口(15)，将晶圆芯片连接球(16)焊接在晶圆塑封体上连接重分布层(13)的端部； (1)、对上述的整片晶圆(I)进行切割分离，以得到所需的第一封装结构(100)。8.根据权利要求5所述高堆叠晶圆系统级封装结构的制备方法，其特征是，步骤2中，第二封装结构(10 )的制备过程包括如下步骤: (51)、提供所需的PCB基板(17)，在所述PCB基板(17)的正面设置对称分布的上层信号连接线(19)，在PCB基板(17)的背面设置与上层信号连接线(19)呈对应分布的下层信号连接线(22)，所述下层信号连接线(22)通过PCB基板(17)内的导通连接柱(18)与对应的上层信号连接线(19)电连接； PCB基板(17)的正面设置基板上层钝化层(20)，PCB基板(17)的背面设置基板下层钝化层(23)，基板上层钝化层(20)覆盖PCB基板(17)相应的正面以及部分的上层信号连接线(19)，以得到使得上层信号连接线(19)所需区域露出的上层信号连接开口(21);基板下层钝化层(23)覆盖PCB基板(17)相应的背面以及部分的下层信号连接线(22)，以得到使得下层信号连接线(19)所需区域露出的下层信号连接开口(24)，所述下层信号连接开口(24)与上层信号连接开口(21)呈相互对应分布； (52)、在上述PCB基板(17)的正面设置第二功能芯片(25)，所述第二功能芯片(25)通过第二功能芯片引线(27)以及上层信号连接开口(21)与上层信号连接线(19)电连接； (53)、对上述的PCB基板(17)进行塑封，得到压盖在第二功能芯片(25)以及PCB基板(17)上的基板塑封体(28); (54)、对上述的基板塑封体(28)进行钻孔，以得到贯通基板塑封体(28)且与上层信号连接开口(21)相对应的基板塑封体通孔(29)； (55)、对上述的基板塑封体通孔(29)进行电镀填充，以得到填满基板塑封体通孔(29)的基板塑封体填充柱(30)，所述基板塑封体填充柱(30)与上层信号连接线(19)电连接； (56)、在上述基板塑封体(28)上设置基板塑封体上连接重分布层(31)，所述基板塑封体上连接重分布层(31)的中心区压盖在基板塑封体填充柱(30)上，基板塑封体上连接重分布层(31)与基板塑封体填充柱(30)电连接； (S7 )、在上述基板塑封体(28 )上设置第三钝化层(32),所述第三钝化层(32 )覆盖在基板塑封体(28)以及部分的基板塑封体上连接重分布层(31)上，以使得基板塑封体上连接重分布层(31)端部露出的第三钝化层开口( 32); (S8)、利用上述第三钝化层开口(32)，在上述基板塑封体上连接重分布层(31)上焊接基板连接球(34)。9.根据权利要求5所述高堆叠晶圆系统级封装结构的制备方法，其特征是，所述基板连接球(34)为锡球。
【文档编号】H01L21/50GK106024766SQ201610567785
【公开日】2016年10月12日
【申请日】2016年7月18日
【发明人】徐健
【申请人】华进半导体封装先导技术研发中心有限公司