半导体装置的制造方法
【专利摘要】本发明涉及半导体装置。用于改进下述固态成像装置的性能，所述固态成像装置是通过进行分开曝光而形成的并且其中被布置在像素阵列区中的多个像素分别具有多个光电二极管，所述分开曝光用于通过多次曝光而对整个芯片进行曝光处理。控制信号布线被联接到第一区域中的像素中包括的相应光电二极管，所述第一区域是用于所述分开曝光的第一曝光区域。控制信号布线被联接到第二区域中的像素中包括的相应光电二极管，所述第二区域是第二曝光区域。
【专利说明】半导体装置
[0001]相关申请的交叉引用
[0002]包括说明书、附图和摘要在内的于2015年3月31日提交的日本专利申请N0.2015-071001的公开的全部内容以引用方式并入本文中。
技术领域
[0003]本发明涉及半导体装置，具体地讲，涉及应用于包括固态成像装置的半导体装置时有效的技术。
【背景技术】
[0004]当用于数码相机中的成像装置(图像元件)形成为应对高图像质量的大芯片尺寸时，在成像装置的制造过程中无法通过进行一次曝光对整个芯片进行曝光处理，因此执行多次的分开曝光过程。
[0005]另外，已经得知，在应用用于配备自动聚焦系统功能的数码相机中的图像平面相位差技术的固态成像装置中，构成成像装置的多个像素中的每个设置有两个或更多个光电二极管。
[0006]在专利文献I (日本未经审查的专利公开特开N0.2002-333570)中已经描述了，在一个像素中具有两个光电二极管的成像装置中，这两个光电二极管被各自独立地控制。
[0007][相关领域文献]
[0008][专利文献]
[0009][专利文献I]日本未经审查的专利公开特开N0.2002-333570
【发明内容】
[0010]当用光照射具有多个像素的固态成像装置来执行成像时，施加到远离光的光学轴的各像素的光的亮度小于施加到光学轴附近的各像素的光的亮度。这造成通过成像得到的图像的图像质量劣化，并且使自动聚焦速度降低。
[0011]另外，在通过分开曝光而形成的固态成像装置中，有可能将在用不同掩模形成的像素之间出现输出特性差异。这也造成通过成像得到的图像的图像质量劣化，并且使自动聚焦速度降低。
[0012]通过本说明书的描述和附图，将清楚其它目的和新颖特征。
[0013]如下将简要说明本申请中公开的实施例中的代表性实施例的概述:
[0014]根据本发明的一方面的一种半导体装置意图在具有布置成矩阵形式的多个像素的固态成像装置中，各自独立地控制第一区域中的各像素和第二区域中的各像素，并且各自独立地控制各像素中的两个光电二极管。
[0015]根据本申请中公开的一方面，可以提高半导体装置的性能。
【附图说明】
[0016]图1是示出根据本发明的实施例1的半导体装置的平面布局图；
[0017]图2是示出根据本发明的实施例1的半导体装置的平面布局图；
[0018]图3是沿着图2的A-A线截取的剖视图；
[0019]图4是示出根据本发明的实施例1的半导体装置的剖视图；
[0020]图5是示出根据本发明的实施例1的半导体装置的等效电路图；
[0021]图6是示出根据本发明的实施例1的半导体装置的平面布局图；
[0022]图7是示出根据本发明的实施例1的变型I的半导体装置的平面布局图；
[0023]图8是示出根据本发明的实施例1的变型2的半导体装置的平面布局图；
[0024]图9是示出根据本发明的实施例2的半导体装置的平面布局图；
[0025]图10是示出根据本发明的实施例2的半导体装置的平面布局图；
[0026]图11是示出根据本发明的实施例2的变型I的半导体装置的平面布局图；
[0027]图12是示出根据本发明的实施例2的变型2的半导体装置的平面布局图；
[0028]图13是示出根据本发明的实施例2的变型2的半导体装置的平面布局图；
[0029]图14是沿着图13的B-B线截取的剖视图；
[0030]图15是示出根据本发明的实施例3的半导体装置的平面布局图；以及
[0031]图16是示出根据本发明的实施例3的变型的半导体装置的平面布局图；以及
[0032]图17是示出根据比较例的半导体装置的平面布局图。
【具体实施方式】
[0033]下文中，将参照附图详细描述本发明的实施例。顺便提及，在用于说明实施例的所有附图中，相同的附图标记被分别附于具有相同功能的构件，将省略对其的重复描述。另夕卜，在下面的实施例中，原则上，除非有特别要求，否则将不重复对相同或类似部件的描述。另外，本申请中提到的掩模除了用作用于蚀刻或离子蚀刻的保护膜的硬掩模和光致抗蚀剂膜等之外，还意指在光刻过程中进行曝光时使用的光掩模(光栅)。
[0034](实施例1)
[0035]以下，将使用图1至图5描述根据本实施例的半导体装置。根据本实施例的半导体装置涉及固态成像装置，具体地讲，涉及通过分开曝光形成的并且在一个像素内具有多个光电二极管的固态成像装置。
[0036]图1是示出根据本实施例的固态成像装置的平面布局图。作为根据本实施例的半导体装置的固态成像装置IS是CMOS(互补型金属氧化物半导体)图像传感器，并且如图1中所示，具有像素阵列区PEA和从平面图看包围像素阵列区PEA的外围区SR。在外围区SR中设置向各像素发送控制信号的控制信号生成电路(控制信号生成单元、控制信号生成装置)CS ο也就是说，外围区SR是固态成像装置IS的端部。
[0037]另外，尽管在附图中未示出，但在外围区SR中设置有读出电路、输出电路和行选择电路等。另外，尽管在附图中未示出，但在外围区SR中还形成总体上管理本固态成像装置的整体操作的控制电路。
[0038]包括控制信号生成电路CS的这些电路布置在固态成像装置IS的拐角处，S卩，从平面图看具有环矩形形状的外围区SR的拐角处。例如，用于执行与外部电联接的焊盘(未示出)等形成在除了外围区SR中的拐角之外的区域中，S卩，形成在沿着具有环矩形形状的外围区SR的分别四条边的延伸部分中。
[0039]从平面图看，像素阵列区PEA具有矩形形状。多个像素PEl和PE2以矩阵形式分别布置在像素阵列区PEA中。图1中示出的X轴方向是沿着构成固态成像装置的半导体衬底的主表面延伸的方向，并且是沿着将像素PEl和PE2以复数形式线性布置所遵循的行方向延伸的方向。另外，作为沿着与半导体衬底的主表面延伸的方向并且与X轴方向正交的Y轴方向是沿着将像素PEl和PE2以复数形式线性布置所遵循的列方向延伸的方向。也就是说，像素PEl和PE2并排布置成矩阵形式。顺便提及，为了容易理解附图，只示出了布置在X轴方向上的8列和布置在Y轴方向上的2行的像素，但实际上有更大数量的像素布置在X轴方向和Y轴方向上。
[0040]这里，像素PEl以矩阵形式(阵列形式)被多个并排地布置在像素阵列区PEA的第一区域IA中。像素PE2以矩阵形式(阵列形式)多个并排地布置在像素阵列区PEA的第二区域2A中，第二区域2A与第一区域IA相邻。控制信号生成电路CS形成在与像素PE2相邻的外围区SR的拐角处。第一区域IA和第二区域2A彼此相邻，使边界线DL插入其间。边界线DL是沿着Y轴方向延伸的线。在附图中，用虚线指示边界线DL。
[0041]根据本实施例的固态成像装置是通过分开曝光而形成的半导体芯片。也就是说，在芯片面积大到类似于固态成像装置的半导体装置的制造过程中，可用一个掩模进行曝光的范围是受限的。因此，存在以下情况:不可以通过使用一个掩模进行一次曝光，即一次照射，对半导体晶圆中的要被用于一个芯片的整个区域进行曝光。
[0042]在这种情况下，例如，使用两个掩模执行两次曝光，从而暴露要被用于一个芯片的整个区域。在通过这种分开曝光，即结合曝光，进行的曝光处理中，例如，通过第一照射对要被用于一个芯片的区域的第一曝光区域进行曝光，通过第二照射对该区域的第二曝光区域进行曝光。因此，对整个半导体衬底上方的光致抗蚀剂膜进行两次曝光，此后进行显影，从而形成预定的抗蚀剂图案，由此完成半导体装置的制造。
[0043]图1中示出的第一区域IA是第一曝光区域的部分，第二区域2A是第二曝光区域的部分。在附图中，通过用于第一曝光区域的掩模，形成当从边界线DL观看时左侧的像素阵列区PEA和外围区SR中形成的元件和布线等。通过用于第二曝光区域的掩模，形成当从边界线DL观看时右侧的像素阵列区PEA和外围区SR中形成的元件和布线等。
[0044]据认为，由于在分开曝光中用不同掩模曝光第一区域IA和第二区域2A，因此布置成矩阵的像素PE2的组(一组)形成在相对于布置成矩阵的像素PEl的组(一组)在一个方向上偏离的位置处。这是因为，当通过在分开曝光中分别使用不同掩模对分开的区域执行曝光处理时，由于出现因曝光装置造成的尺寸变化或者掩模的叠置误差，导致在分别用多个掩模形成的图案之间出现位置或尺寸的差异。
[0045]像素PEl具有光电二极管(光接收元件、光电转换部件)PDl和PD2，光电二极管PDl和TO2中的每个生成对应于照射光强度的信号(电荷)并且具有一个显微镜头ML(参照图2)。像素PE2具有光电二极管(光接收元件、光电转换部件)PD3和TO4，光电二极管TO3和TO4中的每个生成对应于照射光强度的信号(电荷)并且具有一个显微镜头ML(参照图2)。也就是说，像素PEl和PE2分别在其内部具有两个光电二极管。
[0046]用于控制像素阵列区PEA的像素PEl和PE2的控制信号布线CWl至CW4联接于控制信号生成电路CS。控制信号布线CWl至CW4沿着Y轴方向越过第二区域2A侧上的外围区SR并且沿着X轴方向延伸于像素阵列区PEA上。在Y轴方向上从控制信号生成电路CS延伸的控制信号布线CWl至CW4被形成在沿着第二区域2A在X轴方向上的端部的边所延伸的外围区SR的正上方，但不形成在外围区SR中的其它区域正上方。控制信号布线CWl至CW4分别从外围区SR正上方沿着X轴方向分支到像素阵列区PEA上方，并且以复数形式延伸。
[0047]也就是说，控制信号布线CWl至CW4分别从像素阵列区PEA外部延伸到像素阵列区PEA侧，如在像素阵列区PEA的第一区域IA和第二区域2A的布置方向上看到的。
[0048]从控制信号生成电路CS延伸的控制信号布线CWl和CW2分别越过第二区域2A并且联接到第一区域IA的像素PEl。从控制信号生成电路CS延伸的控制信号布线CW3和CW4分别联接到第二区域2A的像素PE2。为了容易理解附图，在本文中使用控制信号布线CWl和CW2经过第二区域2A中的各像素PE2的下侧这种表述，而控制信号布线CWl至CW4中的任一条实际上形成在各像素的光电二极管的上方。
[0049]具体地讲，控制信号布线CWl电联接到构成转移晶体管的栅电极，所述转移晶体管用于控制各像素PEl中的光电二极管PDl处所生成的电荷的转移。控制信号布线CW2电联接到构成用于控制各像素PEl中的光电二极管Η)2处所生成电荷的转移的转移晶体管的栅电极。也就是说，控制信号布线CWl和CW2分别越过像素阵列区PEA中的第二区域2A正上方并且联接到第一区域IA的各像素PE中的两个光电二极管中的一个。附图示出各控制信号布线附带黑圈，因此与黑圈重叠的光电二极管和控制信号布线彼此联接。
[0050]类似地，控制信号布线CW3电联接到构成用于控制各像素PE2中的光电二极管PD3处所生成电荷的转移的转移晶体管的栅电极。控制信号布线CW4电联接到构成用于控制各像素PE2中的光电二极管PD4处所生成电荷的转移的转移晶体管的栅电极。也就是说，控制信号布线CW3和CW4分别联接到像素阵列区PEA中的第二区域2A的各像素PE2中的两个光电二极管中的一个，而没有形成在第一区域IA正上方。
[0051]这里，控制信号生成电路CS是这样的电路，其控制将被发送到与各光电二极管相邻形成的转移晶体管的栅电极的信号。如随后将描述的，控制信号生成电路CS可以是控制将被发送到作为选择晶体管或重置晶体管的栅电极的信号的电路，所述选择晶体管或重置晶体管是分别包括在像素PEl或PE2中的外围晶体管的一部分。然而，在本文中，将在假设控制信号生成电路CS基本上被看作用于转移晶体管的控制的电路的前提下，描述控制信号生成电路CS。
[0052]以下，将使用图2描述多个像素和联接到像素的布线的具体布局。图2是平面布局图，以放大形式示出表现根据本实施例的半导体装置的固态成像装置的部分。在本文中，示出一个像素PEl和布置成相对于像素PEl对准的两个像素PE2，其中有插入其间的边界线DL。由于除了布线的布局之外，像素中的每个具有基本相同的结构，因此以下将以举例方式描述像素PEl的构造。
[0053]如图2中所示，像素PEl具有一个显微镜头ML和位于光接收单元中的光电二极管PDl和PD2。从平面图看，在像素PEl中，这个显微镜头ML和这两个光电二极管I3Dl和PD2分别被布置成彼此重叠。顺便提及，在像素PE2中，显微镜头ML和这两个光电二极管PDl和TO2被布置成彼此重叠。在附图中，用虚线指示各显微镜头ML的轮廓。
[0054]在像素PEl中，多个外围晶体管和衬底接触部分(未示出)围绕光接收单元布置。光接收单元、外围晶体管和衬底接触部分相应的有源区的外围边缘被有源隔离区EI包围。本文中提到的外围晶体管分别指示重置晶体管RST、放大晶体管AMI和选择晶体管SEL。
[0055]从平面图看，包括光接收单元的有源区AR的形状接近矩形。各外围晶体管形成在一个像素PEl内的同一有源区中。有源区沿着光接收单元的有源区AR的一侧在X轴方向上延伸。尽管在附图中未示出，但构成各衬底接触部分的有源区例如沿着光接收单元的有源区AR的另一侧在X轴方向上延伸，或者例如以岛的样式形成在有源区AR的相邻区域中。
[0056]以有源区AR的光电二极管作为源区的转移晶体管TXl和以有源区AR的光电二极管PD2作为源区的转移晶体管TX2形成在有源区AR的另一侧或形成在位于和各外围晶体管的形成侧的相对侧的一侧。也就是说，在有源区AR内，光电二极管和PD2并排布置在X轴方向上，转移晶体管TXl和TX2与光电二极管roi和TO2相关联地并排布置在X轴方向上。
[0057]外围晶体管中的每个具有在Y轴方向上延伸的栅电极GE，转移晶体管TXl和TX2中的每个具有在X轴方向上延伸的栅电极GE。栅电极GE包括例如多晶硅并且通过插入栅电极GE和半导体衬底之间的栅绝缘膜(未示出)形成在半导体衬底上方。
[0058]在形成外围晶体管的有源区中，重置晶体管RST、放大晶体管AMI和选择晶体管SEL依次并排布置在X轴方向上。重置晶体管RST和放大晶体管AMI彼此共享漏区。另外，重置晶体管RST的源区联接到转移晶体管TXl和TX2的漏区，即，浮动扩散(浮动扩散部分)FD。放大晶体管AMI的源区用作选择晶体管SEL的漏区。选择晶体管SEL的源区联接到输出线0L，如将使用图5描述的。
[0059]图2中示出的转移晶体管TXl和TX2的漏区、选择晶体管SEL的源区、重置晶体管RST的源区和放大晶体管AMI的漏区分别是形成在半导体衬底的主表面中的N+型半导体区中。衬底接触部分(未示出)是形成在半导体衬底的主表面中的P+型半导体区。接触塞CP分别联接到它们半导体区的上表面。另外，尽管在附图中未示出，但接触塞直至联接到相应外围晶体管的栅电极GE的上表面。顺便提及，本文中省略了联接到外围晶体管的布线的图示。
[0060]衬底接触部分(未示出)中的每个是被施加地电位GND(参照图5)的区域，并且其作用是通过将半导体衬底上表面处阱的电位固定于OV来防止各外围晶体管的阈值电压发生变化。
[0061]对应于光接收单元的有源区AR内的布置在X轴方向上的光电二极管PDl和光电二极管TO2都是在Y轴方向上延伸的半导体元件。也就是说，光电二极管roi和PD2的纵向方向沿着Y轴方向延伸。
[0062]如随后将使用图3和图4描述的，光电二极管PDl包括形成在半导体衬底的主表面中的N—型半导体区NI以及作为P型半导体区的阱区WL。同样地，光电二极管PD2包括形成在半导体衬底的主表面中的N—型半导体区N2以及阱区WL。可假设属于图2中示出的光接收元件的光电二极管HH和TO2已经形成在用于形成N—型半导体区NI和N2的区域中。在有源区AR中的光接收单元中，P—型阱区形成在除了其中形成有N—型半导体区NI和N2的区域之外的区域中。
[0063]虽然从平面图看有源区AR具有接近矩形的形状，但在该矩形的四条边中的一条边上形成两个突出部分。转移晶体管TXl的漏区(浮动扩散H))形成在这些突出部分中的一个处，转移晶体管TX2的漏区(浮动扩散FD)形成在这些突出部分中的另一个处。另外，栅电极GE被布置成分别横跨这两个突出部分。
[0064]这两个突出部分彼此联接。也就是说，有源区AR具有环状布局，包括矩形图案和从矩形图案一侧突出并且彼此联接的两个突出图案。因此，转移晶体管TXl和T2彼此共享浮动扩散FD。元件隔离区EI以与有源区AR外部类似的方式，形成在被形成环状的有源区AR包围的区域中。顺便提及，这两个突出部分可不联接于半导体衬底SB的主表面。也就是说，有源区AR可没有环状结构。在这种情况下，转移晶体管TXl和ΤΧ2的浮动扩散H)通过半导体衬底上方的接触塞和布线彼此电联接。
[0065]虽然到目前为止已经描述了像素PEl的结构，但像素PE2也具有类似结构。也就是说，像素PE2具有光电二极管PD3和TO4，光电二极管TO3和PD4在X轴方向上布置在从平面图看与显微镜头ML重叠的有源区AR中。外围晶体管形成在有源区AR的相邻区域中。
[0066]这里，由于使用不同掩模通过分开曝光形成第一区域IA的像素PEl和第二区域2A的像素PE2，因此以边界线DL作为边界，它们的相互位置在一个方向上偏移。因此，像素PEl和像素PE2在像素阵列中基本上线性并排布置在X轴方向上，但严格意义上在形成位置上移位。因此，尽管彼此相邻的两个像素PEl之间的间隔和彼此相邻的两个像素PE2之间的间隔基本上相同，但在上述间隔和彼此相邻的像素PEl和PE2之间的间隔之间有差异。
[0067]接触塞CP联接到像素PE2的转移晶体管TXl和TX2的栅电极GE的上表面。接触塞CP联接到位于光电二极管ro3和TO4和转移晶体管TXl和TX2上方的布线Ml。布线Ml构成层叠在半导体衬底上方的多个布线层中最靠下的第一布线层。
[0068]这里，为了容易理解附图，在本文中，布线Ml只被示出在附图右侧的像素PE2中，但布线Ml和将布线Ml和栅电极GE联接的接触塞CP形成在所有像素中。也就是说，布线Ml逐一联接到像素PEl和PE2的转移晶体管TXl和TX2的栅电极GE。另外，在附图中省略接触塞和与浮动扩散FD联接的布线的图示。
[0069]从平面图看，与转移晶体管TXl的栅电极GE联接的布线Ml从栅电极GE正上方起，沿着像素PE2的有源区AR的短边在Y轴方向上延伸。与转移晶体管TX2的栅电极GE联接的布线Ml也类似地沿着有源区AR的另一短边在Y轴方向上延伸。另外，类似地，即使在像素PEl中，布线Ml也联接到转移晶体管TXl和TX2的栅电极GE中的每个。布线Ml是用于检测发送到转移晶体管TXl和TX2中的每个的栅电极GE的信号的布线。
[0070]另外，与像素PEl的转移晶体管TXl联接的布线Ml(未示出)通过像素PEl的转移晶体管TXl的栅电极GE正上方的通路Vl联接到其对应的控制信号布线CWl。同样地，与像素PEl的转移晶体管TX2联接的布线Ml (未示出)通过像素PEl的转移晶体管TX2的栅电极GE正上方的通路Vl联接到其对应的控制信号布线CW2。
[0071]另外，与像素PE2的转移晶体管TXl联接的布线Ml通过像素PE2的转移晶体管TXl的栅电极GE正上方的通路Vl联接到其对应的控制信号布线CW3。同样地，与像素PE2的转移晶体管TX2联接的布线Ml通过像素PE2的转移晶体管TX2的栅电极GE正上方的通路Vl联接到其对应的控制信号布线CW4。顺便提及，在图2中，以透明形式示出位于布线Ml下方的各接触塞CP。另外，以透明形式示出位于控制信号布线CWl至CW4下方的通路VI。
[0072]控制信号布线CWl至CW4构成布线层中的被设置成比第一布线层高的一层的第二布线层。控制信号布线CW3和CW4中的每条终止于在X轴方向上与边界线DL相邻的像素PE2并且没有延伸到第一区域IA上方。
[0073]因此，在本实施例中，分隔开的控制信号布线CWl至CW4分别电联接到分别与第一区域IA的像素PEI和第二区域2A的像素PE2中包括的光电二极管PD I至HM相邻的转移晶体管TXl和TX2的栅电极GE。也就是说，可各自地独立控制与光电二极管roi相邻的转移晶体管TX1、与光电二极管TO2相邻的转移晶体管TX2、与光电二极管TO3相邻的转移晶体管TXl和与光电二极管ro4相邻的转移晶体管TX2。
[0074]顺便提及，另外，不仅通过在形成有源区AR和元件隔离区EI的过程中的曝光过程，而且还通过用分开曝光进行的多个曝光过程，形成N—型半导体区NI和N2、栅电极GE、层间绝缘膜、布线Ml和控制信号布线CWl至CW4等。使用不同掩模，对通过边界线DL分隔开的分开的曝光区域都执行这些曝光过程。
[0075]也就是说，即使在诸如用于形成N—型半导体区NI和N2的离子注入过程、用于形成接触孔以在其内嵌入接触塞CP的过程等任何过程中，也执行分开曝光。边界线DL被限定为在任何分开曝光过程中用于划分的边界。结果，N—型半导体区NI和N2、栅电极、接触孔、布线M1、控制信号布线CWl至CW4等的平面布局被形成为在各个区域中被移位的形状，边界线DL插入这些区域之间。
[0076]图2示出下述结构，其中，在相对于像素PE2在同一方向上移位后的位置处分别形成构成像素PEI的有源区AR、光电二极管H) I和TO2、和围绕有源区AR设置的栅电极GE和接触塞CP等。然而，由于使用不同的掩模通过不同的曝光过程分别对有源区AR、光电二极管PDl和TO2、栅电极GE和接触塞CP等进行图案形成，因此它们的图案不限于是通过在同一方向上移位相同的移位量来形成的。也就是说，由于掩模的位置移位，在不同过程中形成图案的有源区、半导体区、栅电极和布线等可通过以边界线DL的附近作为边界在各种方向上移位而形成，而并不是在同一方向上移位而形成的。
[0077]图3中示出沿着一个像素PEl的A-A线截取的剖视图，即沿着光电二极管PDl和PD2的布置方向的剖视图。在图3中示出的剖视图中，省略了层叠在半导体衬底SB上方的多个层间绝缘膜之间的边界的图示。如图3中所示，在包括N—型单晶硅等的半导体衬底SB的上表面内形成P—型阱区WL。在阱区WL上方，形成将有源区AR和其它有源区切开的元件隔离区EI。元件隔离区EI包括例如氧化硅膜并且被嵌入形成在半导体衬底SB的上表面中的凹槽中。
[0078]N—型半导体区NI和N2形成在阱区WL的上表面内，并且被插入有元件隔离区EI。与N—型半导体区NI形成PN结的阱区WL用作光电二极管roi的阳极。与N—型半导体区N2形成PN结的阱区WL用作光电二极管TO2的阳极。N—型半导体区NI和N—型半导体区N2设置在被插入有元件隔离区EI的一个有源区AR内。
[0079]因此，包括N—型半导体区NI和阱区WL的光电二极管PDl和包括N—型半导体区N2和阱区WL的光电二极管PD2形成在像素中形成的有源区AR内。通过将阱区WL暴露于半导体衬底SB的上表面的上方的区域，而将光电二极管PDl和PD2并排布置在有源区AR内。N—型半导体区NI和N2的形成位置分别对应于图2的光电二极管和TO2的形成位置。也就是说，其中形成N—型半导体区NI和N2的部分用作光电转换部。
[0080]N—型半导体区NI和N2中的每个的形成深度比阱区WL的形成深度浅。另外，嵌入了元件隔离区EI的半导体衬底SB的上表面处的沟槽的深度比N—型半导体区NI和N2中的每个的形成深度浅。
[0081 ]层间绝缘膜IF形成在半导体衬底SB上方，覆盖元件隔离区EI和光电二极管PDl和PD2。层间绝缘膜IF是多个绝缘膜层叠而成的层叠膜。多个布线层层叠在层间绝缘膜IF内。被层间绝缘膜IF覆盖的布线Ml形成在作为最下层的第一布线层中。控制信号布线CWl至CW4(参照图2)通过层间绝缘膜IF形成在布线Ml上方。布线Ml和控制信号布线CWl至CW4是主要包含例如铝(Al)的布线。滤色器CF形成在层间绝缘膜IF上方，显微镜头ML形成在层间绝缘膜IF上方。当操作固态成像装置时，通过显微镜头ML和滤色器CF，用光照射光电二极管PDl和 PD2。
[0082]在包括光电二极管roi和TO2的有源区AR正上方没有形成布线。这样是防止从显微镜头ML入射的光被布线遮蔽并且防止对应于各像素的光接收单元的光电二极管roi和PD2不被光照射。相反，布线设置在除了有源区AR之外的区域中，防止在形成外围晶体管等的有源区中发生光电转换。
[0083]图4中示出一个像素PEl的剖视图，S卩，与图3中示出的剖视图正交的方向上的剖视图。该剖视图不出光电二极管F1Dl、与光电二极管PDl相邻的转移晶体管TXl的栅电极GE、与栅电极GE联接的接触塞CP、布线Ml、通路Vl和控制信号布线CWl和CW2.
[0084]如图4中所示，构成光电二极管roi的N—型半导体区NI和对应于N—型半导体区的浮动扩散ro彼此分开地形成在半导体衬底SB的主表面的有源区AR中。栅电极GE通过栅绝缘膜GI形成在N—型半导体区NI和浮动扩散H)之间的半导体衬底SB的主表面上方。N—型半导体区N1、浮动扩散H)和栅电极GE构成转移晶体管TXl。层间绝缘膜IF形成在半导体衬底SB的主表面上方，以覆盖转移晶体管TXl和光电二极管PDl。位于栅电极GE上方的布线Ml和位于布线Ml上方的控制信号布线CWl和CW2形成在层间绝缘膜IF内。
[0085]栅电极GE和位于其正上方的布线Ml通过嵌入在接触孔中的接触塞CP彼此电联接，所述接触孔穿透在布线Ml和栅电极GE之间的层间绝缘膜IF。此外，布线Ml和位于其正上方的控制信号布线CWl通过嵌入在通路孔中的通路Vl彼此电联接，所述通路孔穿透在布线Ml和控制信号布线CWl之间的层间绝缘膜IF。也就是说，控制信号从控制信号布线CWl通过通路V1、布线Ml和接触塞CP发送到转移晶体管TXl的栅电极GE。
[0086]控制信号布线CWl和CW2被布置成没有遮蔽从半导体衬底SB上方照射到光电二极管roi上的光，并且从平面图看不与光电二极管roi重叠。这也类似地用于图2中示出的控制信号布线CW3和CW4。
[0087]在作为根据本实施例的半导体装置的固态成像装置中，在一个像素内设置两个光电转换部(例如，光电二极管)，因为这样可以提高例如在具有图像平面相位差型自动聚焦系统的数码相机中使用根据本实施例的固态成像装置时的聚焦精度和速度。此数码相机能够从在分别由像素中的一个光电二极管和该像素中的另一个光电二极管所检测到的信号之间的偏差量，即其间的相位差，来计算用于聚焦所必需的镜头驱动量，并且在短时间段内实现聚焦。因此，由于可通过在各像素中设置多个光电二极管在固态成像装置内形成更多精细的光电二极管，因此可以增强自动聚焦的精度。
[0088]顺便提及，当输出所拍摄图像时，各像素中的两个光电二极管的信号(电荷)被一齐作为一个信号输出。因此，可以得到图像质量等同于配备多个均只具有一个光电二极管的像素的固态成像装置的图像质量的图像。
[0089]另外，本实施例描述了其中P型阱区被看作阳极并且作为N—型半导体区的扩散层被看作阴极的光电二极管。然而，本实施例不限于此。即使在具有均包括N型阱和在N型阱中的P—型扩散层的光电二极管或者在它们的表面中均存在与像素阱相同的导电类型的扩散层的光电二极管的固态成像装置中，也可得到类似的效果。另外，固态成像装置的类型不限于CMOS图像传感器。即使在CCD(电荷耦合装置)的情况下，也可通过实现类似结构来得到以上效果。
[0090]接下来，图5中示出根据实施例的半导体装置中包括的一个像素的等效电路图。图1中示出的像素PEl中的每个具有图5中示出的电路。另外，包括图1中示出的光电二极管TO3和PD4的各像素PE2具有与图5中示出的电路类似的电路。尽管将在本文中以举例方式描述一个像素PEl的电路和操作，但像素PE2的电路和操作也是类似的。
[0091]如图5中所示，像素具有:光电二极管H)I和PD2，其执行光电转换;转移晶体管TXl，其转移光电二极管PDl中产生的电荷;转移晶体管TX2，其转移光电二极管PD2中产生的电荷。另外，像素具有:浮动扩散(浮动扩散部分)FD，其累积从转移晶体管TXl和TX2转移的电荷；自己放大晶体管AMI，其放大浮动扩散FD的电位。
[0092]像素还配备:选择晶体管SEL，其选择是否要向联接到读出电路的输出线OL输出经放大晶体管AMl放大的电位;重置晶体管RST，其将光电二极管PD I和TO2的阴极和浮动扩散FD的电位初始化成预定电位。转移晶体管TXl和TX2、重置晶体管RST、放大晶体管AMl和选择晶体管SEL中的每个是例如N型MOS晶体管。
[0093]作为负侧上的电源电位的地电位GND被施加到光电二极管roi和Η)2的阳极。光电二极管TOl和TO2的阴极分别联接到转移晶体管TXl和TX2的源。浮动扩散H)联接到转移晶体管TXl和T2的漏极、重置晶体管RST的源极和放大晶体管AMl的栅极。正侧上的电源电位VCC被施加到重置晶体管RST的漏极和放大晶体管AMl的漏极。放大晶体管AMl的源极联接到选择晶体管SEL的漏极。选择晶体管SEL的源极联接到与以上读出电路联接的输出线0L。
[0094]接下来，将描述像素的操作。首先，向转移晶体管TXl和TX2和重置晶体管RST的栅电极施加预定电位，从而使转移晶体管TXl和TX2和重置晶体管RST都成为导通状态。在这样做时，保留在光电二极管ro I和TO2中的电荷和累积在浮动扩散ro中的电荷流向正侧上的电源电位VCC，使得光电二极管roi和PD2和浮动扩散FD的电荷被初始化。此后，使重置晶体管RST成为截止状态。
[0095]接下来，用入射光照射光电二极管roi和TO2之间的PN结，使得通过光电二极管roi和TO2产生光电转换。结果，在光电二极管roi和PD2中分别产生电荷。通过转移晶体管TXI和TX2将电荷全都转移到浮动扩散ro O浮动扩散ro将转移的电荷累积在其内。因此，浮动扩散FD的电位发生改变。
[0096]接下来，当使选择晶体管SEL成为导通状态时，浮动扩散H)的变化后电位经放大晶体管AMl放大，之后被输出到输出线OL。然后，读出电路读取输出线OL的电位。
[0097]顺便提及，当执行图像平面相位差型自动聚焦时，光电二极管PDl和TO2的电荷被顺序转移和读取，而没有通过转移晶体管TXi和TX2将电荷同时转移到浮动扩散ro，从而将电荷值读出至光电二极管PD I和TO2。当执行成像时，光电二极管PD I和TO2的电荷被同时转移到浮动扩散FD。也就是说，通过将光电二极管的有源区中的各像素的两个光电二极管的两个输出之和来计算与静止图像相关的输出。
[0098]顺便提及，在图1中，已经描述了以下情况:通过固态成像装置IS的其中控制信号布线被布置在第二区域2A侧的拐角处的转移栅极控制信号生成电路CS生成信号，并且以第二区域2A和第一区域IA的次序输出信号。然而，当然可采用从第一区域IA侧向第二区域2A侧依次供应信号的结构。
[0099]本实施例的主要特征在于，可通过在左右分开的区域中不同的驱动状况来控制各像素，并且各个像素中包括的两个光电二极管中的远离像素阵列区PEA中心的光电二极管彼此联接，从而可以分别地控制远离中心的光电二极管组和靠近中心的光电二极管组。
[0100]下文中，将使用图17中示出的比较例来描述根据本实施例的半导体装置的效果。图17是示出作为根据比较例的半导体装置的固态成像装置的平面布局图。
[0101]如图17中所示，根据比较例的固态成像装置ISA具有与图1中示出的根据本实施例的固态成像装置IS相同的结构，除了控制信号布线的布线布局。也就是说，通过分开曝光来形成根据比较例的固态成像装置ISA。使用分开的掩模形成第一区域IA中的像素PEl和第二区域2A中的像素PE2。
[0102]这里，从控制信号生成电路CS延伸的控制信号布线CWA和CWB分别联接到布置在X轴方向上的一行的所有像素PEl和PE2。具体地讲，同一控制信号布线CWA联接到与预定行的多个像素PEi中分别包括的光电二极管roi相邻的转移晶体管的栅电极和与预定行的多个像素PE2中分别包括的光电二极管Η)3相邻的转移晶体管的栅电极。另外，同一控制信号布线CWB联接到与预定行的像素PEl中分别包括的光电二极管TO2相邻的转移晶体管的栅电极和与预定行的像素ΡΕ2中包括的光电二极管TO4相邻的转移晶体管的栅电极。
[0103]另外，控制信号布线CWA和CWB联接到布置在Y轴方向上的多行的所有像素PEl和ΡΕ2。也就是说，从控制信号布线CWA发送的控制信号被发送到像素阵列区PEA中的所有光电二极管HH和TO3。从控制信号布线CWB发送的控制信号被发送到像素阵列区PEA中的所有光电二极管TO2和PD4。也就是说，比较例旨在通过使用转移晶体管以独立方式分别分开各像素中包括的两个光电二极管。然而，比较例不旨在分别控制第一区域IA中的像素PEl和第二区域2A中的像素PE2。
[0104]这里，通过诸如数码相机的成像镜头检测入射到布置成阵列形式的像素中的每个上的光从而执行成像的固态成像装置涉及以下问题。也就是说，在包括一个显微镜头的各像素中的两个光电二极管中，原则上，当在一聚焦就执行成像时，得到相同的成像输出。由于以这种方式得到相同输出，因此难以以精确相同的位置和大小来制作一个像素中的两个光电二极管。
[0105]另外，在数字单镜头反光式相机等中的固态成像装置中，图像区域的中央部及其外围部分之间的亮度差，即，诸如阴影等的所谓图像异常，往往会由于固态成像装置的芯片尺寸大而导致出现。也就是说，就在成像时入射到固态成像装置上的光的亮度而言，固态成像装置的端部小于固态成像装置的中央部。余弦第四定律(下文中被简称为cos4定律)被视为导致以上的成因之一。cos4定律是以角度Θ入射到成像镜头的光学轴上的光中的在图像区域中的图像平面亮度变成COS9~4倍的定律。
[0106]具体地进行描述，相对于以角度Θ入射到成像镜头的光学轴上的光从物侧看到的显见隔膜的大小变成COS0的两倍大。另外，从成像镜头到图像平面的光的距离变成1/COS0倍。当从垂直于光的表面观察时到达图像平面的光的光通量密度与cos0~2成正比。此外，由于光以角度Θ入射到图像平面上，因此其亮度变成COS0倍。图像平面亮度凭借四个性质的合成效果而变成cos9~4倍。
[0107]也就是说，在成像时施加到固态成像装置上的光的亮度随着它变得远离成像镜头的光学轴而变小。当芯片尺寸大时，亮度的这种减小变得不可忽略。在这种情况下，出现以下问题:因为通过成像得到的图像随着图像从其中心到其外周的亮度降低，所以图像质量劣化。另外，在执行上述图像平面相位差型自动聚焦并且在每个像素中具有两个光电二极管的固态成像装置中，尤其是在靠近像素阵列区端部的各像素中，由于COS4定律，导致各像素中的两个光电二极管的输出之间出现差异，从而造成聚焦变得延迟的问题。
[0108]顺便提及，即使在每个像素中的光电二极管的数量是一个或多个的任一种情况下，会出现由于COS4定律而导致图像质量劣化的问题和减小自动聚焦速度的问题。
[0109]另外，在通过执行分开曝光而形成的固态成像装置中，使用对于每多个曝光而言不同的掩模来执行曝光处理。因此，即使在第一曝光区域和第二曝光区域中的每个中形成同一种图案的同一过程中进行光刻时，也使用多个掩模通过曝光对光致抗蚀剂膜执行图案转印。结果，由于出现因各掩模或曝光装置造成的尺寸变化或者出现重叠误差，导致通过掩模分别形成的图案之间将有可能出现间隔或大小等的差异。在这种情况下，出现以下问题:由于该差异，导致在第一曝光区域和第二曝光区域中的各个像素之间出现输出值差异并且出现图像异常。
[0110]另外，由于因分开曝光造成的各种因素，导致一个像素中的两个光电二极管之间出现输出差异。因此，自动聚焦检测的误差变大，聚焦所需的时间变长。如果校正输出差异的额外电路被设置用于解决此问题，则存在诸如在固态成像装置的操作延迟和功耗增加的问题等。
[0111]在图17中示出的根据比较例的固态成像装置ISA中，相对于一个像素PEl形成一个显微镜头(未示出)和两个光电二极管roi和TO2。这也类似地用于像素PE2。在从同一物体发射的光通量进入显微镜头的情况下围绕显微镜头的光学轴彼此相邻的光电二极管PDl和PD2所接收的光量之间相符表明焦点已对焦。另一方面，一个像素PEl中的光电二极管F1Dl和PD2的输出值之间的相互差异表明焦点没有被对焦，焦点位置相对于例如固态成像装置的表面移位到上侧或下侧。
[0112]现在，当如上所述由于cos4定律导致在各像素PEl中的光电二极管PDl和PD2之间出现输出差异时，不可以实现精确的成像和迅速的自动聚焦。另一方面，通过如根据比较例的固态成像装置ISA中一样使用控制信号布线CWA和CWB分别控制各像素PEl中的光电二极管roi和TO2，得到以下效果。也就是说，通过例如向用于光电二极管roi和TO2等的相应转移栅电极的控制线施加脉冲数量不同的信号，允许远离成像镜头光学轴的光电二极管在长时间段内执行光电转换，从而可以使聚焦时两个光电二极管roi和TO2的输出值彼此相等。
[0113]然而，在使用不同掩模执行分开曝光以分别在第一区域IA和第二区域2A中形成像素PEl和PE2的固态成像装置ISA中，有可能由于通过分开曝光等在其它区域中形成的光电二极管等的图案之间的尺寸差异，导致在多个曝光区域中的相应像素之间将出现输出差异。在比较例中，控制信号布线CWA分别联接到第一区域IA的各PEl和第二区域2A的各PE2。控制信号布线CWB分别联接到第一区域IA的各PEl和第二区域2A的各PE2。因此，不可以通过在第一区域IA中的光电二极管I3Dl和TO2和第二区域2A中的光电二极管TO3和PD4之间校正累积时间等防止出现输出差异。
[0114]结果，由于出现固态成像装置得到的各图像的图像质量的劣化问题和图像平面相位差类型自动聚焦的延迟问题，因此半导体装置的性能劣化。
[0115]根据本实施例的半导体装置是通过分开曝光形成的并且在各像素内具有两个光电二极管。如本文中的图1中所示，控制信号布线CWl联接到形成在作为第一曝光区域的第一区域IA中的各像素PEl中的两个光电二极管中的光电二极管PDl，控制信号布线CW2联接到形成在作为第一曝光区域的第一区域IA中的各像素PEl中的两个光电二极管中的光电二极管PD2。另外，控制信号布线CW3联接到形成在作为第二曝光区域的第二区域2A中的各像素PE2中的两个光电二极管中的光电二极管TO3，控制信号布线CW4联接到形成在作为第二曝光区域的第二区域2A中的各像素PE2中的两个光电二极管中的光电二极管TO4。
[0116]在本实施例中，通过对固态成像装置IS的像素电路(参照图5)中的各转移晶体管的栅极进行控制，改变累积照射到各光电二极管上的光所需的时间，从而可以调节(校正)各光电二极管的输出。另外，还可以通过使用重置晶体管调节在用于浮动扩散H)的电荷的复位时间，控制各光电二极管中的电荷累积，从而执行校正。另外，还可以通过使用选择晶体管调节选择时间段，控制在各光电二极管的读取，从而执行校正。
[0117]具体地讲，介绍了当针对由于cos4定律导致远离像素阵列区PEA(图像区域)的中心布置在外部的各光电二极管的输出减少这一问题，通过各转移晶体管的栅极控制来执行校正时，通过以下操作执行校正。也就是说，通过增加用于导通与远离中心位于外部的各光电二极管相邻的转移晶体管的栅电极的脉冲的次数或者延长脉冲一次的导通时间等，增加布置在外部的各光电二极管的输出。通过使用此驱动系统，能够减少由于cos4定律导致的图像区域外周的输出减少。
[0118]另外，当通过控制重置晶体管的栅执行校正时，执行下面的操作。在设置浮动扩散FD的初始电位的大小时(参照图5)，施加到重置晶体管的栅极的电压的值是非常重要的。浮动扩散FD的初始电位被认为被设置成通过从电源电位减去重置晶体管的阈值电压而得到的值。然而，这里，可通过根据像素阵列区中的布置位置调节施加到重置晶体管的栅极的电位，将浮动扩散FD的初始电位设置成对于各像素而言不同的值。
[0119]由于当浮动扩散ro的初始电位改变时，电荷从光电二极管转移到浮动扩散ro所需的时间改变，因此可以得到与转移晶体管的栅电极处的脉冲的数量如上所述改变的情况类似的效果。
[0120]另外，当通过选择晶体管的栅极控制执行校正时，执行下面的操作。也就是说，可通过根据像素阵列区中的布置位置改变各像素的选择晶体管的栅电压来改变选择晶体管的漏电流驱动能力。因此，可以改变检测到的输出电位。因此，可以得到与转移晶体管的栅电极处的脉冲的数量如上所述改变的情况类似的效果。
[0121]因此，控制信号布线CWl至CW4可以是不限于如上所述的转移晶体管的栅极控制的那些信号布线，而是用于重置晶体管或选择晶体管的栅极控制的信号布线。
[0122]顺便提及，如图5中所示，信号从像素PEl的外部被发送到转移晶体管TXl和TX2、重置晶体管RST和选择晶体管SEL的栅电极中的每个。也就是说，可通过从像素PEl外部延伸的布线，分别控制转移晶体管TXl和TX2、重置晶体管RST和选择晶体管SEL。另一方面，放大晶体管AMI的栅电极联接到浮动扩散H)。不可以通过将控制信号从像素PEl的外部直接发送到栅电极来控制放大晶体管AMI。
[0123]也就是说，这里，针对每个光电二极管，控制各个像素中包括的各个晶体管的栅电极的可控栅电极。也就是说，本实施例旨在各自独立地控制图1中示出的像素PEI和PE2中包括的光电二极管roi至ro4。更具体地讲，可表明光电二极管roi至ro4的栅电极受独立地控制。
[0124]因此，在本实施例中，可分别控制为了进行分开曝光而用边界线DL划分开的第一区域IA和第二区域2A中的光电二极管roi和TO2和光电二极管PD3和PD4。因此，可通过各自独立地控制一个像素中的两个光电二极管，得到校正因cos4定律造成的两个光电二极管之间的输出差异的效果。除此之外，可校正由于分开曝光而导致设置在两个曝光区域之间的像素或光电二极管之间的输出差异。
[0125]换句话讲，通过如上所述地安装这些控制信号布线CWl至CW4，可通过控制累积时间等，将由于分开曝光而导致的左曝光区域和右曝光区域之间的输出差异校正成同一水平。另外，还可执行校正各像素的两个光电二极管之间的输出差异。
[0126]因此，可以防止由于像素或光电二极管之间的输出差异导致固态成像装置得到的图像的外周部分变暗。也就是说，可以增强固态成像装置得到的图像的图像质量。另外，可以防止由于光电二极管之间的输出差异导致图像平面相位差型自动聚焦被延迟。因此，可以提高半导体装置的性能。
[0127]顺便提及，尽管已经描述了在图1和图2中的相邻像素PEl和PE2之间限定用于分开曝光的边界线DL的情况，但用于分开曝光的边界线DL可限定成在它与预定像素PED重叠的位置，如图6中所示。图6是示出根据本实施例的半导体装置的平面布局图。
[0128]在图6中，边界线DL被限定在像素PED中包括的光电二极管HH和光电二极管TO4之间。因此，在像素PED中的有源区AR的长边的中央部中形成阶梯DP。另外，在由像素PED的外围晶体管形成并且设置在放大晶体管AMI和选择晶体管SEL之间的有源区AR中，在与边界线DL重叠的位置形成阶梯。由于没有接触塞CP联接到构成放大晶体管AMI和选择晶体管SEL之间的漏区的半导体衬底的主表面，因此即使出现阶梯，接触塞CP中也没有出现连接故障。边界线DL与预定列中布置在Y轴方向上的多个像素PED全都重叠。
[0129]因用于分开曝光的曝光区中的边界线DL存在于像素PED的中心，在像素PED中的光电二极管roi和光电二极管PD4之间出现位置位移。当使用此固态成像装置执行成像时，在像素PED中的光电二极管F1Dl和光电二极管Η)4之间会出现因分开曝光造成的输出差异。
[0130]在图6中，为了校正输出差异，控制信号布线CWl联接到像素PED中的光电二极管中的第一区域IA中的光电二极管PDl，控制信号布线CW4联接到像素PED中的光电二极管中的第一区域2Α中的光电二极管PD4。因此，可以校正即使与边界线DL重叠的像素PED中的光电二极管F1Dl和光电二极管Η)4之间的因分开曝光造成的输出差异。
[0131]顺便提及，当同一像素PED中的光电二极管PDl和光电二极管HM通过用于将它们联接到第一区域IA中的像素PEl的控制信号布线CWl和用于将它们联接到第二区域2Α中的像素ΡΕ2的控制信号布线CW4来分开进行控制变成问题时，例如，可由控制信号布线CW3控制像素PED中的光电二极管I3Dl，可由控制信号布线CW4控制光电二极管TO4。
[0132]〈关于变型1>
[0133]下文中，将使用图7描述本实施例的变型I。图7是示出作为本实施例的变型I的半导体装置的平面布局图。
[0134]本变型的布局与使用图1描述的布局的不同之处在于，只有控制信号布线CWl和CW3从控制信号生成电路CS延伸，而控制信号布线CWl联接到第一区域IA中的所有光电二极管roi和TO2并且控制信号布线CW3联接到第二区域2A中的所有光电二极管TO3和TO4。
[0135]认为存在例如以下情况:像素中的两个光电二极管之间的由于cos4定律导致的输出差异小。也就是说，认为当芯片尺寸相对小时，尽管由于例如诸如两个光电二极管的面积各自很大以及像素数量小的原因而导致需要进行分开曝光，但当比较图像区域中心及其外围像素中的像素时，各像素中的两个光电二极管之间的输出差异小。
[0136]在这种情况下，有这样的可能:当如图1中所示设置对所述第一区域IA和第二区域2A的像素PEI和PE2中的相应两个光电二极管的两个转移晶体管的栅电极进行独立控制的控制信号布线时，入射到各光电二极管的上部中的光的孔径比将由于布线而减小。因此，本变型采用这样的结构，其中，只设置用于校正对应于右曝光区域和左曝光区域的第一区域IA和第二区域2A之间的输出差异的控制线。
[0137]此布局减少了布线数量并且提高了光入射效率。另外，由于不存在减少的布线的驱动功耗，因此还得到功耗降低的效果。顺便提及，本变型的构造也可应用于下述情况，其中，如随后使用图9描述的实施例2中一样，从固态成像装置的芯片的右侧和左侧供应控制信号。
[0138]〈关于变型2>
[0139]下文中，将使用图8描述本实施例的变型2。图8是示出作为本实施例的变型2的半导体装置的平面布局图。尽管在图1中布置在Y轴方向上的像素的行数仅仅被示出为2行，但在图8中4行被示出是布置在Y轴方向上的像素的行数。
[0140]本变型的布局与使用图1描述的布局的相同之处在于，本变型具有以下结构:控制信号布线CWl至CW4从控制信号生成电路CS延伸并且各自独立联接到像素PEl和PE2中包括的两个光电二极管。然而，尽管布置在Y轴方向上的预定2行的像素等同于图1的布局，但相对于这些行布置在Y轴方向上的其它像素与使用图1描述的布局的不同之处在于，只有控制信号布线CWl或CW3相联接。
[0141]也就是说，针对Y轴方向上的每两行，交替地布置各像素的两个光电二极管被不同控制信号布线分别控制的像素、以及各像素的两个光电二极管被相同控制信号布线分别控制的像素。
[0142]具体地讲，当第一行、第二行、第三行和第四行的像素依次布置在Y轴方向上时，在第一行和第二行处的第一区域IA的像素PEl中的每个内，控制信号布线CWl联接到光电二极管roi并且控制信号布线CW2联接到光电二极管PD1。另一方面，在第三行和第四行处的第一区域IA的像素PEl中的每个内，一条控制信号布线CWl联接到光电二极管roi和PD2二者。也就是说，在第一行和第二行中使用图1中示出的布线布局，在第三行和第四行中使用图7中示出的布线布局。
[0143]如以上在变型I中描述的，存在以下情况:诸如在像素的数量少并且允许操作速度有余量的情况下，不必实现具有高精确度的图像平面相位差型自动聚焦的精度。在这种情况下，在整个像素阵列区PEA中，可以联接针对每个曝光区域而言不同的信号布线并且设置用于针对每一行或多行独立控制每个像素的两个光电二极管的控制信号布线。
[0144]因此，由于可减少控制信号的数量，因此可以实现整个芯片的功耗降低。另外，还可以通过随着金属布线的数量减小提高各光电二极管正上方的各金属布线的孔径比来提高诸如灵敏度的特性。另外，由于可以校正预定行中的各像素的两个光电二极管之间的输出差异，因此还可抑制自动聚焦精度劣化。
[0145]顺便提及，本变型的构造也可应用于如随后将使用图9描述的实施例2中一样从固态成像装置的芯片的右侧和左侧供应控制信号的情况下。
[0146](实施例2)
[0147]下文中，将使用图9描述实施例2。图9示出根据本实施例的半导体装置的平面布局图。
[0148]本实施例的布局与使用图1描述的布局相同之处在于，通过使用控制信号布线CWl和CW2独立地控制第一区域IA中的光电二极管PDl和PD2，通过使用控制信号布线CW3和CW4独立地控制第二区域2A中的光电二极管TO3和TO4。然而，本实施例的布局与使用图1描述的布局不同之处在于，控制信号布线CWl和CW2没有越过第二区域2A正上方并且在像素阵列区PEA中从固态成像装置IS中的控制信号布线CW3和CW4的相对侧延伸。
[0149]也就是说，在设置在图9中的固态成像装置IS左侧的第一区域IA中，控制信号布线CWl和CW2从第一区域IA的左外围区SR延伸并且联接到像素PEl。在位于固态成像装置IS右侧的第二区域2A中，控制信号布线CW3和CW4从第一区域2A的右外围区SR延伸并且联接到像素PE2。在这种情况下，控制信号布线CWl和CW2穿过例如沿着X轴方向从形成在外围区SR的右拐角形成的控制信号生成电路CS延伸的一部分的外围区SR，并且从第一区域IA左侧上的外围区SR上方延伸到第一区域IA上方。
[0150]换句话讲，控制信号布线CWl和CW2从附图的固态成像装置IS的左端，S卩，第一区域IA和第二区域A的布置方向上位于第一区域IA上的像素阵列区PEA外部的外围区SR，延伸到第一区域1A。另外，控制信号布线CW3和CW4从附图的固态成像装置IS的右端，S卩，第一区域IA和第二区域A的布置方向上位于第二区域2A上的像素阵列区PEA外部的外围区SR，延伸到第二区域2A。
[0151]也就是说，外围区SR具有第一外围区域和第二外围区域。第一外围区域、第一区域1A、第二区域2A和第二外围区域依次布置在X轴方向上。光电二极管roi和TO2分别由从第一外围区域延伸的控制信号布线CWl和CW2发送的信号控制。光电二极管TO3和TO4分别由从第二外围区域延伸的控制信号布线CW3和CW4发送的信号控制。控制信号生成电路CS在位于包括第一区域IA和第二区域2A的像素阵列区PEA外部的外围区SR内并且形成在第二外围区域侧上。
[0152]在整个芯片右侧上从一侧供应控制信号布线CWl至CW4的布局中，在芯片右端的各像素和芯片左端的各像素而言之间，被设置用于操作各像素的时间大大不同。这里，尤其是当由于分开曝光而导致在各像素内晶体管的形成尺寸出现差异时，存在以下问题:高速操作的操作余量变小。同样地，当从一侧向具有大芯片尺寸的固态成像装置的像素输入控制信号时，即使在图像平面相位差型自动聚焦的操作中，操作余量也变小，从而致使变得难以执行高速聚焦检测的问题。
[0153]因此，本实施例已经采用以下布局:按照布置在X轴方向上的分开曝光区域(第一区域IA和第二区域2A)在X轴方向上从芯片的两侧分别供应控制信号布线。在这种情况下，由于可同时从芯片的右侧和左侧供应控制信号，因此将信号供应到整个特定行所需的时间变短，从而导致能够实现高速操作。另外，由于可以防止在第一区域IA和第二区域2A中的一个中的控制信号的转移中发生延迟，可针对整个芯片同时执行成像。
[0154]另外，随着像素阵列区PEA中的各像素从像素阵列区PEA的中心被隔开，由于cos4定律导致照射光的亮度降低，因此相比于在像素阵列区PEA的中央部中的各像素处，必须以更高的精度来校正在像素阵列区PEA的端部处的各像素中的两个光电二极管之间的输出差升。
[0155]在本实施例中，由于即使在第一区域IA和第二区域2A二者中也可从像素阵列区PEA的端部侧供应控制信号布线，因此从固态成像装置IS的X轴方向上的端部处的外围区SR导向X轴方向上的像素阵列区PEA的端部处的各像素的各控制信号布线的长度短。因此，可以以更高精度执行调节X轴方向上的像素阵列区PEA的端部处的各像素中的两个光电二极管之间的输出差异。
[0156]另外，由于用于将信号转移到第二区域2A的控制信号布线CW3和CW4没有布置在第一区域IA上方并且用于将信号转移到第一区域IA的控制信号布线CWl和CW2没有布置在第二区域2A上方，因此位于各区域上方的布线的数量减少，光入射效率提高。
[0157]顺便提及，如图10中所示，从右侧和左侧供应的控制信号布线可在X轴方向上在芯片的中央部中(即，在边界线DL的附近)彼此联接。图10是根据本实施例的半导体装置的平面布局图。
[0158]这里，从附图的固态成像装置IS的左端延伸的控制信号布线CWl和从固态成像装置IS的右端延伸的控制信号布线CW3彼此联接于第一区域IA和第二区域2A之间的边界。另夕卜，从附图的固态成像装置IS的左端延伸的控制信号布线CW2和从固态成像装置IS的右端延伸的控制信号布线CW4彼此联接于第一区域IA和第二区域2A之间的边界。
[0159]在这种情况下，像素阵列区PEA的中央部附近的各像素由从固态成像装置的右端和左端二者发送的控制信号中的提早到达像素的控制信号控制。这里，期望的是，控制信号以相同时刻从固态成像装置的右端和左端二者到达像素阵列区PEA的中心。
[0160]〈关于变型1>
[0161]以下，将使用图11描述本实施例的变型I。图11是示出作为本实施例的变型I的半导体装置的平面布局图。
[0162]本变型的局部与使用图9描述的布局的不同之处在于，控制信号调节部ADl插入在控制信号生成电路CS和像素阵列区PEA之间的外围区SR中延伸的控制信号布线CWl和CW2的中途，控制信号调节部AD2插入在控制信号生成电路CS和像素阵列区PEA之间的外围区SR中延伸的控制信号布线CW3和CW4的中途.
[0163]这里，控制信号布线CWl至CW4从固态成像装置的右侧和左侧二者的端部供应到像素阵列区PEA。当控制信号生成电路CS设置在固态成像装置IS的右侧，S卩，第二区域2A侧的固态成像装置IS的拐角处的外围区SR中时，从控制信号生成电路CS延伸的控制信号布线CWl和CW2明显绕过像素阵列区PEA的外部并且从像素阵列区PEA的左端供应。
[0164]也就是说，从控制信号生成电路CS到第一区域IA的控制信号布线CWl和CW2的长度比从控制信号生成电路CS到第二区域2A的控制信号布线CW3和CW4的长度长。在这种情况下，当将从像素阵列区PEA的左侧供应的控制信号布线CWl和CW2和从像素阵列区PEA的右侧供应的控制信号布线CW3和CW4彼此进行比较时，在控制信号布线CWl和CW2中出现控制信号延迟。
[0165]为此原因，在本变型中，提供用于调节被设置用于驱动控制信号的时间的控制信号调节部ADl和AD2。也就是说，控制信号调节部ADl具有加速控制信号的功能，控制信号调节部AD2具有延迟控制信号的功能。
[0166]因此，使用控制信号调节部AD2延迟经由控制信号布线CW3和CW4从固态成像装置IS的右端供应的控制信号，从而使得可以将驱动时间与经由控制信号布线CWl和CW2从固态成像装置IS的左端供应的控制信号进行对准。另外，通过使用控制信号调节部ADl，使经由控制信号布线CWl和CW2从固态成像装置IS的左端供应的控制信号的转移更快，从而使得可以将驱动时间与经由控制信号布线CW3和CW4从固态成像装置IS的右端供应的控制信号进行对准。
[0167]也就是说，本变型具有控制信号调节部，各控制信号调节部致使将控制信号从控制信号生成电路CS转移到像素PEl所需的时间和将控制信号从控制信号生成电路CS转移到像素PE2所需的时间之间的时间差减小。顺便提及，可通过只设置控制信号调节部ADl或AD2来执行上述驱动时间的调节。
[0168]可用各种方法实现用于实现以上调节功能的装置。例如，考虑当使用控制信号调节部AD2延迟信号时，通过单独供应的时钟信号将其计数为时钟的数量，以执行其调节。另夕卜，考虑当通过使用控制信号调节部ADl使被设置用于转移各信号的时间提早时，在其电路中构建能够改变控制信号调节部ADl中驱动驱动器的晶体管大小的装置等。
[0169]当执行以上调节时，可以以与执行成像相同的时间来控制第一区域IA和第二区域2A中相应的像素PEl和PE2。因此，由于可得到精确图像，因此可提高半导体装置的性能。
[0170]顺便提及，因为在本变型中，使用控制信号调节部来调节曝光区域中的各个像素的驱动时间的构造甚至可应用于从用于固态成像装置的芯片的一个端部供应控制信号的情况，如使用图1、图7和图8描述的。也就是说，可应用以提早向远离用于固态成像装置的芯片的对应一个端部的曝光区域中的各像素转移控制信号这样的方式执行调节操作的构造或者延迟发送到接近该端部的曝光区域中的各像素的信号的构造。
[0171]〈关于变型2>
[0172]以下，将使用图12描述本实施例的变型2。图12是示出作为本实施例的变型2的半导体装置的平面布局图。
[0173]本变型的布局不同于图9中示出的布局。在X轴方向上的像素阵列区PEA的端部和第一区域IA的端部布置像素PE3。在X轴方向上的像素阵列区PEA的另一端部和第二区域2A的端部布置像素PE4。第一区域IA中的像素PE3具有两个光电二极管HH和TO2并且具有与各像素PEl相同的结构，除了布线结构之外。另外，第二区域2A中的像素PE4具有两个光电二极管TO3和TO4并且具有与各像素PE2相同的结构，除了布线结构之外。
[0174]控制信号布线CWl分别联接到显示PEl的光电二极管PDl。控制信号布线CW2分别联接到显示PEl的光电二极管PD2。控制信号布线CW3分别联接到显示PE2的光电二极管TO3。控制信号布线CW4分别联接到显示PE2的光电二极管PD4。这种结构与使用图9描述的结构相同。然而，这里，还设置像素PE3和PE4和控制信号布线CW5至CW8。
[0175]例如，像素PE3在X轴方向上从像素阵列区PEA的左端起并排布置两个。例如，像素PE4在X轴方向上从像素阵列区PEA的右端起并排布置两个。像素PEl和PE2在像素阵列区PEA的预定行中的像素PE3和PE4之间并排布置多个。也就是说，在附图中，X轴方向上布置的像素PEl只被示出为2个，X轴方向上布置的像素PE2只被示出为2个。然而，实际上，X轴方向上并排布置更多的像素PEl和PE2。
[0176]从控制信号生成电路CS延伸的控制信号布线CW5和CW6以与控制信号布线CWl和CW2类似的方式从固态成像装置IS的左侧供应到第一区域1A。从控制信号生成电路CS延伸的控制信号布线CW7和CW8以与控制信号布线CW3和CW4类似的方式从固态成像装置IS的右侦_应到第二区域2A。控制信号布线CW5联接到像素PE3的光电二极管PDl，控制信号布线CW6联接到像素PE3的光电二极管TO2。另外，控制信号布线CW7联接到像素PE4的光电二极管TO3，控制信号布线CW8联接到像素PE4的光电二极管TO4。
[0177]也就是说，控制信号布线CW5至CW8是用于控制形成在像素阵列区PEA的右端和左端的像素PE3和PE4的布线并且没有直接延伸到像素PEl和PE的形成区域上。另外，控制信号布线CWl至CW4没有联接到像素PE3和PE4。此布线布局得到如下所述的效果，其中，除了在其它像素之外，期望在操作状况下执行在诸如像素阵列区PEA的端部的特定部分区域中的各像素的驱动。
[0178]首先，当像素PE3和PE4是在没有被光以光学方式照射的状态下检测各像素的输出的OB(光学黑色)像素时，可以分别控制用于在像素阵列区PEA中成像的有效像素PEl和PE2和作为OB像素的像素PE3和PE4。
[0179]如图13和图14中所示，作为OB像素的像素PE3具有以下结构:布线(遮光膜)M3设置在第三布线层中，该第三布线层处于其中包括的光电二极管PDl和TO2和显微镜头ML之间，以遮蔽光电二极管HH和TO2的上部。图13是示出本变型的像素PE3和与对应相对PE3相邻的像素PEl的平面布局。图14是沿着图13的B-B截取的剖视图。尽管本文中将描述像素PE3的结构，但像素PE4(参照图12)也具有类似的布局。在图13中，用虚线指示布线M3的轮廓，省略接触塞CP和与转移晶体管TXl和TX2的栅电极GE联接的布线Ml的图示。
[0180]如图13和图14中所示，用包括例如铝膜的布线M3覆盖位于像素PE3的光电二极管PDl和PD2正上方的区域。也就是说，从平面图看，像素PE3的光电二极管PDl和TO2与布线M3重叠。布线M3形成在布线Ml和控制信号布线CWl至CW8的上方。因此，由于即使使用本变型的固态成像装置执行成像，光也被布线M3遮蔽，因此没有用光照射像素PE3的光电二极管PDl和TO2。因此，像素PE3可以检测一直不照射的光的输出。
[0181]OB像素是诸如当检测在成像时因暗电流等造成的输出并且校正通过成像得到的图像时使用的像素。存在以下情况:可以期望在不同于成像时使用的各有效像素的状况下操作此像素并且以较高精度测量输出。也就是说，存在例如期望多次读取用于检测作为参考的黑色水平的OB像素的情况、期望在长时间段中只读取OB像素的情况等。
[0182]在这种情况下，因为在本变型中，能够将图12中示出的作为OB像素的像素PE3和PE4与其它有效像素分开控制，从而使得可以提高读取OB像素的精度。
[0183]另一方面，当像素PE3和PE4是并非OB像素的有效像素时，即，当遮光膜M3没有如图
13和图14中所示地形成时，得到以下效果。
[0184]也就是说，其次，可以抑制像素阵列区PEA的端部(外围部分)处的像素之外的像素阵列区PEA的中央部中的像素PEl和PE2的输出。也就是说，由于就照射光的亮度而言像素阵列区PEA的中央部大，因此使读取中央部中的像素PEI和PE2所需的时间短，以减小输出电压，从而使得可以减小中央部和端部处的像素之间的输出差异。
[0185]另外，因为当像素阵列区PEA中的各像素与像素阵列区PEA的中心分隔开，由于COS4定律导致照射光的亮度降低，因此可通过延长像素阵列区PEA的端部的像素PE3和PE4处的光电二极管roi至ro4的读出时间等来减小像素阵列区pea中的像素之间的输出差异。
[0186]顺便提及，像素PE3和PE4可不仅布置在像素阵列区PEA的X轴方向上的端部处，而且还布置在Y轴方向上的端部处。另外，本变型的构造甚至也可应用于从用于固态成像装置的芯片的一端供应控制信号的情况，如使用图1、图7和图8描述的。
[0187](实施例3)
[0188]下文中，将使用图15描述实施例3。图15是示出根据本实施例的半导体装置的平面布局图。
[0189]尽管本实施例中的各像素在结构上与使用图9描述的各像素相同，但下文中将在改变各像素的名字和代码的同时描述各像素的结构。另外，这里将描述控制信号布线CWR、CWG和CWB从控制信号生成电路CS延伸的情况。本实施例涉及下述固态成像装置，其中，将多种类型的像素设置用于检测不同颜色，并且按照诸如所谓拜耳阵列(Bayer array)的形式来布置这些像素。
[0190]如图15中所示，在像素阵列区PEA的第一区域IA和第二区域2A中分别布置数量为多个的红色像素PER、绿色像素PEGB和PEGR和蓝色像素PEB。尽管通过以边界线DL作为边界执行分开曝光来形成固态成像装置IS，但将在不区分第一区域IA和第二区域2A中的像素的代码的情况下在本实施例中对此进行描述。也就是说，第一区域IA和第二区域2A中的红色像素PER、绿色像素PEGB和PEGR和蓝色像素PEB具有光电二极管PDl和PD2。在本文中为绿色像素PEGB和PEGR画上阴影，以便容易地理解附图。
[0191]红色像素PER是致使光电二极管只检测通过位于光电二极管上方的滤色器的红光的像素。绿色像素PEGB和PEGR中的每个是致使光电二极管只检测通过滤色器的绿光的像素。蓝色像素PEB是致使光电二极管只检测通过滤色器的蓝光的像素。
[0192]因此，在本实施例中，根据颜色的数量，在像素阵列区中形成用于分别检测多种颜色的多种像素。
[0193]这里，作为红色像素PER、绿色像素PEGB和PEGR和蓝色像素PEB这四个像素的布置的布局，采用将这四个像素设置为一个单元的拜耳阵列。也就是说，例如，当布置成垂直两行和水平两列的四个像素被定义为一组时，绿色像素PEGB和蓝色像素PEB从左侧起依次布置在第一行中，红色像素PER和绿色像素PEGR从左侧起依次布置在第二行中。另外，绿色像素PEGB和PEGRS卩使在Y轴方向和X轴方向二者上都没有彼此毗连。
[0194]换句话讲，用于检测不同颜色的像素交替布置在各行各列。也就是说，多个蓝色像素PEB和绿色像素PEGB交替布置在像素阵列区PEA的预定行中。绿色像素PEGR和红色像素PER交替布置在与预定行相邻的行中。另外，蓝色像素PEB和红色像素PER交替布置在倾斜方向上。在其它地方，绿色像素PEGB和PEGR交替布置在倾斜方向上。在像素阵列区PEA中，例如，在X轴方向和Y轴方向上，重复地形成将以上四个像素定义为一个单元的单元。
[0195]这里，控制信号布线CWG和CWB被供应到蓝色像素PEB和绿色像素PEGB在X轴方向上布置成的行。另外，控制信号布线CWR和CWG被供应到绿色像素PEGR和红色像素PER在X轴方向上布置成的行。也就是说，控制信号布线CWG被供应到所有行，而控制信号布线CWR和CWB被交替供应到布置在Y轴方向上的多行。
[0196]控制信号布线CWG联接到绿色像素PEGB和PEGR中的每个的两个光电二极管PDl和PD2 二者。另外，控制信号布线CWB联接到蓝色像素PEB中的每个的两个光电二极管I3Dl和TO2二者。另外，控制信号布线CWR联接到红色像素PER的每个的两个光电二极管roi和TO2 二者。也就是说，在其中没有形成这种使各像素中包括的两个光电二极管被各自独立地控制的布线布局。
[0197]相比于绿色像素PEGB和PEGR，红色像素PER具有在其光电二极管处的半导体衬底的深区域中执行光电转换的特性。另外，相比于绿色像素PEGB和PEGR，蓝色像素PE具有在其光电二极管处的半导体衬底的浅区域中执行光电转换的特性。依据这些特性，红色像素PER和蓝色像素PEB的灵敏度低于绿色像素PEGB和PEGR。在这种情况下，如果在比灵敏度低的像素(即，红色像素PER或蓝色像素PEB、或这二者)之外的各像素处进行成像的累积时间被减少，则所有像素的输出可得以平衡。
[0198]因此，如在本实施例中，不同的控制信号布线联接到要被检测出的各颜色的像素，从而使得可以独立地控制红色像素PER、蓝色像素PEB和绿色像素PEGB和PEGR的各光电二极管的累积时间。因此，由于可在对于各颜色而言最佳的驱动状况下操作各像素，因此可提高图像平面相位差型自动聚焦的校正精度。因此，可以提高半导体装置的性能。
[0199]顺便提及，使用图1至图14描述的固态成像装置还可根据如图15中所示设置有多种颜色而不同的像素。也就是说，例如，使用图1至图14描述的固态成像装置中的每个可具有拜耳阵列。
[0200]〈关于变型〉
[0201]下文中，将使用图16描述本实施例的变型。图16是示出作为本实施例的变型的半导体装置的平面布局图。
[0202]本变型旨在分别控制各像素中包括的两个光电二极管，其中，设置针对各颜色不同的像素。如图16中所示，像素的布置类似于图15中示出的布局。这里，从控制信号生成电路CS延伸的控制信号布线CWl、CW2和CWR被从固态成像装置IS的左侧供应到第一区域1A。从控制信号生成电路CS延伸的控制信号布线CW1、CW2和CWR被从固态成像装置IS的右侧供应到第二区域2A。
[0203]控制信号布线CWl联接到绿色像素PEGB和PEGR和蓝色像素PEB相应的光电二极管roi。另外，控制信号布线CW2联接到红色像素PER、绿色像素PEGB和PEGR和蓝色像素PEB相应的光电二极管Η)2。控制信号布线CWR联接到红色像素PER相应的光电二极管roi。
[0204]也就是说，控制信号布线CW2联接到所有像素，但控制信号布线CWl和CWR联接到按照每隔一个地布置在每行中的像素。另外，控制信号布线CWl和CW2被供应到布置在Y轴方向上的所有行，但每隔一行地供应控制信号布线CWR。
[0205]这里，具体地讲，就在半导体衬底的深区域中执行光电转换的特性而言，红色像素PER的灵敏度比其它颜色像素低。因此，存在以下情况:期望减少在除了红色像素PER之外的各像素中累积电荷所需的时间，并且平衡相应的颜色示出。在本变型中，控制信号布线CWG联接到红色像素PER中包括的两个光电二极管的一个光电二极管roi，从而能够仅使红色像素PER的光电二极管相对于红色像素PER的光电二极管PD2和其它像素的光电二极管而被分开控制。
[0206]因此，可通过只独立地控制各红色像素PER的光电二极管HH并且调节例如累积电荷所花费的时间来平衡所有像素的输出。因此，由于可以提高图像平面相位差型自动聚焦的校正精度，因此可提高半导体装置的性能。
[0207]至于对于除此构造以外的构造，也可只在蓝色像素PEB中独立地控制光电二极管。
[0208]尽管已经基于优选实施例具体描述了本发明的发明人创造的本发明，但本发明不被限于以上引用的实施例。无需赘言的是，可在不脱离本发明主旨的范围内对本发明进行各种改变。
【主权项】
1.一种半导体装置，所述半导体装置包括: 固态成像装置，其包括: 半导体衬底，所述半导体衬底在其主表面具有被在第一方向上布置的第一区域和第二区域； 第一像素，所述第一像素具有形成在所述半导体衬底的所述主表面中的第一光电转换部和第二光电转换部，并且所述第一像素被形成在所述第一区域中；以及 第二像素，所述第二像素具有形成在所述半导体衬底的所述主表面中的第三光电转换部和第四光电转换部，并且所述第二像素被形成在所述第二区域中， 其中，所述第一光电转换部至所述第四光电转换部能够被各自独立地控制。2.根据权利要求1所述的半导体装置，其中，从平面图看，以多个并排的方式形成为矩阵形式的所述第一像素的组被形成为相对于以多个并排的方式形成为矩阵形式的所述第二像素的组而在一个方向上移位。3.根据权利要求1所述的半导体装置，其中，通过分别控制被发送到在所述第一像素和所述第二像素中形成的晶体管的栅电极的信号，来各自独立地控制所述第一光电转换部至所述第四光电转换部。4.根据权利要求3所述的半导体装置，其中，所述晶体管是转移晶体管、重置晶体管、或选择晶体管。5.根据权利要求1所述的半导体装置， 其中，所述固态成像装置包括被布置在所述第一方向上的第一外围区域、所述第一区域、所述第二区域和第二外围区域， 其中，由通过从所述第一外围区域延伸的第一信号布线发送的信号，来控制所述第一光电转换部， 其中，由通过从所述第一外围区域延伸的第二信号布线发送的信号，来控制所述第二光电转换部， 其中，由通过从所述第二外围区域延伸的第三信号布线发送的信号，来控制所述第三光电转换部，以及 其中，由通过从所述第二外围区域延伸的第四信号布线发送的信号，来控制所述第四光电转换部。6.根据权利要求5所述的半导体装置， 其中，所述固态成像装置还具有控制信号生成单元，所述控制信号生成单元向所述第一信号布线至所述第四信号布线发送信号，以及 其中，所述固态成像装置还具有信号调节单元，所述信号调节单元减少在将信号从所述控制信号生成单元转移到所述第一像素所花费的时间和将信号从所述控制信号生成单元转移到所述第二像素所花费的时间之间的差异。7.根据权利要求1所述的半导体装置，所述半导体装置还包括第三像素，所述第三像素被设置在包括所述第一区域和所述第二区域在内的像素阵列区的端部，并且从平面图看在所述半导体衬底的所述主表面中形成有第五光电转换部和第六光电转换部， 其中，所述第一光电转换部至所述第六光电转换部能够被各自独立地控制。8.根据权利要求7所述的半导体装置，其中，在所述第五光电转换部和所述第六光电转换部的正上方，形成遮光膜。9.根据权利要求1所述的半导体装置， 其中，所述第一像素和所述第二像素根据多种颜色的数量而分别设置有用于分别检测所述多种颜色的多种像素，以及 其中，所述第一像素和所述第二像素能够针对要被检测出的每个颜色来被独立地控制。10.根据权利要求1所述的半导体装置，所述半导体装置还包括: 第四像素，所述第四像素具有被形成在所述半导体衬底的所述主表面中的两个第七光电转换部，并且所述第四像素被形成在所述第一区域中；以及 第五像素，所述第五像素具有被形成在所述半导体衬底的所述主表面中的两个第八光电转换部，并且所述第五像素被形成在所述第二区域中， 其中，所述两个第七光电转换部能够由从第一信号布线发送的信号来控制，以及 其中，所述两个第八光电转换部能够由从第二信号布线发送的信号来控制。11.根据权利要求1所述的半导体装置，其中，在使用所述固态成像装置进行成像时，入射到所述半导体衬底的所述主表面上的光的亮度在所述半导体衬底的所述主表面的端部处比在所述半导体衬底的所述主表面的中央部处小。12.一种半导体装置，所述半导体装置包括: 固态成像装置，其包括: 半导体衬底，所述半导体衬底在其主表面上具有被布置在第一方向上的第一区域和第二区域； 第一像素，所述第一像素具有被形成在所述半导体衬底的所述主表面中的两个第一光电转换部，并且所述第一像素被形成在所述第一区域中；以及 第二像素，所述第二像素具有被形成在所述半导体衬底的所述主表面中的两个第二光电转换部，并且所述第二像素被形成在所述第二区域中， 其中，所述两个第一光电转换部能够由从第一信号布线发送的信号来控制， 其中，所述两个第二光电转换部能够由从第二信号布线发送的信号来控制，以及 其中，所述两个第一光电转换部和所述两个第二光电转换部能够被各自独立地来控制。13.根据权利要求12所述的半导体装置，其中，从平面图看，以多个并排的方式形成为矩阵形式的所述第一像素的组被形成为相对于以多个并排的方式形成为矩阵形式的所述第二像素的组而在一个方向上移位。14.根据权利要求12所述的半导体装置， 其中，所述第一像素和所述第二像素根据多种颜色的数量而分别设置有用于分别检测所述多种颜色的多种像素，以及 其中，所述第一像素和所述第二像素能够针对要被检测出的每个颜色来被各自独立地控制。
【文档编号】H01L27/146GK106024816SQ201610195780
【公开日】2016年10月12日
【申请日】2016年3月31日
【发明人】木村雅俊
【申请人】瑞萨电子株式会社