一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件的制作方法
【专利摘要】一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件，该半导体具备：在P型衬底上设有埋氧，埋层上设有N型漂移区，其上有P型阱区和N型缓冲区，在N型缓冲区内有重掺杂的P型集电极区，在P型阱区内有重掺杂的P型发射极区与N型发射极区，在P型阱区表面设有栅氧化层，其上有多晶硅层，在重掺杂的P型发射极区内设有第一纵向沟槽且其深及埋氧，上述沟槽局部向内侧扩展形成间距相等的第一横向沟槽且其延伸至漂移区，在重掺杂的P型集电极区设有第二纵向沟槽且其深及埋氧，上述沟槽局部向内侧扩展形成间距相等的第二横向沟槽且其延伸至漂移区，上述所有沟槽内有填充物，所述填充物为外部包裹耐压介质的多晶硅且位于漂移区内的填充物为耐压介质。
【专利说明】
一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
技术领域
[0001]本发明主要涉及功率半导体器件技术领域，是一种新型快关断绝缘体上硅横向绝缘栅双极型晶体管，特别适用于单片集成功率芯片中，用来实现对各种电路系统的准确控制。
【背景技术】
[0002]绝缘体上硅横向绝缘栅双极性晶体管(S01-LIGBT)是集功率SOI横向双扩散金属-氧化物-半导体场效应晶体管(LDM0SFET)的高速度、功率双极型晶体管(BJT)的大电流密度和SOI全介质隔离等优点于一身的功率器件，因而它具有驱动简单、保护容易、开关频率高等优点，因此基于以上优点，S01-LIGBT现广泛应用于各种高功率的电力电子设备中。
[0003]由于S01-LIGBT通常在集成电路中用作功率开关器件，当S01-LIGBT工作在开关状态时，随着开关频率的增加，开关损耗会随之增大，进而制约器件工作效率的提高，而且功率器件S01-LIGBT的开关损耗可能会产生很高的热量，引起过大的温升，对器件的可靠性影响很大。其次，当功率器件处于导通状态下，为了获得整个电路系统最低的损耗，应把功率器件的导通损耗降低到最低。因此，作为功率开关器件的S01-LIGBT器件，要求其既具有较低的开关损耗又要有较低的导通损耗。为了获得较低的开关功耗，应要求S01-LIGBT器件具有较短的关断时间；为了获得较低的导通损耗，应要求S01-LIGBT器件具有较低的导通压降。为了降低器件的关断时间，目前提出一些结构，例如Dual LIGBT，DPT LIGBT与SSALIGBT等，在降低关断时间的同时又会带来一些别的问题。对于Dual LIGBT来说，在器件关断时，会将第二栅开启，为电子提供通路，此结构需要额外的控制电路，且其增加了器件面积与复杂度。其他降低关断时间的结构也会带来降低器件导通电流密度或耐压不足等问题。
[0004]因此，在保持器件耐压的基础上降低器件的关断时间和降低器件导通压降是SO1-LIGBT的主要发展方向，对功率集成电路的发展与设计具有重要的意义。
【发明内容】
[0005]本发明针对上述问题，提出了一种快关断横向绝缘栅双极型晶体管。该结构在保持器件耐压不降低的前提下，显著降低了器件的关断时间，同时也降低了器件的导通压降。
[0006]—种快关断绝缘体上硅横向绝缘栅双极型晶体管器件，包括:P型衬底，在P型衬底上设有埋氧，在埋氧上设有N型漂移区，在N型漂移区的两侧分别设有N型缓冲区和P型阱区，在N型缓冲区内有重掺杂的P型集电极区，重掺杂的P型集电极区上连接有阳极金属，P型阱区内设有重掺杂的P型发射极区与重掺杂的N型发射极区，其中，重掺杂的N型发射极区在重掺杂的P型发射极区的内侧，重掺杂的N型发射极区与重掺杂的P型发射极区上连接有阴极金属，在P型阱区表面设有栅氧化层，在栅氧化层表面设有多晶硅层，在多晶硅层上连接有栅金属，其特征在于，在重掺杂的P型发射极区内设有第一纵向沟槽且所述第一纵向沟槽深及埋氧，所述纵向沟槽的局部向P型阱区的内侧扩展形成间距相等的第一横向沟槽且所述第一横向沟槽延伸至N型漂移区内；在重掺杂的P型集电极区内设有第二纵向沟槽且所述第二纵向沟槽深及埋氧，所述第二纵向沟槽的局部向重掺杂的N型缓冲区的内侧扩展形成间距相等的第二横向沟槽且所述第二横向沟槽延伸至N型漂移区内；在第一纵向沟槽、第一横向沟槽、第二纵向沟槽及第二横向沟槽内填充有填充物，所述填充物为外部包裹耐压介质的多晶硅且位于N型漂移区区域内的填充物为耐压介质，所述阳极金属与第二纵向沟槽及第二横向沟槽内多晶硅连接，所述阴极金属与第一纵向沟槽及第一横向沟槽内多晶硅连接。
[0007]根据权利要求1所述的快关断绝缘体上硅横向绝缘栅双极型晶体管器件，其特征在于，所述间距为I?100微米。
[0008]与现有技术相比，本发明有如下优点:
[0009]本发明提供了一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件，本发明相比传统器件，具有更短的电流下降时间及电压上升时间，因而其关断时间更短。对于电流下降时间，本发明从两个方面入手降低了电流下降时间。一方面本发明由于集电极区纵向沟槽的存在使得导通状态下注入的少子数量较少，关断时需要复合消失的少子数量也更少，因此电流下降时间更短;另一方面，在关断状态下第二横向沟槽提供了一条电子排空通道，在关断时能把电子迅速排空，降低了电流下降时间。对于电压上升速度，本发明相比传统结构而言在器件的发射极与集电极分别设有第一、第二横向沟槽，在器件关断时由于沟槽的存在会形成如图6所示的一种特殊的耗尽区结构，对比传统耗尽模式原理图7与本发明的耗尽模式原理图6可以知道，本发明结构能够更快的向漂移区中心耗尽，而漂移区只有耗尽之后才能耐压，因而本结构能有更快的电压上升速度。综上所述，本发明提供了更短的关断时间，因而其开关损耗也更小。
[0010]本发明在器件导通时提供了更低的导通压降。本发明在发射极设有横向沟槽，在器件导通状态下，上述横向沟槽接地，因此在漂移区靠近横向沟槽的附近区域内会积累更多的少子空穴，更多的空穴促进了更强的电导调制效应，漂移区的电阻进一步降低，因而其导通压降也得到降低，进而降低了器件的导通损耗。
[0011]故本发明器件在显著降低器件关断时间的基础上，又降低了器件的导通压降，使得本器件在工作时能保持较低的开关损耗与导通损耗，使得其更适合工作在各种控制系统中。
【附图说明】
[0012]图1所示为本发明结构去掉氧化层与金属电极的三维图。
[0013]图2所示为本发明结构的三维图
[0014]图3所示为本发明结构去掉金属电极和场氧层后的俯视图。
[0015]图4所示为本发明结构沿AA’方向的剖面图。
[0016]图5所示为本发明结构关断状态下部分区域载流子分布示意图。
[0017]图6所示为本发明结构导通状态下部分区域载流子分布示意图。
[0018]图7所示为本发明结构关断状态下的耗尽区示意图。
[0019]图8所示为传统结构关断状态下的耗尽区示意图。
[0020]图9所示为本发明结构与传统结构的关断时间对比图。
[0021]图10所示为本发明结构与传统结构的1-V曲线对比图。
[0022]图11所示为本发明结构与传统结构的耐压比较图。
【具体实施方式】
[0023]下面结合图1、图2、图3，图4，对本发明做详细说明:
[0024]—种快关断绝缘体上硅横向绝缘栅双极型晶体管器件，包括:P型衬底I，在P型衬底I上设有埋氧2，在埋氧2上设有N型漂移区3，在N型漂移区3的两侧分别设有N型缓冲区12和P型阱区4，在N型缓冲区12内有重掺杂的P型集电极区9，重掺杂的P型集电极区9上连接有阳极金属17，P型阱区4内设有重掺杂的P型发射极区5与重掺杂的N型发射极区8，其中，重掺杂的N型发射极区8在重掺杂的P型发射极区5的内侧，重掺杂的N型发射极区8与重掺杂的P型发射极区5上连接有阴极金属13，在P型阱区4表面设有栅氧化层14，在栅氧化层14表面设有多晶硅层16，在多晶硅层16上连接有栅金属15，其特征在于，在重掺杂的P型发射极区5内设有第一纵向沟槽6且所述第一纵向沟槽6深及埋氧2，所述纵向沟槽6的局部向P型阱区4的内侧扩展形成间距相等的第一横向沟槽18且所述第一横向沟槽延伸至N型漂移区3内；在重掺杂的P型集电极区9内设有第二纵向沟槽11且所述第二纵向沟槽11深及埋氧2，所述第二纵向沟槽11的局部向重掺杂的N型缓冲区12的内侧扩展形成间距相等的第二横向沟槽19且所述第二横向沟槽19延伸至N型漂移区3内；在第一纵向沟槽6、第一横向沟槽18、第二纵向沟槽11及第二横向沟槽19内填充有填充物，所述填充物为外部包裹耐压介质的多晶硅7且位于N型漂移区3区域内的填充物为耐压介质，所述阳极金属17与第二纵向沟槽11及第二横向沟槽19内多晶硅连接，所述阴极金属13与第一纵向沟槽6及第一横向沟槽18内多晶硅连接。
[0025]在本实例中，所述间距为I?100微米。
[0026]下面结合附图对本发明进行进一步说明。
[0027]本发明的工作原理:
[0028]在感性负载情况下，当器件由导通状态向关断状态转换时，栅极电压被突然切断，因此栅极下方的沟道消失，由于感性负载，集电极电流继续保持在它的通态值。由于沟道电流已经消失，这个电流一定是双极电流在维持。漂移区中载流子会逐渐消失以形成耗尽层来支撑逐渐升高的集电极耐压，因而在忽略栅极电流消失时间的情况下电流下降时间应包含电子消失的时间与空穴复合的时间。本发明分别在以上两方面对关断时间做了优化，一方面，如图5，当集电极的电压逐渐升高至沟槽两侧出现电子的反型层后，从漂移区到集电极形成电子的快速排空通道，加快电子的排空，另一方面，如图6，由于在通态时集电极沟槽减少了 P型集电区的面积，使得其减少了空穴的注入数量，且集电极沟槽上的正压作用会使得沟槽两侧形成电子的反型层，从而阻挡空穴的注入，降低空穴的注入效率，因此在通态时由于沟槽的作用其少子注入量较少，关断时空穴消失的时间也会减少。以上两方面的优化会对电流下降时间的减少产生重要影响。
[0029]对于关断时间，应包含电流下降时间与电压上升时间两部分时间的总和，本发明不仅通过结构的改进创新降低了器件的关断时间，同时也降低了器件的电压上升时间，从而使得关断时间有显著的降低。如图7，考虑第一、第二横向沟槽对器件耐压的影响，这些区域会导致产生如图所示的特殊耗尽区分布，随着时间的推进，耗尽区会沿着漂移区向器件中央部分扩展，由于耗尽区的凸起，会使得耗尽区的扩展更快，电压上升更快，从而降低了器件的关断时间。
[0030]在器件导通状态下，如图6，即器件的栅极加正压时，在栅极下面会形成一个连接重掺杂的N型发射区以及N型漂移区的沟道，电子从发射极通过沟道注入到漂移区中，电子电流作为PNP晶体管的基极驱动电流，促使空穴从重掺杂的P型集电区注入N型漂移区，从而在N型漂移区形成电导调制作用，降低漂移区的导通电阻。本发明器件在导通时集电极接正压发射极接地，则在集电极沟槽内侧形成电子的反形层，降低空穴的注入效率，且纵向沟槽降低了 P集电极的面积，进而降低空穴的注入数量。然而漂移区的导通压降取决于漂移区内空穴的分布，由于发射极纵向沟槽接地，因此漂移区靠近沟槽的区域会形成较多的空穴积累，从而提高该区域的空穴浓度，进而增强其电导调制作用，使得器件的正向导通压降会降低。
[0031 ]为了验证本发明的优点，本专利通过半导体器件仿真软件Sentaurus Tcad对结构进行了对比仿真，如图9?图11所示。图9为本发明结构与传统结构的关断时间比较图，由图可见本发明结构的关断时间更短，器件的关断损耗更低。图10为本发明结构与传统结构的1-V曲线对比图，由图可见本发明结构的导通压降比传统结构低。图11为本发明结构与传统结构的耐压比较图，由图可见本发明结构与传统结构的耐压相同，因而本器件在降低器件关断时间，减少器件的导通压降的情况下，器件的耐压并没有损失。
[0032]故本发明器件在显著降低器件关断时间的基础上，又降低了器件的导通压降，使得本器件在工作时能保持较低的开关损耗与导通损耗，使得其更适合工作在各种控制系统中。
【主权项】
1.一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件，包括:P型衬底(I)，在P型衬底(I)上设有埋氧(2)，在埋氧(2)上设有N型漂移区(3)，在N型漂移区(3)的两侧分别设有N型缓冲区(12)和P型阱区(4)，在N型缓冲区(12)内有重掺杂的P型集电极区(9)，重掺杂的P型集电极区(9)上连接有阳极金属(17)，P型阱区(4)内设有重掺杂的P型发射极区(5)与重掺杂的N型发射极区(8)，其中，重掺杂的N型发射极区(8)在重掺杂的P型发射极区(5)的内侦U，重掺杂的N型发射极区(8)与重掺杂的P型发射极区(5)上连接有阴极金属(13)，在P型阱区(4)表面设有栅氧化层(14)，在栅氧化层(14)表面设有多晶硅层(16)，在多晶硅层(16)上连接有栅金属(15)，其特征在于，在重掺杂的P型发射极区(5)内设有第一纵向沟槽(6)且所述第一纵向沟槽(6)深及埋氧(2)，所述纵向沟槽(6)的局部向P型阱区(4)的内侧扩展形成间距相等的第一横向沟槽(18)且所述第一横向沟槽延伸至N型漂移区(3)内；在重掺杂的P型集电极区(9)内设有第二纵向沟槽(11)且所述第二纵向沟槽(11)深及埋氧(2)，所述第二纵向沟槽(I I)的局部向重掺杂的N型缓冲区(I 2)的内侧扩展形成间距相等的第二横向沟槽(19)且所述第二横向沟槽(19)延伸至N型漂移区(3)内；在第一纵向沟槽(6)、第一横向沟槽(18)、第二纵向沟槽(11)及第二横向沟槽(19)内填充有填充物，所述填充物为外部包裹耐压介质的多晶硅(7)且位于N型漂移区(3)区域内的填充物为耐压介质，所述阳极金属(17)与第二纵向沟槽(II)及第二横向沟槽(19)内多晶硅连接，所述阴极金属(13)与第一纵向沟槽(6)及第一横向沟槽(18)内多晶硅连接。2.根据权利要求1所述的快关断绝缘体上硅横向绝缘栅双极型晶体管器件，其特征在于，所述间距为I?100微米。
【文档编号】H01L29/08GK106024875SQ201610570715
【公开日】2016年10月12日
【申请日】2016年7月19日
【发明人】孙伟锋, 黄薛佺, 张龙, 祝靖, 陆生礼, 时龙兴
【申请人】东南大学