一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制作方法
【专利摘要】一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法，提供了一种新型阻变器件由下电极、阻变层和上电极依次叠加构成，其中阻变层由二维纳米硫化钼片层和二元氧化物叠层结构构成。本发明利用插入的二维纳米硫化钼片层与二元氧化物叠层结构作为阻变功能层，在保持单独二元氧化物阻变器件的优良性能的同时，调节了氧空位导电细丝的形成和断裂；同时在set过程中抑制了过度氧空位的产生提高了低阻态的电阻值，降低了器件的reset电流。与单独二元氧化物阻变器件相比，本发明中的阻变器件表现出了更好的一致性和更低的功耗。进一步丰富了二维纳米硫化钼片层的应用领域，为进一步提高阻变器件的性能提供了新的方向。
【专利说明】
一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件
技术领域
[0001]本发明涉及纳米材料应用领域及微电子技术领域，特别是一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法。【背景技术】
[0002]随着近年来计算机技术、互联网技术飞速发展，非挥发性存储器件在半导体行业中扮演越来越重要的角色。而目前市场上非挥发性存储器仍以闪存(Flash)为主流，但随着半导体技术节点的不断向前推进，在22nm以下的特征尺寸，基于传统浮栅结构的Flash技术正遭受到严重的技术瓶颈。而阻变存储器，因其具有擦写速度快、存储密度高、重复擦写次数高、多值存储和三维存储潜力等众多优点，受到学术界和工业界的广泛关注，成为了下一代非易失性存储器的有力竞争者。
[0003]目前，为了进一步提高阻变器件的性能，研究人员将目光投入到制备超低功耗、超高一致性的阻变器件上。常见实现低功耗的手段有:1)、降低器件尺寸，限制存储器中导电通道的数量，这样器件在低阻态下的电阻大幅提高，可以降低读和写的功耗;2)有文献报道通过调节氧化物的组分来实现对器件性能与功耗的调控。但对于第一种方法，器件的制作成本将大幅提高，而随着器件的尺寸变小，器件的一致性会大幅下降，不利于大规模集成； 对于第二种方法，对过渡金属氧化物组分的调控，其工艺复杂，可重复性不高。
[0004] 对于改善上述问题，叠层结构在阻变中的应用正在逐渐受到各研究人士的关注。 D.C.Gilmer等人的文南犬Effects of RRAM Stack Configurat1n onForming Voltage and Current Overshoot中以Al2〇3/HfOx的叠层结构为例研究了叠层结构能够降低reset电流， 进而降低器件的功耗;本课题组的公开专利(CN103151459A)—种基于氮氧化铪低功耗阻变存储器及其制备方法，和公开专利(CN103296205A)—种低功耗阻变存储器及其制备方法中也分别采用了氮氧化铪和金属铪薄膜的叠层结构、氧化钒和二氧化硅薄膜的叠层结构作为阻变层，有效降低了阻变存储器件的reset电流，降低器件的功耗。
[0005]二维纳米硫化钼片层，层内是很强的Mo-S共价键，层间是较弱的范德华力。二硫化钼块体材料是一种间接帯隙半导体，其帯隙为1.2eV，随着厚度的降低，单层二硫化钼的厚度约为0.65nm，且转变为直接帯隙半导体，其带隙宽度增加至1.8eV。近年来二维纳米硫化钼片层因其优异的电学、光学、力学等特性受到各研究人员的广泛关注，并拥有广阔的应用前景。但目前为止，还没有对于二维纳米硫化钼片层作为阻变器件的插入层，调节阻变器件性能的文献和专利报道。
【发明内容】
[0006]本发明的目的是针对上述存在问题，提供一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法，利用二维纳米硫化钼片层插层和二元氧化物共同作为阻变层，提高了器件的一致性并降低了器件的功耗，为阻变器件的高密度、大规模集成提供了新的方向。
[0007]本发明的技术方案
[0008]一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，由Si/Si〇2衬底、下电极、阻变层和上电极依次叠加构成，其中阻变层为二元氧化物和二维纳米硫化钼片层的叠层结构，各层的厚度分别为下电极50-200nm、二元氧化物l-50nm、二维纳米硫化钼片层为单层或多层l_l〇nm、上电极50-200nm〇
[0009]所述上、下电极材料为导电金属、金属合金、导电金属化合物或其他导电材料，其中导电金属为了3、〇1^8、1、附^1或？七;金属合金为？"11、11/^1、(:11/11、(:11/^11、〇1/^1或八1/ Zr;导电金属化合物为TiN或IT0;其他导电材料为AZ0、FT0、石墨烯或纳米银线。[〇〇1〇]所述二元氧化物为A10x、Si0x、Ti0x、Co0x、Ni0x、Cu0x、Zn0x、Zr0x、Hf0x、Ta0xS WOx，式中:1彡x彡5。
[0011]—种所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法，步骤如下:
[0012]1)在Si/Si02衬底上采用磁控溅射法、离子束溅射法或电子束蒸发法制备下电极；
[0013]2)采用磁控溅射法、电子束蒸发法或原子层沉积法制备二元氧化物薄膜；
[0014]3)将利用化学气相沉积法、物理气相沉积法、微机械剥离法、液相超声剥离法、锂离子插层法、高温热分解法或水热法制备的二维纳米硫化钼片层转移至上述制备的的二元氧化物薄膜上，并利用光刻技术在二维纳米硫化钼片层上形成图形；
[0015]4)在上述二维纳米硫化钼片层图形上利用磁控溅射法或电子束蒸发法制备上电极；
[0016]所述二维纳米硫化钼片层在下电极与二元氧化物之间插入或在二元氧化物与上电极之间插入。
[0017]所述图形形成及转移技术为紫外光刻、X射线光刻、电子束光刻或离子束光刻技术。[0〇18]本发明的技术分析:
[0019]本发明提供了一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件及其制备方法。
[0020]1)在选择二维纳米硫化钼片层的制备方法上，通过微机械剥离法或液相超声剥离法制备的二维纳米硫化钼片层，所使用的设备简单，操作过程也不复杂，因而在考虑制备效率时优先选择该类方法;通过化学气相沉积法或物理气相沉积法制备的二维纳米硫化钼片层，其结晶质量更高、尺寸更大、对于层数更为可控，因而在考虑制备产品的面积和质量时优先选择该类方法;通过锂离子插层法制备的二维纳米硫化钼片层，虽然操作过程较为复杂，但其对于层数的控制非常精确且效率也非常高，因而在条件允许的情况下也可考虑该类方法。因此，在规定的层数和面积范围内，以及在相应的条件得到允许的情况下，这几种制备方法均可。
[0021]2)在阻变层材料的选择上，之所以选择二维纳米硫化钼片层插层和二元氧化物共同作为阻变层，是因为首先，二元氧化物具有结构简单、材料组分容易控制、制备工艺与半导体工艺兼容等优点，且是目前公认的最具潜力的阻变存储器材料。其次二维纳米硫化钼片层因其层状结构和独特的性质而受到广泛关注。根据本课题组的研究，二维纳米硫化钼片层的片层结构，能够很好的调节氧空位导电细丝的形成和断裂;同时在set过程中能够抑制过度氧空位的产生提高了低阻态的电阻值，降低了器件的reset电流。从而有效改善了器件的一致性并降低了器件的功耗。并且通过大量实验发现，当采用二维纳米硫化钼片层插层和不同二元氧化物共同作为阻变层时，其一致性和功耗问题均有不同程度的改善。
[0022]3)在电极材料的选择上，出采用常规导电金属、导电合金、导电化合物如:Cu、Ag; Cu/T1、Cu/Al;TiN外，我们还采用了一些如石墨烯、纳米银线等的导电材料，通过引入这些材料，可以得到更好的导电效果和更小的导电接触。
[0023]本发明的优点:本发明创新性的将二维纳米硫化钼片层/二元氧化物叠层结构作为阻变层应用到阻变器件中。通过二维纳米硫化钼片层的引入，在保持单独二元氧化物阻变器件的优良性能的同时，大幅提高了器件的一致性并降低了其功耗。为阻变器件的高密度、大规模集成提供了新的方向。进一步丰富了二维纳米硫化钼片层的应用领域。【附图说明】
[0024]图1为该二维纳米硫化钼片层/二元氧化物叠层结构阻变器件结构示意图。
[0025]图中1为Si/Si〇2衬底、2为下电极、3为二元氧化物、4为二维纳米硫化钼片层、5为上电极。
[0026]图2为本发明中二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的电流电压特性曲线。
[0027]图3为本发明中研究二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的一致性图示。【具体实施方式】
[0028]下面结合具体实例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明做各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。 [〇〇29] 实施例1:
[0030]—种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，如图1所示，由Si/Si02 衬底1、下电极2、阻变层和上电极5依次叠加构成，其中阻变层为二元氧化物3和二维纳米硫化钼片层4的叠层结构，所述下电极材料为100nm厚的TiN、二元氧化物为25nm Hf〇2薄膜、二维纳米硫化钼片层为单层、下电极材料为15nm厚的Cu。
[0031]所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法，步骤如下:
[0032]1)以Si/Si02为衬底利用磁控溅射沉积lOOnmTiN作为下电极；
[0033]2)通过旋涂法在下电极上均匀涂覆一层光刻胶，利用掩膜版进行曝光，显影后，将图形留在下电极上；[〇〇34]3)在图形上采用磁控溅射沉积25nm Hf02薄膜；[〇〇35]4)使用丙酮去除残余光刻胶及光刻胶上的Hf02,仅在图形中留有Hf02薄膜；
[0036]5)将利用化学气相沉积(CVD)制备的单层二维纳米硫化钼片层转移至4)中所述结构上；
[0037]6)在5)中所述的结构上旋涂一层PMMA，利用电子束曝光进行电极的曝光，利用电子束蒸发沉积15nmCu作为上电极；
[0038]7)最后利用丙酮去除残余的光刻胶，形成二维纳米硫化钼片层/Hf02叠层结构阻变器件。
[0039]所制备的二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的测试:
[0040]电学特性通过半导体参数分析仪测试，如图2、3所示。图2为本发明中二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的电流电压特性曲线。图3为本发明中研究二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的一致性图示。图中可看出:该阻变器件与单独的氧化铪阻变器件相比，具有良好的一致性和更低的功耗。[〇〇41 ] 实施例2:
[0042] —种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，结构与实施例1基本相同，不同之处在于:二维纳米硫化钼片层为多层，厚度为5nm，制备方法为微机械剥离法。其制备及测试步骤同实施例1。所用二维纳米硫化钼片层层数不同)[〇〇43] 实施例3:
[0044]—种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，结构与实施例1基本相同，不同之处在于:二元氧化物为25nmTa02薄膜。其制备及测试步骤同实施例1。
[0045]实施例4:
[0046]—种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，结构与实施例1基本相同，不同之处在于:二元氧化物为25nm Ta〇2薄膜，二维纳米硫化钼片层为多层，厚度为5nm， 制备方法为微机械剥离法。其制备及测试步骤同实施例1。[〇〇47] 实施例5:
[0048]—种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，结构与实施例1基本相同，不同之处在于:二元氧化物为25nm Ti02。其制备及测试步骤同实施例1。
[0049]实施例6:
[0050]—种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，结构与实施例1基本相同，不同之处在于:二元氧化物为25nm Ti〇2，二维纳米硫化钼片层为多层，厚度为5nm，制备方法为微机械剥离法。其制备及测试步骤同实施例1。
【主权项】
1.一种二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，其特征在于:由Si/Si02衬 底、下电极、阻变层和上电极依次叠加构成，其中阻变层为二元氧化物和二维纳米硫化钼片 层的叠层结构，各层的厚度分别为下电极50-200nm、二元氧化物l-50nm、二维纳米硫化钼片 层为单层或多层l-l〇nm、上电极50-200nm〇2.根据权利要求1所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，其特征在 于:所述上、下电极材料为导电金属、金属合金、导电金属化合物或其他导电材料，其中导电 金属为 了3、〇1^8、1、附^1或？七；金属合金为？"11、11/^1、〇1/11、〇1/^11、〇1/^1或41/2〇导 电金属化合物为TiN或ITO;其他导电材料为AZO、FTO、石墨烯或纳米银线。3.根据权利要求1所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件，其特征在 于:所述二元氧化物为六1(^、31(^、11(^、(:〇(^、附(^、(:11(^、211(^、2抑^1^0^3(^或冊冲的任意 一种，式中:l<x<5。4.一种如权利要求1所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备 方法，其特征在于步骤如下:1)在Si/Si02衬底上采用磁控溅射法、离子束溅射法或电子束蒸发法制备下电极；2)采用磁控溅射法、电子束蒸发法或原子层沉积法制备二元氧化物薄膜；3)将利用化学气相沉积法、物理气相沉积法、微机械剥离法、液相超声剥离法、锂离子 插层法、高温热分解法或水热法制备的二维纳米硫化钼片层转移至上述制备的的二元氧化 物薄膜上，并利用光刻技术在二维纳米硫化钼片层上形成图形；4)在上述二维纳米硫化钼片层图形上利用磁控溅射法或电子束蒸发法制备上电极。5.根据权利要4所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方法， 其特征在于:所述二维纳米硫化钼片层在下电极与二元氧化物之间插入或在二元氧化物与 上电极之间插入。6.根据权利要求5所述二维纳米硫化钼片层/二元氧化物叠层结构阻变器件的制备方 法，其特征在于:所述图形形成及转移技术为紫外光刻、X射线光刻、电子束光刻或离子束光 刻技术。
【文档编号】B82Y30/00GK106025065SQ201610370598
【公开日】2016年10月12日
【申请日】2016年5月30日
【发明人】张楷亮, 李悦, 冯玉林, 王芳, 方明旭, 唐登轩, 苗银萍, 马峻
【申请人】天津理工大学