具有柔性衬底的半导体组件的制作方法

文档序号:10663816阅读:613来源:国知局
具有柔性衬底的半导体组件的制作方法
【专利摘要】本文中公开了半导体组件和相关集成电路器件和技术的实施例。在一些实施例中,半导体组件可以包括:柔性衬底;多晶半导体材料;以及设置在柔性衬底与多晶半导体材料之间并与柔性衬底和多晶半导体材料相邻的多晶电介质。多晶半导体材料可以包括多晶III?V材料、多晶II?VI材料或多晶锗。可以公开和/或主张其它实施例。
【专利说明】
具有柔性衬底的半导体组件
技术领域
[0001]本公开内容总体上涉及半导体器件的领域,并且更具体地,涉及具有柔性衬底的半导体组件。
【背景技术】
[0002]做出了开发用在穿戴式和其它器件中的柔性电子电路的一些尝试。在这些器件中,一般以电气性能为代价来得到柔韧性。可能不容易在一般非晶柔性衬底上生长高性能单晶半导体。此外,因为在现有柔性电子电路中使用的衬底不能够承受高处理温度,仅使用了具有低处理温度的半导体材料;因为这些材料一般比具有高处理温度的材料具有更低的性能,柔性电子电路的电气性能受到限制。
【附图说明】
[0003]通过结合附图的以下【具体实施方式】将容易理解实施例。为了便于描述,相似的附图标记表示相似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。
[0004]图1是示出用于各种半导体材料和各种柔性衬底的集成的处理温度约束的曲线图。
[0005]图2是根据各种实施例的半导体组件的分解侧视图。
[0006]图3-7是根据各种实施例的在用于制造图2的半导体组件的过程中的各阶段的侧视图。
[0007]图8是根据一些实施例的可以包括本文公开的半导体组件中的一个或多个半导体组件的集成电路(IC)器件的一部分的横截面视图。
[0008]图9是根据各种实施例的用于制造包括半导体组件的IC器件的说明性过程的流程图。
[0009]图10示意性示出了根据各种实施例的可以包括本文公开的一个或多个半导体组件的计算器件。
【具体实施方式】
[0010]本文中公开了半导体组件及相关集成电路器件和技术的实施例。在一些实施例中,半导体组件可以包括柔性衬底、多晶半导体材料以及设置在柔性衬底与多晶半导体材料之间并与柔性衬底和多晶半导体材料相邻的多晶电介质。多晶半导体材料可以包括多晶II1-V材料、多晶I1-VI材料或多晶锗。
[0011]相对于现有的柔性衬底集成电路(IC)器件,本文中公开的半导体组件和相关技术可以实现将晶体管器件层形成在具有提高的性能属性的柔性衬底上。特别是,本文中公开的半导体组件和相关技术可以实现多晶II1-V材料、多晶I1-VI材料或多晶锗在柔性衬底上的直接沉积或生长。
[0012]在一些实施例中,这些多晶半导体材料可以具有比当前用于柔性衬底的半导体材料(例如非晶半导体材料或多晶硅)更大的电子迀移率。提高的电子迀移率可以导致在半导体组件上形成的晶体管的提高的电气性能。
[0013]在一些实施例中,这些多晶半导体材料可以在比具有类似的电气性能(例如,类似的电子迀移率)的其它半导体材料更低的温度下被处理。特别是,在这些材料的处理期间(例如,在生长或退火阶段中)所需的最大温度可以比具有类似的电气性能的其它半导体材料更低。因此,可以在这些其它半导体材料所需的处理温度下熔化、变形或以其它方式退化的柔性衬底可以用于本文中公开的多晶半导体材料。这可以实现在IC器件中使用新的柔性彻底材料而实质上不牺牲电气性能。
[0014]在下面的【具体实施方式】中,参考形成其一部分的附图,其中相似的附图标记始终表示相似的部件,且其中通过说明的方式来示出可以被实践的实施例。应理解,可以利用其它实施例,且可以做出结构或逻辑变化而不脱离本公开内容的范围。因此,下面的【具体实施方式】不应被理解为限制性意义,且实施例的范围由所附权利要求及其等效形式来限定。
[0015]各操作以对理解所主张的主题最有帮助的方式被依次描述为多个分立的动作或操作。然而,描述的顺序不应被解释为暗示这些操作必须是依赖顺序的。特别是,可以不按照所呈现的顺序来执行这些操作。可以按照与所述实施例不同的顺序来执行所述操作。在额外的实施例中,可以执行各种额外的操作和/或可以省略所描述的操作。
[0016]为了本公开内容的目的,短语“A和/或B”意指(A)、(B)或(A和B)。为了本公开内容的目的,短语“A、B和/或C"意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
[0017]该描述使用短语“在一实施例中”或“在实施例中”,其均可以指相同或不同的实施例中的一个或多个。此外,如关于本公开内容的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
[0018]图1是示出用于各种半导体材料和各种柔性衬底的集成的处理温度约束的曲线图。第一X轴120表示一般在用于在晶体管沟道中使用的各种半导体材料的处理期间(例如在外延和退火期间)所需要的最大温度。Y轴122代表在处理之后的半导体材料的电子迀移率。图1中示出了多种半导体材料的范围,包括单晶II1-V材料102、单晶II1-氮化物材料104、单晶硅纳米膜材料106、过渡金属硫化物108、非晶氧化物110 (例如氧化铟镓锌)、多晶硅112(例如低温多晶硅)、聚合物114(例如并五苯)和非晶硅116(例如氢化非晶硅)。这些材料中的一些(例如材料102、104、106和108)可通过直接生长或沉积来形成,而其它材料(例如材料110、112和114)可通过层转移来形成。在图1的曲线图的右上角中的材料可以是单晶材料,其不包括可引起电子的散射的晶粒边界,且其因此可具有高电气性能。
[0019]第二X轴124表示各种柔性衬底材料的近似的最大容许处理温度。图1中示出了多种柔性衬底材料,包括聚对苯二甲酸乙二醇酯(PET,78摄氏度)、热稳定的PET(HS-PET) (100摄氏度)、聚萘二甲酸乙二醇酯(PEN,120摄氏度)、聚碳酸酯树脂非晶热塑性聚合物(例如PC-LEXAN,150摄氏度)、高热聚碳酸脂共聚物(例如LEXAN XHT,220摄氏度)、聚醚砜(PES,220摄氏度)、聚酰亚胺(例如KAPT0N,400摄氏度)和柔性玻璃(例如无碱硼硅酸盐,例如WILLOW GLASS,500摄氏度)。
[0020]图1指示了很多半导体材料需要超过很多柔性衬底材料的最大容许处理温度的处理温度。特别是,较高性能半导体材料(例如具有最大电子迀移率的那些材料)常常需要特别高的最大处理温度,留下对温度相容的柔性衬底材料的几个选择一一如果有的话。图1还指示与若干柔性衬底材料温度相容的半导体材料一般是较低性能半导体材料(例如具有最低电子迀移率的那些材料)。
[0021 ]本文公开的半导体组件的实施例可以包括与很多柔性衬底材料温度相容(例如通过有小于400摄氏度的最大处理温度)同时具有与现有“低温”半导体材料相比提高的电气性能的半导体材料。特别是,本文公开的多晶半导体材料可具有比很多现有半导体材料更接近图1的曲线图的左上角(或实际上更接近II1-V、I1-VI或锗材料的非晶形式)的温度和性能特性。虽然多晶半导体材料的晶粒边界可以使电子发生散射,该散射可以比非晶材料更有限,且因此多晶半导体材料可以展现与这种非晶材料相比提高的性能。
[0022]在一些实施例中,本文公开的半导体组件的多晶半导体材料可以在多晶电介质上形成。多晶电介质的晶粒边界可以为多晶半导体的晶粒的形成提供成核位置。这些成核位置可以是高能位置,在该位置处在半导体材料中形成结晶晶粒可以减小局部能量。因此,对多晶电介质的晶粒的控制可以导致对多晶半导体材料的晶粒的控制。具有柔性衬底的现有沉积技术一般将半导体材料直接沉积在柔性衬底上。当柔性材料是非晶(因为它们通常是非晶)时,由柔性衬底提供的成核位置是不规则的;因此,在半导体材料沉积在非晶衬底上之后发生的任何结晶化也可以是不规则的,且可以不展现多晶或结晶半导体材料的有利电气属性。使半导体材料在沉积在柔性衬底上之后的晶体结构“规则化”可能需要比柔性衬底能够承受的温度更高的温度。
[0023]图2是根据各种实施例的半导体组件200的分解侧视图。半导体组件200可以包括柔性衬底202、多晶电介质204和多晶半导体材料206。多晶电介质204可以设置在柔性衬底202与多晶半导体材料206之间,并可以与柔性衬底202的表面220和多晶半导体材料206的表面222相邻。
[0024]柔性衬底202可以由对柔性电子应用所期望的任何柔性衬底材料形成。例如在一些实施例中,柔性衬底202可以由聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯材料、聚醚砜材料、聚酰亚胺材料或无碱硼硅酸盐中的一个或多个材料形成。在一些实施例中,柔性衬底202可以是非晶材料(例如,组成分子未被区域性地或全部布置成规则图案的材料)。
[0025]在一些实施例中,柔性衬底202可以具有小于400摄氏度的最大处理温度。该最大处理温度可以代表某一温度,超过该温度则柔性衬底202不能维持它的期望属性。例如,在一些实施例中,柔性衬底202可以具有小于400摄氏度的熔化温度。
[0026]多晶电介质204可以由任何电介质材料形成,所述电介质材料可以被形成有多晶结构(例如,具有组成分子的区域性规则布置的结构)O例如,在一些实施例中,多晶电介质204可以包括二氧化钛、二氧化硅或氧化铝中的一个或多个。多晶电介质204可以包括多个晶粒210,每个晶粒由组成分子的大体上规则的布置形成。多晶电介质204的晶粒210可以由晶粒边界208分开。晶粒边界208可以代表在具有不同的分子布置取向的晶粒210之间的界面。
[0027]在图2中对多晶电介质204的晶粒210和晶粒边界208的图示是象征的,且晶粒210和晶粒边界208的尺寸和形状可以根据不同电介质材料和制造过程而改变。在一些实施例中,在多晶电介质204的晶粒边界208中的至少一些晶粒边界之间的间距216可以在大约50纳米到大约200纳米的数量级上。
[0028]多晶半导体材料206可以由能够布置在多晶结构中的任何半导体材料形成。例如,在一些实施例中,多晶半导体材料206可以包括多晶II1-V材料、多晶I1-VI材料或多晶锗。例如,多晶半导体材料206可以包括锑化铟、氮化铟镓或氮化铟。多晶半导体材料206包括多晶I1-VI材料的实施例可能对光电子应用是特别有利的。
[0029]多晶半导体材料206可以包括多个晶粒212,每个晶粒由组成分子的大体上规则的布置形成。多晶半导体材料206的晶粒212可以由晶粒边界分开。晶粒边界214可以表示在具有不同的分子布置取向的晶粒212之间的界面。在一些实施例中,多晶电介质204的晶粒边界208可以为多晶半导体材料206的晶粒212的形成提供成核位置。
[0030]多晶半导体材料206可以被形成,以便具有不同的电气、物理和/或光学特性。在一些实施例中,多晶半导体材料206的厚度218可以在大约5纳米到大约250纳米之间。在一些实施例中,多晶半导体材料206的厚度218可以是500纳米或更大。在一些实施例中,多晶半导体材料206的薄层电阻可以小于每平方2000欧姆(例如对于具有大约500纳米的厚度的多晶半导体材料)。薄层电阻可以是相对于多晶半导体材料206的非晶形式的薄层电阻的提高。例如,多晶半导体材料206的非晶形式的薄层电阻可以大于每平方3000欧姆(例如对于具有大约500纳米的厚度的多晶半导体材料)。
[0031]图3-7是根据各种实施例的在用于制造半导体组件200的过程中的各阶段的侧视图。
[0032]图3描绘了在提供柔性衬底202之后形成的组件300。柔性组件202可以采取上面关于图2所讨论的任一实施例的形式。例如在一些实施例中,柔性衬底202可以是非晶材料。柔性衬底202可以具有暴露的表面220。
[0033]图4描绘了在将电介质402沉积在柔性衬底202的表面220上之后形成的组件400。在一些实施例中,电介质402可以是沉积时的非晶材料,且可以随后被处理以将电介质402转换成多晶电介质(如下面关于图5讨论的)。例如,电介质402可以是使用常规旋涂技术而旋涂到柔性衬底202上的非晶电介质。在一些实施例中,电介质402在或大体上在沉积时可以采用多晶形式,且因此可能不需要更多或任何进一步的处理来形成多晶电介质。例如在一些实施例中,电介质402可以是通过原子层沉积(ALD)形成的多晶电介质。
[0034]图5描绘了在组件400被处理以便由电介质402形成多晶电介质204之后形成的组件500。在一些实施例中,被执行以由电介质402形成多晶电介质204的处理可以包括使电介质402退火。例如,多晶电介质204可以包括使用ALD在300摄氏度下沉积的二氧化钛。在一些实施例中,多晶电介质204的晶粒210的晶粒边界间距216可以是大约50纳米、大约100纳米、大约200纳米或更大。如上面提到的,在一些实施例中,可以不执行由图5表示的处理。所形成的多晶电介质204可以具有暴露的表面504。
[0035]图6描绘了在半导体材料602沉积在多晶电介质204的表面504上之后形成的组件600。在一些实施例中,半导体材料602可以是在沉积时的非晶材料,且可以随后被处理以将半导体材料602转换成多晶半导体材料(如下面关于图7讨论的)。例如,半导体材料602可以是溅射沉积到多晶电介质204的表面504上的非晶半导体材料。该溅射沉积可以在大约室温下发生。在一些实施例中,这样的溅射沉积可以在大约15摄氏度与大约30摄氏度之间的温度下发生。溅射沉积可以是用于沉积半导体材料602的有利技术,因为它可能容易在高体积和大面积中实现。一些工艺(例如化学气相沉积(CVD))可以不具有低于400摄氏度的前体,且因此这样的工艺在与很多柔性衬底一起工作时可能是不适当的。在一些实施例中,半导体材料602可以包括在大约室温(例如25摄氏度)下溅射的非晶锑化铟。
[0036]在一些实施例中,半导体材料602在或大体上在沉积时可以采用多晶形式,且因此可能不需要更多或任何进一步的处理来形成多晶半导体材料。例如在一些实施例中,半导体材料602可以在大约200摄氏度与大约400摄氏度之间的温度下沉积到多晶电介质204的表面504上。该高温沉积可导致多晶半导体材料形成在表面504上而没有大量额外处理。在一些实施例中,多晶电介质204可以在沉积半导体材料602之前被加热,且多晶电介质204的热量可能足以导致多晶半导体材料形成在表面504上而没有大量额外处理。在一些实施例中,溅射沉积可用于向已加热的衬底(例如被加热到高达大约350摄氏度到大约400摄氏度的温度)提供半导体材料602。
[0037]图7描绘了在组件600被处理以便由半导体材料602形成多晶半导体材料206之后形成的半导体组件200(图2)。在一些实施例中,被执行以由半导体材料602形成多晶半导体材料206的处理可以包括使半导体材料602退火。例如,多晶半导体材料206可以通过在400摄氏度下对包括锑化铟的半导体材料602形成气体退火来形成。而且退火可以包括例如熔炉退火、快速热退火和/或快闪退火。
[0038]可以根据惯常的技术来确定退火的时间和温度。例如在一些实施例中,可以由锑化铟形成500纳米的厚度的多晶半导体材料602,且可以在400摄氏度下执行退火五分钟。图7所示的处理可以在取决于半导体材料602、下面的层、半导体材料602的厚度和半导体材料602中的应变等的温度范围内发生。在一些实施例中,由于由多晶电介质204提供的成核位置的数量的增加,与在非晶衬底上的沉积相比,当半导体材料206沉积在多晶电介质204上时,由半导体材料602形成多晶半导体材料206可以在更低的温度下发生。
[0039]在一些实施例中,半导体材料602可以通过溅射沉积而沉积成非晶形式,且进一步的处理可以包括使溅射沉积的非晶半导体材料602激光熔化以形成多晶半导体材料206。激光熔化可以包含在半导体材料602的局部区域中使用高温激光过程(例如大于1400摄氏度),使得柔性衬底202可以只经历200摄氏度或更小的温度。激光熔化可能更适合于单化合物材料,因为多化合物材料的成分可以具有使一些成分在激光过程期间蒸发的蒸汽压力差。因此,为单化合物材料开发的激光过程可能不容易适合于多化合物材料。在一些实施例中,可以通过将保护盖(例如氮化硅或氧化硅)沉积在多化合物上、然后在激光处理之后移除保护盖(例如通过蚀刻)来减轻在激光熔化期间多化合物材料的不同化合物的蒸发。如上面提到的,在一些实施例中,可以不执行由图7表示的处理。
[0040]在半导体材料602的处理期间(例如,如在图7中指示的),为了使半导体材料602结晶化成多晶半导体材料206,多晶电介质204可充当成核层。特别是,多晶电介质204的晶粒边界208可以为半导体材料206的晶粒212的结晶化提供异类成核位置。因此,多晶半导体材料206的晶粒212的尺寸和图案可以与多晶电介质204的晶粒210的尺寸和图案有关。特别是,如果多晶电介质204的晶粒210具有大体上一致的尺寸,则多晶半导体材料206的晶粒212也可以是大体上一致的。在多晶半导体材料206上的晶粒212的尺寸中的更大的一致性可以提供与较不一致的材料相比提高的电气性能。例如,在多晶半导体材料206包括锑化铟的一些实施例中,允许多晶半导体材料206在多晶电介质204上结晶可以导致小于每平方2000欧姆(例如对于具有大约500纳米的厚度的多晶半导体材料)的薄层电阻。相比之下,允许多晶半导体材料206直接在非晶材料(例如玻璃)上结晶可以导致大于每平方3000欧姆(例如对于具有大约500纳米的厚度的多晶半导体材料)的薄层电阻。
[0041 ]即使很多半导体材料和柔性衬底的不相容的温度约束可以被克服,柔性衬底也可能仍然不提供足够规则的成核位置以用于形成适当规则的多晶半导体材料。插在多晶半导体材料206与柔性衬底202之间的多晶电介质204可以提供期望的规则成核位置。对多晶电介质204的成核位置的密度的控制(例如通过控制在一些条件下被包括在多晶电介质204中的材料,在这些条件下形成了多晶电介质204的晶粒)可以实现对多晶半导体材料206的晶粒212的密度的控制。例如在一些实施例中,增加温度(在该温度下形成了多晶电介质204)可以增加晶粒210的尺寸。在一些实施例中,增加多晶电介质204的厚度可以导致在比针对较薄的多晶电介质204实施例所达到的温度更低的温度下的结晶化。
[0042]在一些实施例中,对多晶电介质204的材料的选择和对多晶半导体材料206的材料的选择可以联系在一起。特别是,在一些实施例中,这些材料可被选择为具有类似的晶格常数和/或晶体结构。当被这样选择时,多晶电介质204可以提供用于形成多晶半导体材料206的晶粒212的“模板”。因而产生的多晶半导体材料206可以具有织纹状(或优选取向)晶粒结构,提供了提尚的电气性能。
[0043]本文公开的半导体组件(例如半导体组件200)可以用作电气和/或光学电路器件中的半导体衬底。特别是,器件(例如晶体管)可以用类似于常规半导体电路制造技术(例如在硅或其它半导体晶圆上执行的那些技术)的方式形成在多晶半导体材料206上和/或中。例如,半导体组件200可以被包括在IC器件的器件层中(例如,如下面关于图8所讨论的)。然而,因为半导体组件200包括柔性衬底202,半导体组件200可能能够弯曲并且在其它情况下能够以常规刚性衬底(例如硅晶圆)不可达到的方式来形成。因此,本文公开的半导体组件的应用范围可以比常规刚性电路的应用范围更宽。
[0044]可达到的迀移率可以基于材料、过程和其它变量而改变。例如在一些实施例中,利用在400摄氏度下被执行五分钟的退火(例如,如上面关于多晶半导体材料602所讨论的)、被形成为500纳米的厚度的锑化铟材料可达到大约每伏特-秒50平方厘米的迀移率。迀移率可以是电荷载流子密度的函数,且多晶材料的迀移率可以例如是晶粒尺寸(与散射中心的数量有关)、晶粒取向和晶粒交会的角度的函数。制造过程可被控制以达到期望属性。
[0045]本文公开的半导体组件和相关技术可被包括在IC器件中。图8是根据各种实施例的包括器件层818(其可以包括本文公开的半导体组件中的一个或多个半导体组件)的IC器件的一部分的横截面视图。
[0046]IC器件800可以形成在衬底804(其可以采取本文公开的任一半导体组件200的形式)上。特别是,衬底804可以具有柔性衬底(例如柔性衬底202、多晶电介质(例如多晶电介质204)和多晶半导体材料(例如多晶半导体材料206) ο衬底804的半导体材料可以包括例如N型或P型材料系统。
[0047]在一些实施例中,IC器件800可以包括设置在衬底804上的器件层818。器件层818可以包括提供形成在衬底804上的一个或多个晶体管808的特征的沟道。器件层818可以包括例如一个或多个源级和/或漏极(S/D)810、栅极812以控制在S/D区之间的(多个)晶体管808中的电流流动,并包括一个或多个S/D接触部814以往返于S/D区810对电信号进行布线。(多个)晶体管808可以包括为了清楚起见而没有描绘的额外特征,例如器件隔离区、栅极接触部等。(多个)晶体管808不限于在图8中描绘的类型和构造,并且可以包括各种其它类型和构造,例如平面和非平面晶体管,例如双栅极或双重栅极晶体管、三栅极晶体管和全包围栅极(AAG)或环绕栅极晶体管,其中一些可以被称为FinFET(场效应晶体管)。在一些实施例中,器件层818可以包括一个或多个晶体管或逻辑器件的存储器单元或存储器器件或其组合。在一些实施例中,器件层818可以包括光学器件。来自I1-VI族的多晶半导体材料可能在光学应用中特别有用。
[0048]电信号(例如功率和/或输入/输出(I/O)信号)可以通过设置在器件层818上的一个或多个互连层820和822而被布线到器件层818的(多个)晶体管808和/或从(多个)晶体管808进行布线。例如,器件层818的导电特征(例如栅极812和S/D接触部814)可以与互连层820和822的互连结构816电气耦合。互连结构816可以被配置在互连层820和822内以根据各种设计对电信号布线,且不限于在图8中描绘的互连结构816的特定构造。例如在一些实施例中,互连结构816可以包括被填充有诸如金属等导电材料的沟槽结构(有时被称为“线”)和/或通孔结构(有时被称为“孔”)。在一些实施例中,互连结构816可以包括铜或另一适当的导电材料。在一些实施例中,代替或除了电信号以外,也可以将光信号布线到器件层818和/或从器件层818对光信号布线。
[0049]互连层820和822可以包括设置在互连结构816之间的电介质层824,如可看到的。在一些实施例中,第一互连层820(被称为金属I或“Ml”)可以直接形成在器件层818上。在一些实施例中,第一互连层820可以包括互连结构816中的一些,其可以与器件层818的接触部(例如S/D接触部814)耦合。
[0050]额外的互连层(为了易于说明而未示出)可以直接形成在第一互连层820上,并可以包括互连结构816以与第一互连层820的互连结构耦合。
[0051 ] IC器件800可以具有形成在互连层820和822上的一个或多个结合焊盘826。结合焊盘826可以与互连结构816电气地耦合并被配置为将(多个)晶体管808的电信号布线到其它外部器件。例如,焊接接缝可以形成在一个或多个结合焊盘826上以将包括IC器件800的芯片与诸如电路板的另一部件机械和/或电气地耦合。在其它实施例中,除了所描绘的以外,IC器件800可以具有其它替代的构造以从互连层820和822对信号布线。在其它实施例中,接合焊盘826可以被替换为或者还可以包括将信号布线到其它外部部件的其它类似特征(例如接线柱)。
[0052]图9是根据各种实施例的用于制造包括半导体组件的IC器件的说明性过程900的流程图。可以在下面关于半导体组件200(图2)讨论过程900的操作,但这仅仅是为了易于说明,且可以应用过程900以便形成任何适当的IC器件。在一些实施例中,可以执行过程900以制造被包括在下面关于图10讨论的计算器件1000中的IC器件。可以适当地重复、重新排列或省略过程900的各种操作。
[0053]在902,多晶电介质可以形成在柔性衬底上。在各种实施例中,多晶电介质可以采取上面讨论的多晶电介质204的实施例中的任一个的形式,且柔性衬底可以采取上面讨论的柔性衬底202的实施例中的任一个的形式。
[0054]在904,多晶半导体材料可以形成在902处形成的多晶电介质上。在各种实施例中,多晶半导体材料可以采取上面讨论的多晶半导体材料206的实施例中的任一个的形式。在一些实施例中,过程900可以在904结束,且906及908(下面讨论的)可以不被执行。
[0055]在906,可以使用904的多晶半导体材料来形成器件层。例如,一个或多个晶体管或其它器件可以形成在904的多晶半导体材料中或上。在906形成的器件层可以采取例如上面关于图8讨论的器件层818的形式。
[0056]在908,可以形成一个或多个互连以将信号布线到906的器件层和/或从906的器件层对信号布线。在908形成的互连可以采取例如上面关于图8讨论的互连结构816的形式。随后过程900可以结束。
[0057]图10示意性示出根据各种实施例的可以包括本文公开的半导体组件200中的一个或多个的计算器件1000。特别是,计算器件1000的部件中的任何适当部件的衬底可以包括本文公开的半导体组件200。
[0058]计算器件1000可以容纳诸如母板1002的板。母板1002可以包括多个部件,包括但不限于处理器1004和至少一个通信芯片1006。处理器1004可以物理地和电气地耦合到母板1002。在一些实施方式中,至少一个通信芯片1006也可以物理地和电气地耦合到母板1002。在其它实施方式中,通信芯片1006可以是处理器1004的部分。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。
[0059]取决于其应用,计算器件1000可以包括可以或可以不物理地和电气地耦合到母板1002的其它部件。这些其它部件可以包括但不限于,易失性存储器(例如动态随机存取存储器)、非易失性存储器(例如只读存储器)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)器件、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机和大容量存储器件(例如硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
[0060]通信芯片1006可以实现用于往返于计算器件1000的数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、器件、系统、方法、技术、通信通道等。该术语并不暗示相关联的器件不包含任何线,虽然在一些实施例中它们可以不包含线。通信芯片1006可以实现多种无线标准或协议中的任一个,包括但不限于电气与电子工程师协会(IEEE)标准(包括W1-Fi(IEEE 802.11族)、IEEE 802.16标准(例如IEEE 802.16-2005修订))、长期演进(LTE)计划连同任何修订、更新和/或修正(例如,高级LTE计划、超移动宽带(UMB)计划(也被称为“3GPP2”)等)。与IEEE802.16兼容的BWA网络通常被称为WiMAX网络,其是代表微波接入全球互操作性的首字母缩略词,其为通过IE E E 8 O 2.16标准的一致性和互操作性测试的产品的证明标志。通信芯片1006可以根据全球移动通信系统(GSM)、通用分组无线服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1006可以根据增强数据GSM演进(EDGE)、GSM EDGE无线接入网络(GERAN)、通用地面无线接入网络(UTRAN)或演进UTRAN(E-UTRAN)来操作。通信芯片1006可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议来操作。在其它实施例中,通信芯片1006可以根据其它无线协议来操作。
[0061]计算器件1000可以包括多个通信芯片1006。例如,第一通信芯片1006可以专用于较短距离无线通信,例如W1-Fi和蓝牙,而第二通信芯片1006可以专用于较长距离无线通信,例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
[0062]通信芯片1006还可以包括IC封装组件,其可以包括本文所述的半导体组件。在其它实施方式中,容纳在计算器件1000内的另一部件(例如存储器器件、处理器或其它集成电路器件)可以包含本文所述的半导体组件。
[0063]在各实施方式中,计算器件1000可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在其它实施方式中,计算器件1000可以是处理数据的任何其它电子器件。在一些实施例中,本文所述的技术可以在高性能计算器件中实现。在一些实施例中,本文所述的技术在手持计算器件中实现。
[0064]下面的段落提供本文公开的实施例的多个示例。示例I是半导体组件,其包括:柔性衬底;多晶半导体材料,其包括多晶II1-V材料、多晶I1-VI材料或多晶锗;以及设置在柔性衬底与多晶半导体材料之间并与柔性衬底和多晶半导体材料相邻的多晶电介质。
[0065]示例2可以包括示例I的主题,并可以进一步规定多晶电介质的晶粒边界是多晶半导体材料的晶粒的成核位置。
[0066]示例3可以包括示例2的主题,并可以进一步规定多晶电介质的晶粒边界中的至少一些晶粒边界间隔开大约50纳米到大约200纳米之间的距离。
[0067]示例4可以包括示例1-3中的任一项的主题,并可以进一步规定柔性衬底包括非晶材料。
[0068]示例5可以包括示例1-4中的任一项的主题,并可以进一步规定柔性衬底包括聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯材料、聚醚砜材料、聚酰亚胺材料或无碱硼硅酸盐。
[0069]示例6可以包括示例1-5中的任一项的主题,并可以进一步规定多晶电介质包括二氧化钛、二氧化硅或氧化铝。
[0070]示例7可以包括示例1-6中的任一项的主题,并可以进一步规定多晶半导体材料具有处于大约5纳米与大约250纳米之间的厚度。
[0071]示例8可以包括示例1-7中的任一项的主题,并可以进一步规定多晶半导体材料包括多晶锑化铟。
[0072]示例9可以包括示例I的主题,并且可以进一步规定:当多晶半导体材料具有500纳米的厚度时,多晶半导体材料的薄层电阻小于每平方2000欧姆。
[0073]示例10可以包括示例I的主题,并可以进一步规定柔性衬底具有小于400摄氏度的熔化温度。
[0074]示例11是用于制造半导体组件的方法,其包括:在柔性衬底上形成多晶电介质;以及在多晶电介质上形成多晶半导体材料,其中多晶半导体材料包括多晶II1-V材料、多晶I1-VI材料或多晶锗。
[0075]示例12可以包括示例11的主题,并可以进一步规定:形成多晶电介质包括多晶电介质的原子层沉积。
[0076]示例13可以包括示例11的主题,并可以进一步规定:形成多晶电介质包括对多晶电介质进行旋涂。
[0077]示例14可以包括示例11-13中的任一项的主题,并可以进一步规定:在多晶电介质上形成多晶半导体材料包括:将非晶半导体材料溅射沉积在多晶电介质上;以及使非晶半导体材料退火以形成多晶半导体材料。
[0078]示例15可以包括示例14的主题,并可以进一步规定:将非晶半导体材料溅射沉积在多晶电介质上包括在大约15摄氏度与大约30摄氏度之间的温度下将非晶半导体材料溅射沉积在多晶电介质上。
[0079]示例16可以包括示例11的主题,并可以进一步规定:在多晶电介质上形成多晶半导体材料包括:加热多晶电介质;以及将非晶半导体材料沉积在多晶电介质上以形成多晶半导体材料。
[0080]示例17可以包括示例11的主题,并可以进一步规定:在多晶电介质上形成多晶半导体材料包括在大约200摄氏度与大约400摄氏度之间的温度下将非晶半导体材料沉积在多晶电介质上以形成多晶半导体材料。
[0081]示例18可以包括示例11的主题,并可以进一步规定:在多晶电介质上形成多晶半导体材料包括:将非晶半导体材料溅射沉积在多晶电介质上;以及将非晶半导体材料激光熔化以形成多晶半导体材料。
[0082]示例19是IC器件,其包括:柔性衬底;器件层,其包括在多晶半导体材料上形成的一个或多个晶体管,多晶半导体材料包括多晶11 ι-v材料、多晶I1-VI材料或多晶锗;设置在柔性衬底与多晶半导体材料之间并与柔性衬底和多晶半导体材料相邻的多晶电介质;以及将电信号布线到器件层和/或从器件层对电信号布线的一个或多个互连。
[0083]示例20可以包括示例19的主题,并可以进一步规定多晶半导体材料形成器件层的晶体管中的沟道。
[0084]示例21可以包括示例19-20中的任一项的主题,并可以进一步规定多晶半导体材料包括多晶II1-氮化物材料。
[0085]示例22可以包括示例21的主题,并可以进一步规定多晶电介质包括氧化铝。
[0086]示例23可以包括示例21的主题,并可以进一步规定多晶电介质包括碳化硅。
[0087]示例24可以包括示例19-23中的任一项的主题,并可以进一步规定柔性衬底具有小于400摄氏度的熔化温度。
【主权项】
1.一种半导体组件,包括: 柔性衬底; 多晶半导体材料,其包括多晶II1-V材料、多晶I1-VI材料或多晶锗;以及多晶电介质,其设置在所述柔性衬底与所述多晶半导体材料之间并与所述柔性衬底和所述多晶半导体材料相邻。2.如权利要求1所述的半导体组件,其中,所述多晶电介质的晶粒边界是所述多晶半导体材料的晶粒的成核位置。3.如权利要求2所述的半导体组件,其中,所述多晶电介质的所述晶粒边界中的至少一些晶粒边界间隔开大约50纳米与大约200纳米之间的距离。4.如权利要求1所述的半导体组件,其中,所述柔性衬底包括非晶材料。5.如权利要求1所述的半导体组件,其中,所述柔性衬底包括聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯材料、聚醚砜材料、聚酰亚胺材料或无碱硼硅酸盐。6.如权利要求1所述的半导体组件,其中,所述多晶电介质包括二氧化钛、二氧化硅或氧化铝。7.如权利要求1所述的半导体组件,其中,所述多晶半导体材料具有处于大约5纳米与大约250纳米之间的厚度。8.如权利要求1所述的半导体组件,其中,所述多晶半导体材料包括多晶锑化铟。9.如权利要求1所述的半导体组件,其中,当所述多晶半导体材料具有500纳米的厚度时,所述多晶半导体材料的薄层电阻小于每平方2000欧姆。10.如权利要求1所述的半导体组件,其中,所述柔性衬底具有小于400摄氏度的熔化温度。11.一种用于制造半导体组件的方法,包括: 在柔性衬底上形成多晶电介质;以及 在所述多晶电介质上形成多晶半导体材料,其中,所述多晶半导体材料包括多晶II1-V材料、多晶I1-VI材料或多晶锗。12.如权利要求11所述的方法,其中,形成所述多晶电介质包括所述多晶电介质的原子层沉积。13.如权利要求11所述的方法,其中,形成所述多晶电介质包括对所述多晶电介质进行旋涂。14.如权利要求11所述的方法,其中,在所述多晶电介质上形成所述多晶半导体材料包括: 将非晶半导体材料溅射沉积在所述多晶电介质上;以及 使所述非晶半导体材料退火以形成所述多晶半导体材料。15.如权利要求14所述的方法,其中,将所述非晶半导体材料溅射沉积在所述多晶电介质上包括: 在大约15摄氏度与大约30摄氏度之间的温度下将所述非晶半导体材料溅射沉积在所述多晶电介质上。16.如权利要求11所述的方法,其中,在所述多晶电介质上形成所述多晶半导体材料包括: 加热所述多晶电介质;以及 将非晶半导体材料沉积在所述多晶电介质上以形成所述多晶半导体材料。17.如权利要求11所述的方法,其中,在所述多晶电介质上形成所述多晶半导体材料包括: 在大约200摄氏度与大约400摄氏度之间的温度下将非晶半导体材料沉积在所述多晶电介质上,以形成所述多晶半导体材料。18.如权利要求11所述的方法,其中,在所述多晶电介质上形成所述多晶半导体材料包括: 将非晶半导体材料溅射沉积在所述多晶电介质上;以及 将所述非晶半导体材料激光熔化以形成所述多晶半导体材料。19.一种集成电路(IC)器件,包括: 柔性衬底; 器件层,其包括在多晶半导体材料上形成的一个或多个晶体管,所述多晶半导体材料包括多晶II1-V材料、多晶I1-VI材料或多晶锗; 多晶电介质,其设置在所述柔性衬底与所述多晶半导体材料之间并与所述柔性衬底和所述多晶半导体材料相邻;以及 一个或多个互连,其将电信号发送到所述器件层和/或发送来自所述器件层的电信号。20.如权利要求19所述的IC器件,其中,所述多晶半导体材料形成所述器件层的晶体管中的沟道。21.如权利要求19所述的IC器件,其中,所述多晶半导体材料包括多晶II1-氮化物材料。22.如权利要求21所述的IC器件,其中,所述多晶电介质包括氧化铝。23.如权利要求21所述的IC器件,其中,所述多晶电介质包括碳化硅。24.如权利要求19所述的IC器件,其中,所述柔性衬底具有小于400摄氏度的熔化温度。
【文档编号】H01L21/763GK106030806SQ201480075844
【公开日】2016年10月12日
【申请日】2014年3月18日
【发明人】N·慕克吉, B·S·多伊尔, S·达斯古普塔, M·拉多萨夫列维奇, R·皮拉里塞泰, H·W·田, V·R·拉奥, R·S·周
【申请人】英特尔公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1