半导体元件及其制作方法
【专利摘要】本发明公开一种半导体元件及其制作方法，该半导体元件包含一基底，一金属氧化物半导体晶体管设于基底上，以及一氧化物半导体晶体管邻近该金属氧化物半导体晶体管。其中金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于第一栅极结构两侧，氧化物半导体晶体管则包含一通道层，且该通道层的上表面低于金属氧化物半导体晶体管的第一栅极结构的上表面。
【专利说明】
半导体元件及其制作方法
技术领域
[0001]本发明涉及一种制作半导体元件的方法，尤指一种形成氧化物半导体层之前或之后进行一紫外光臭氧脱氢(UV ozone dehydrogenat1n)制作工艺的方法。
【背景技术】
[0002]近期将半导体薄膜设于一具有绝缘表面的基底上以形成晶体管的技术普遍受到注目，其中该晶体管可应用于例如集成电路或影像显示元件等各种电子元件中。目前广泛用来制作半导体薄膜的材料通常包含以硅为基础的半导体材料，而其中又以氧化物半导体更受到各界注目。
[0003]一般而言，包含前述氧化物半导体薄膜的晶体管在电路呈现关闭状态(offstate)时具有非常低的漏电流。然而，现今在整合具有氧化物半导体层的晶体管与一般具有金属栅极的金属氧化物半导体晶体管时仍遇到许多瓶颈，例如因制作流程过于复杂并造成成本增加等问题。因此如何改良现有包含氧化物半导体薄膜的晶体管元件的制作工艺即为现今一重要课题。
【发明内容】
[0004]本发明优选实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一底薄膜层，然后进行一第一紫外光处理，并形成一氧化物半导体层于该底薄膜层上，其中该氧化物半导体层是选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组。之后再进行一第二紫外光处理。
[0005]本发明另一实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一金属氧化物半导体晶体管，且该金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于该第一栅极结构两侧，然后形成一氧化物半导体晶体管邻近该金属氧化物半导体晶体管，该氧化物半导体晶体管包含一通道层，且该通道层的上表面低于该金属氧化物半导体晶体管的该第一栅极结构的上表面。
[0006]本发明又一实施例是公开一种半导体元件，其包含一基底，一金属氧化物半导体晶体管设于基底上，以及一氧化物半导体晶体管邻近该金属氧化物半导体晶体管。其中金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于第一栅极结构两侦U，氧化物半导体晶体管则包含一通道层，且该通道层的上表面低于金属氧化物半导体晶体管的第一栅极结构的上表面。
【附图说明】
[0007]图1至图5为本发明优选实施例制作一半导体元件的方法示意图。
[0008]主要元件符号说明
[0009]12 基底14第一区域
[0010]16第二区域18栅极结构
[0011]20栅极介电层22栅极电极
[0012]24间隙壁26源极/漏极区域
[0013]28外延层30金属氧化物半导体晶体管
[0014]
[0015]32接触洞蚀刻停止层34材料层
[0016]36氧化物半导体层38源极层
[0017]40漏极层42栅极绝缘层
[0018]44栅极结构46氧化物半导体晶体管
[0019]48层间介电层50接触插塞
[0020]52通道层54浅沟隔离
【具体实施方式】
[0021]请参照图1至图5，图1至图5为本发明优选实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，基底12例如是硅基底、外延硅基底、碳化硅基底或娃覆绝缘(silicon-on-1nsulator, SOI)基底等的半导体基底，但不以此为限。在本实施例中，基底12上优选定义有一第一区域14与一第二区域16，其中第一区域14优选于后续制作工艺中制作一金属氧化物半导体晶体管而第二区域16则优选用来制备一氧化物半导体晶体管或薄膜晶体管。
[0022]依据本发明的一实施例，基底12中可选择性形成多个掺杂阱(未绘示)或多个作为电性隔离之用的浅沟隔离(shallow trench isolat1n, STI) 54，另外本实施例虽以平面型晶体管为例，但在其他变化实施例中，本发明的半导体制作工艺也可应用于非平面晶体管，例如是鳍状晶体管(Fin-FET)，此时，图1所标示的基底12即相对应代表为形成于一基底上的鳍状结构。
[0023]接着形成一栅极结构18于第一区域14的基底12上，栅极结构18的制作方式可依据制作工艺需求以先栅极(gate first)制作工艺、后栅极(gate last)制作工艺的先栅极介电层(high-k first)制作工艺以及后栅极制作工艺的后栅极介电层(high_k last)制作工艺等方式制作完成。以本实施例的先栅极制作工艺为例，可依序形成一栅极介电层、一栅极材料层、一选择性硬掩模(图未示)于基底12上，然后利用一图案化光致抗蚀剂(图未示)当作掩模进行一图案转移制作工艺，以单次蚀刻或逐次蚀刻步骤，去除部分的硬掩模、部分栅极材料层及部分栅极介质层，接着剥除图案化光致抗蚀剂，以于基底12上形成一由图案化的栅极介电层20与栅极电极22所构成的栅极结构18。之后可形成一由氧化硅或氮化硅所构成的材料层于基底12上并覆盖栅极结构18，然后进行一回蚀刻制作工艺去除部分材料层以形成一间隙壁24于栅极结构18两侧。接着于间隙壁24两侧的基底12中形成一源极/漏极区域26及/或外延层28，选择性于源极/漏极区域26及/或外延层28的表面形成一金属硅化物(图未示)。至此即于第一区域14形成一金属氧化物半导体晶体管30 ο
[0024]在本实施例中，栅极介电层20可包含二氧化硅(S12)、氮化硅(SiN)或高介电常数(high dielectric constant, high-k)材料；栅极电极22可包含金属材料、多晶娃或金属娃化物(silicide)等导电材料；栅极结构18上的硬掩模可选自由二氧化娃、氮化娃、碳化硅(SiC)或氮氧化硅(S1N)等所构成的群组，但不以此为限。
[0025]接着形成一底薄膜层(base film)，例如一接触洞蚀刻停止层32覆盖基底12表面与栅极结构18，然后进行一第一紫外光处理，例如一紫外光臭氧脱氢(UV ozonedehydrogenat1n)制作工艺，以提升后续氧化物半导体层成长于接触洞蚀刻停止层32上的品质。
[0026]随后可先选择性沉积一由氧化铝(Al2O3)所构成的材料层34于接触洞蚀刻停止层32上，然后全面性覆盖一氧化物半导体层于氧化铝所构成的材料层34上，并利用一光刻暨蚀刻制作工艺去除部分氧化物半导体层，以于第二区域16的材料层34上形成一图案化的氧化物半导体层36，其中此氧化物半导体层36优选作为后续氧化物半导体晶体管的通道层。在本实施例中，接触洞蚀刻停止层32优选由氮化硅所构成，氧化物半导体层36优选选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组，但不局限于此。氧化物半导体形成后再进行一第二紫外光处理，例如另一道紫外光臭氧脱氢(UV ozone dehydrogenat1n)制作工艺，而此第二紫外光处理可实施于全面性覆盖未图案化的氧化物半导体层36之后且形成图案化的氧化物半导体层36之前或形成图案化的氧化物半导体层36之后。
[0027]然后如图2所示，以化学气相沉积(例如等离子体辅助化学气相沉积)或物理气相沉积(例如离子溅镀)全面性覆盖一导电层(图未示)于材料层34上并完全覆盖氧化物半导体层36。在本实施例中，导电层可选自由铝、铬、铜、钽、钼以及钨所构成的群组，但不局限于此。接着对导电层进行图案转移，例如可先形成一图案化光致抗蚀剂于导电层上，然后进行一蚀刻制作工艺去除部分未被图案化光致抗蚀剂所覆盖的导电层，以于氧化物半导体层36两侧的材料层34上及部分氧化物半导体层36表面形成一源极层38与一漏极层40 ο
[0028]随后如图3所示，形成一栅极绝缘层42于材料层34、源极层38、漏极层40及氧化物半导体层36上，其中栅极绝缘层42可选自由氧化硅、氮化硅、氮氧化硅以及碳氧化硅所构成的群组并可为单一材料层或多层材料层，但不局限于此。
[0029]之后如图4所示，可先全面沉积另一导电层(图未示)于栅极绝缘层42上，然后对导电层进行图案转移，例如可形成一图案化光致抗蚀剂于导电层上，并进行一蚀刻制作工艺去除部分未被图案化光致抗蚀剂所覆盖的导电层，以于栅极绝缘层42上形成一栅极结构44并同时于第二区域16形成一氧化物半导体晶体管46。在本实施例中，栅极结构44的材料可与源极层38或漏极层40相同或不同，例如可选自由铝、铬、铜、钽、钼以及钨所构成的群组，但不局限于此。
[0030]另外，本发明于形成源极层38及漏极层40后以及形成栅极结构44之前，又可选择性进行一第三紫外光处理，而形成栅极结构44后，也可再进行一第四紫外光处理，其中第三紫外光处理与第四紫外光处理均可包含一紫外光臭氧脱氢(UV ozonedehydrogenat1n)制作工艺，此实施例也属本发明所涵盖的范围。
[0031]随后如图5所示，形成一层间介电层48于栅极绝缘层42上并完全覆盖栅极结构44，接着形成多个接触插塞50于该层间介电层48、栅极绝缘层42、材料层34以及接触洞蚀刻停止层32中以电连接第二区域16中氧化物半导体晶体管46的栅极结构44、源极层38与漏极层40以及第一区域14中金属氧化物半导体晶体管30的源极/漏极区域26。至此即完成本发明优选实施例的一半导体元件的制作。
[0032]请再参照图5，图5为本发明优选实施例的一种半导体元件的结构示意图。如图中所示，半导体元件主要包含一基底12、一金属氧化物半导体晶体管30设于基底12上、一接触洞蚀刻停止层32设于金属氧化物半导体晶体管30与基底12上以及一氧化物半导体晶体管46设于邻近金属氧化物半导体晶体管30的接触洞蚀刻停止层32上并同时位于浅沟隔离(STI) 54上。其中金属氧化物半导体晶体管30包含一栅极结构18以及一源极/漏极区域26设于栅极结构18两侧，氧化物半导体晶体管46则包含一通道层52 (亦即前述的氧化物半导体层36)、一源极层38与一漏极层40设于接触洞蚀刻停止层32及部分通道层52上、一栅极结构44设于通道层52正上方以及一栅极绝缘层42设于栅极结构44与源极层38、漏极层40以及通道层52之间并覆盖接触洞蚀刻停止层32。
[0033]在本实施例中，通道层52的上表面优选低于金属氧化物半导体晶体管30的栅极结构18上表面，通道层52的底表面则高于金属氧化物半导体晶体管30的栅极结构18底表面，且通道层52是选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组。另外本实施例的半导体元件另包含一层间介电层48同时覆盖第一区域14的金属氧化物半导体晶体管30及第二区域16的氧化物半导体晶体管46上并直接接触栅极绝缘层42及氧化物半导体晶体管46的栅极结构44。
[0034]综上所述，本发明主要于一底薄膜层上形成氧化物半导体层之前或之后进行一道紫外光处理，例如一紫外光臭氧脱氢制作工艺来提升氧化物半导体晶体管成长的品质。此夕卜，本发明另一实施例优选于接触洞蚀刻停止层上直接形成一氧化物半导体晶体管或一薄膜晶体管，然后再将形成层间介电层使层间介电层可同时覆盖并接触金属氧化物半导体晶体管及氧化物半导体晶体管。
[0035]以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
【主权项】
1.一种制作半导体元件的方法，包含: 提供一基底，该基底上具有一底薄膜层； 进行一第一紫外光处理； 形成一氧化物半导体层于该底薄膜层上，其中该氧化物半导体层是选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组；以及 进行一第二紫外光处理。2.如权利要求1所述的方法，另包含: 形成一金属氧化物半导体晶体管于该基底上； 形成该底薄膜层于该金属氧化物半导体晶体管及该基底上； 形成该氧化物半导体层于该底薄膜层上； 形成一源极层及一漏极层于该氧化物半导体层两侧的该底薄膜层上；以及 形成一栅极结构于该氧化物半导体层上。3.如权利要求2所述的方法，其中该底薄膜层包含一接触洞蚀刻停止层。4.如权利要求2所述的方法，另包含于形成该源极层及该漏极层后以及形成该栅极结构之前进行一第三紫外光处理。5.如权利要求4所述的方法，另包含于形成该栅极结构后进行一第四紫外光处理。6.如权利要求5所述的方法，其中各该第一紫外光处理、该第二紫外光处理、该第三紫外光处理及该第四紫外光处理包含一紫外光臭氧脱氢(UV ozone dehydrogenat1n)制作工艺。7.如权利要求1所述的方法，另包含于形成该栅极结构前形成一栅极氧化层于该底薄膜层、该源极层、该漏极层以及该氧化物半导体层上。8.一种制作半导体元件的方法，包含: 提供一基底，该基底上具有一金属氧化物半导体晶体管，且该金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于该第一栅极结构两侧；以及 形成一氧化物半导体晶体管邻近该金属氧化物半导体晶体管，该氧化物半导体晶体管包含一通道层，且该通道层的上表面低于该金属氧化物半导体晶体管的该第一栅极结构的上表面。9.如权利要求8所述的方法，另包含: 形成一接触洞蚀刻停止层于该金属氧化物半导体晶体管及该基底上； 形成该通道层于该接触洞蚀刻停止层上； 形成一源极层以及一漏极层于该通道层两侧的该接触洞蚀刻停止层上； 形成一栅极绝缘层于该接触洞蚀刻停止层、该源极层、该漏极层及该通道层上；以及 形成一第二栅极结构于该通道层上。10.如权利要求9所述的方法，另包含形成一层间介电层于该接触洞蚀刻停止层及该第二栅极结构上。11.如权利要求10所述的方法，另包含形成多个接触插塞于该层间介电层、该栅极绝缘层以及该接触洞蚀刻停止层中以电连接该第二栅极结构、该源极层、该漏极层以及该金属氧化物半导体晶体管的该源极/漏极区域。12.—种半导体元件，包含: 基底，该基底上具有一金属氧化物半导体晶体管，且该金属氧化物半导体晶体管包含一第一栅极结构以及一源极/漏极区域设于该第一栅极结构两侧；以及 氧化物半导体晶体管邻近该金属氧化物半导体晶体管，该氧化物半导体晶体管包含一通道层，且该通道层的上表面低于该金属氧化物半导体晶体管的该第一栅极结构的上表面。13.如权利要求12所述的半导体元件，另包含一接触洞蚀刻停止层设于该金属氧化物半导体晶体管及该基底上。14.如权利要求13所述的半导体元件，其中该通道层是设于该接触洞蚀刻停止层上。15.如权利要求14所述的半导体元件，另包含: 源极层以及漏极层设于该接触洞蚀刻停止层及该通道层上； 栅极绝缘层，设于该接触洞蚀刻停止层、该源极层、该漏极层以及该通道层上；以及 第二栅极结构，设于该栅极绝缘层上。16.如权利要求15所述的半导体元件，另包含层间介电层，设于该金属氧化物半导体晶体管及该栅极绝缘层上。17.如权利要求16所述的半导体元件，另包含多个接触插塞，设于该层间介电层、该栅极绝缘层以及该接触洞蚀刻停止层中以电连接该第二栅极结构、该源极层、该漏极层以及该金属氧化物半导体晶体管的该源极/漏极区域。18.如权利要求12所述的半导体元件，其中该通道层的底表面高于该金属氧化物半导体晶体管的该第一栅极结构的底表面。19.如权利要求12所述的半导体元件，其中该通道层是选自由氧化铟镓锌、氧化铟铝锌、氧化铟锡锌、氧化铟铝镓锌、氧化铟锡铝锌、氧化铟锡铪锌以及氧化铟铪铝锌所构成的群组。
【文档编号】H01L21/02GK106033731SQ201510110254
【公开日】2016年10月19日
【申请日】2015年3月13日
【发明人】许家福
【申请人】联华电子股份有限公司