具有电磁干扰屏蔽的半导体器件和基板带的制作方法

文档序号:10666066
具有电磁干扰屏蔽的半导体器件和基板带的制作方法
【专利摘要】公开了半导体器件和基板带。半导体器件包括基板以及设置在基板的表面上的导电阻挡,所述基板包括在基板的表面上的接地的导电图案,接地的导电图案围绕目标区域。导电阻挡电连接到接地的导电图案并为目标区域在基板的表面的横向方向上提供电磁干扰(EMI)屏蔽。
【专利说明】
具有电磁干扰屏蔽的半导体器件和基板带
技术领域
[0001]本技术涉及半导体器件。
【背景技术】
[0002]对便携式消费电子的需求的大量增长推动对高容量存储器件的需求。诸如闪存存储卡的非易失性半导体存储器件,正变得被广泛使用以满足数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐用的设计以及它们的高可靠和大容量使得这样的存储器件对于在多种电子装置中使用是理想的,所述电子装置例如包括数字照相机、数字音乐播放器、视频游戏机、PDA和蜂窝电话。
[0003]随着电子部件变得更小并且在更高频率工作,由电磁干扰(EMI)和射频干扰(RFI)引起的噪声和串扰更加成为问题。电磁(EM)辐射被携带快速变化的信号的电路作为其正常操作的副产品发射。这样的电磁辐射将EMI和/SRFI引入到其它电路,导致不期望的干扰或噪声。
[0004]已经作出了努力来在带级别或者单独的单元级别施加导电镀膜进行屏蔽EM和/或RF辐射的发射和接收。图1是在带级别施加EMI屏蔽的传统的方法的流程图。如图1所示,在裸芯粘附步骤110中,多个半导体裸芯被安装在排列于基板带中的各个单独的基板上。接着,在引线键合步骤120中,形成多个引线键合以电连接各个半导体裸芯和基板。接着,在模塑步骤130中,模塑料形成在整个基板带之上以包封半导体裸芯和引线键合。然后,在EMI镀膜步骤140中,EMI屏蔽层被施加到模塑料的顶表面上。最后,在单一化步骤150中,通过在邻近的半导体器件之间切开EMI屏蔽层、模塑料和基板,基板带被分隔以单一化为封装形式的单独的半导体器件。按此方法,可以在带级别更加有效地提供EMI屏蔽,但是仅在单独的半导体器件的顶表面上提供EMI屏蔽,因此半导体器件仍缺少在其侧表面上的EMI屏蔽。
[0005]图2是在单元级别施加BO屏蔽的传统的方法的流程图。如图2所示,在类似于图1中所述的裸芯粘附步骤210、引线键合步骤220和模塑步骤230之后,在单一化步骤240中单一化单独的半导体器件。接着在封装体粘附步骤250中,半导体器件被转移并通过例如使用双面胶被粘附到共同的载体上。然后在EMI镀膜步骤260中,半导体器件暴露的外表面用EMI屏蔽层镀膜。然后,在封装体释放步骤270中,具有EMI屏蔽层380的单独的半导体器件被从位于下面的载体释放以进行进一步的工艺。按此方法,EMI屏蔽可以不仅提供在半导体器件的顶表面上,而且提供在半导体器件的侧表面上。但是这样的工艺具有例如低效率和附加污染的缺点,低效率由单元级别处理引起,附加的污染来自封装粘附步骤250中所使用的双面胶。
[0006]技术内容
[0007]在本技术的一方面中,半导体器件包括基板,包含在所述基板的表面上的接地的导电图案,所述接地的导电图案围绕目标区域;以及导电阻挡,设置在所述基板的表面上,所述导电阻挡电连接到所述接地的导电图案并且为所述目标区域在所述基板的表面的横向方向上提供电磁干扰(EMI)屏蔽。
[0008]在实施例中,接地的导电图案包含围合所述目标区域的连续或分段的迹线或者分布在所述目标区域周围的多个离散的键合衬垫。
[0009]在实施例中,导电阻挡包含由线性排列并键合在所述导电图案上的多个引线环构成的至少一个引线围栏,并且每个引线环具有弧形。每个引线围栏中的所述引线环具有相同的环高度和相同的环跨度。在导电阻挡包括多个引线围栏的情况中,所述多个引线围栏相互平行,并且在不同的引线围栏中的所述引线环具有相同的环跨度,但是沿所述引线围栏的延伸方向相互偏移。因此,所述引线围栏在所述基板的表面的横向方向且垂直于所述引线围栏的延伸方向上具有整体网状投影。不同的引线围栏的引线环具有不同环高度。同一引线围栏的引线环一个接一个地连续地连接。同一引线围栏的引线环由单条键合引线形成。可替换地,同一引线围栏的所述引线环以其间的规律的间隔相互隔开。
[0010]在实施例中,半导体器件还包括在所述目标区域中的引线键合,其中,所述引线键合和至少一个引线围栏形成在同一引线键合工艺中。引线围栏由金引线、铜引线或银合金引线形成。
[0011 ] 在实施例中,所述导电阻挡是由树脂基体和分散在所述树脂基体中的导电颗粒构成的导电膏坝。所述导电膏坝是完全围合所述目标区域的连续的坝或者由分布在所述目标区域周围的离散部分构成。树脂包括环氧树脂,并且导电颗粒包括金颗粒、铜颗粒或银颗粒。
[0012]在实施例中,目标区域至少是EMI敏感元件所在的区域以及EMI施感元件所在的区域之一。EMI敏感元件包括存储器裸芯,并且EMI施感元件包括控制器裸芯。
[0013]在实施例中,半导体器件还可以包括包封导电阻挡的模塑料;以及覆盖平行于基板的表面的模塑料的表面的EMI屏蔽层。
[0014]在本技术的另一方面中,基板带包括排列为矩阵形式的多个基板。每个基板包括在基板的表面上的接地的导电图案,所述接地的导电图案围绕目标区域。
【附图说明】
[0015]图1是具有EMI屏蔽层的半导体器件的传统的制造方法的流程图。
[0016]图2是具有EMI屏蔽层的半导体器件的另一传统的制造方法的流程图。
[0017]图3A、3B和3C是根据本技术的第一实施例的半导体器件的示意侧视图、平面视图和立体图。
[0018]图3D是根据本技术的第一实施例的变化例的半导体器件的示意平面视图。
[0019]图4A和4B是根据本技术的第一实施例的变化例的半导体器件的示意侧视图和平面视图。
[0020]图5A和5B是根据本技术的第一实施例的另一变化例的半导体器件的示意侧视图和平面视图。
[0021]图6是根据本技术的第一实施例的另一变化例的半导体器件的示意侧视图。
[0022]图7A和7B是根据本技术的第一实施例的另一变化例的半导体器件的示意侧视图和平面视图。
[0023]图8是根据本技术的第一实施例的另一变化例的半导体器件的示意立体图。
[0024]图9是根据本技术的第二实施例的半导体器件的示意立体图。
[0025]图10是根据本技术的第二实施例的变化例的半导体器件的示意立体图。
[0026]图11是根据本技术的第二实施例的另一变化例的半导体器件的示意立体图。
[0027]图12是根据本技术的实施例的基板带的示意平面视图。
【具体实施方式】
[0028]现在将参考图3A到12描述涉及半导体器件的实施例。应理解的是,本技术可以以多种不同的形式实现并且不应被理解为限制在这里所提出的实施例中。而是,提供这些实施例使得本公开是清楚的和完整的并且向本领域技术人员充分表达本技术。事实上,本技术意欲覆盖包括在由所附权利要求定义的本发明的范围和精神中的替换例、修改例以及这些实施例的等同物。此外,在本技术的下述详细描述中,提出多个具体细节以提供对本技术透彻的理解。但是,本领域普通技术人员应清楚的是,本技术可以不需要这些具体的细节而被实现。
[0029]如这里可能所使用的术语“左”、“右”、“顶”、“底”、“上”、“下”、“垂直的”和/或“横向的”仅是为了方便和说明的目的,并且不意欲限制本技术的说明书,与所引用的项目一样多的项目可以交换位置。此外,除非上下文清楚地另外指明,如这里所使用的,冠词“一”和“一个”意欲包括单数和复数形式两者。术语〃基本上"和/或〃大约〃意味着指定的尺寸或参数可以在对于给定的应用的可以接受的制造容差中变化。在一实施例中,可以接受的制造容差是±0.25%。
[0030]贯穿附图,相同或相似的部件用相同的最后两位数字的相同的方式标记。
[0031]将参考图3A到图8描述根据第一实施例和本技术的第一实施例的变化例的半导体器件。图3A、3B和3C分别是根据本技术的第一实施例的半导体器件300的示意侧视图、平面视图和立体图。如图3A所示,半导体器件300包括基板310,基板310具有在基板310的上表面的接地的导电图案,例如连续的导电迹线320 ;以及设置在导电图案上的例如引线围栏330的导电阻挡。半导体器件300还可以包括需要EMI保护的至少一个元件(所述元件诸如被设置在基板310上的半导体裸芯340)、包封导电阻挡和半导体裸芯340的模塑料350以及施加在模塑料350的顶表面上的顶EMI屏蔽层360。半导体器件300还可以包括电连接半导体裸芯340和基板310的引线键合370。应注意的是,为了描述的清楚性,电连接半导体裸芯和基板的引线键合在侧视图和平面视图中未被示出,并且模塑料和顶EMI屏蔽层在平面视图和立体图中未被示出。
[0032]基板310可以是诸如柔性印刷电路板(FPCB)的接线板,所述柔性印刷电路板具有电介质核以及形成在其上和下两侧上的电导图案。核可以由各种电介质材料形成,像是例如,聚酰亚胺叠层、包括FR4和FR5的环氧树脂、双马来酰亚胺三嗪(BT)等等。在替换实施例中,核可以是陶瓷的或者有机的。接地的导电图案例如经由设置在基板310中的中间层(未示出)连接到接地电位。接地的导电图案围绕基板上的目标区域。如图3B中所示,目标区域可以包括基板310上的所有有效的基板面区域A,使得接地的导电图案比如连续的导电迹线320布置为沿着基板310的周边,以对设置在基板310上的所有元件提供对来自外部EM辐射的EMI屏蔽。图3B所示出的目标区域A仅是示例,并且目标区域A在基板上的构造、数目和布置可以在进一步实施例中变化。另外,多个目标区域可以存在于基板上,且根据基板设计,每个目标区域的尺寸和形状可以与在基板上的所有其他目标区域不同。
[0033]如图3B所示,接地的导电图案可以是围合目标区域A的连续的导电迹线320。这样的连续的导电迹线320可以在制备基板310上的其它导电图案(未示出)期间由通常是铜或者铜镀金的金属制成。连续的导电迹线320具有基本上与基板310的上表面平面的的上表面或者稍微低于基板310的上表面的上表面(如图3A所示)。替代地,接地的导电图案可以是分段的导电迹线。例如,在基板具有矩形轮廓的情况下,分段的导电迹线可以被设计为四个连续的线段,每个线段沿基板的相应的一条边布置。上述的接地的导电图案320仅示例,并且在基板上的接地的导电图案的构造可以在进一步实施例中变化。
[0034]设置在接地的导电图案上的导电阻挡电连接到接地的导电图案并且为目标区域A在基板310的表面的横向方向上提供电磁干扰(EMI)屏蔽。在图3A-3C所示的半导体器件300中,导电阻挡是由线性布置在连续的导电迹线320上的多个引线环332构成的引线围栏330。引线围栏330起的作用与金属网相似,用以屏蔽电磁辐射。每个引线环332具有弧形,环的两端通过引线键合贴附到导电迹线320上,所述引线键合为本领域技术人员已知的,诸如球键合,缝键合,因此引线键合的细节将不在此进一步描述。引线围栏330的引线环332可以通过引线键合设备一个接一个地连续地形成,该引线键合装置包括用于供给和键合引线的被称为劈刀的引线键合器以及固定基板310的静止的工作台。在形成引线围栏330时,劈刀围绕着目标区域A的周边在基板310的连续的导电迹线320上方移动且进行引线键合。引线环332可以围绕目标区域A的整个周边在连续的导电迹线320上形成,从而完全封闭目标区域A,如图3D所示。在该情形,需要将闭合该引线围栏330的最后一个引线键合334与开始引线围栏330的第一个引线键合333分开,从而为劈刀提供足够的空间来在连续的导电迹线320上形成最后一个引线键合334。这可以通过以下方式实现:对于最后一个引线环形成更小的环跨度,以在第一引线键合333和最后一个引线键合334之间留下间隙,如图3D所示;或者对于最后一个引线环形成更大的环跨度从而跨过第一引线键合333,或者对于最后一个引线环在与引线围栏中前面的引线环的延伸方向具有一个偏移角的方向上延伸引线。可替代的,引线围栏可以是分段的。例如,如图3B所示,引线围栏330由四个分开的段构成。在每个段中的引线环332 —个接一个的连续形成。在相邻段的各端部的相邻引线键合可以分开,从而为劈刀提供足够的空间来在连续导电迹线320上形成相应的引线键合。
[0035]形成引线围栏330的导电引线包括本领域技术人员已知的键合引线,包括金引线、铜引线或银合金引线等等。导电引线可以具有在大约ΙΟμπι到大约50μπι的范围内的直径,尽管引线围栏330的导电引线的更大的直径可以使得具有更好的EMI屏蔽效果。
[0036]如图3Α所示,引线围栏320中的引线环332可以具有相同的环高度H和相同的环跨度S。引线围栏330的引线环332的环高度H被设置为使得引线围栏330基本上屏蔽设置在由引线围栏330所围绕的目标区域A中的半导体裸芯340。例如,引线环332的顶点可以基本上在与最顶上的半导体裸芯340的顶表面相同的水平处。在这样的情况中,在引线环332的顶点和模塑料350的顶表面之间将具有例如50 μπι到100 μm的足够的帽空间(cap space),以避免在接下来包封引线围栏330的模塑工艺中损坏引线环332。而且,这样的相对较小的帽空间还使得引线围栏330与顶EMI屏蔽层360配合以便提供在半导体器件300的顶和侧表面上的完整的EMI屏蔽。引线环332的环跨度S可以基于环高度H和电磁辐射频率设置。小的环跨度S提高引线围栏中的引线环的密度,从而改善对高频率EM辐射的EMI屏蔽能力。但是小的环跨度S导致环高度H和环跨度S之间的大纵横比,导致用于承受在接下来的模塑工艺中施加的冲击的较弱的引线环的机械强度。例如,根据本技术的实施例,环高度H可以被设计为环跨度S的大约60%到100%,特别地,环跨度S的80%。环跨度S例如可以被设置为在100 μ??到500 μm的范围内。
[0037]引线围栏330可以在与形成连接半导体裸芯340和基板310的引线键合370的相同的引线键合设备上、在相同的引线键合工艺中形成。因此,作为半导体器件300的侧表面上的EMI屏蔽的引线围栏的增加可以完全集成到如图1所示的用于在带级别形成具有EMI屏蔽的半导体器件的传统的工艺中,而在带级别不仅在半导体器件的顶表面上提供了 EMI屏蔽,并且还在半导体器件的侧表面上提供了 EMI屏蔽。在引线键合工艺中,引线围栏330中的引线环332在引线键合设备中以相同的设置形成,从而具有相同的环高度H和环跨度S,以便改善产量。在示例中,引线围栏可以以用单条引线连续地形成而不切断引线以便进一步改善产能,该工艺与W02012/155345中描述的相似,其通过引用被结合于此。
[0038]设置在基板310上的目标区域A中的半导体裸芯330可以包括:诸如存储器裸芯的EMI敏感元件,或者发射EM福射的诸如控制器裸芯或高频率元件的EMI施感元件。两种元件也可以均被设置在目标区域A中,使得可以屏蔽整个半导体器件免受来自外部EM辐射的影响。连接半导体裸芯330和基板310的引线键合370可以采用本领域技术人员已知的任何引线键合结构,并且将不进一步详细描述。
[0039]模塑料350在本领域技术人员已知的模塑工艺中被施加,其包封设置在基板310上的引线围栏330、半导体裸芯340和引线键合370以及其它元件(未示出)。顶EMI屏蔽层360可以用诸如铜的导电材料以已知的溅镀或电镀工艺施加。
[0040]根据本技术,用于半导体器件的侧表面上的EMI屏蔽的导电阻挡形成在模塑料内,例如在单一化工艺之前的引线键合工艺中形成。因此通过这样的导电阻挡和施加在模塑料的顶表面上的顶EMI屏蔽层,可以在带级别实现完整的EMI屏蔽,其包括在半导体器件的顶和侧表面上的EMI屏蔽。对比于实现在如图2所示的单元级别的传统的方法,改善了具有EMI屏蔽的半导体器件的产能、效率和可靠性。根据第一实施例,通过引线围栏作为导电阻挡,这样的导电阻挡可以通过引线键合工艺高效地并且方便地形成,所述引线键合工艺可以方便地集成到与如图1所示的带级别的传统的工艺中,从而进一步增强效率和可靠性。
[0041 ] 图4A和图4B示出了本技术的第一实施例的变化例。图4A和4B所示出的半导体器件400基本上与图3A到3C所示出的相同,除了接地的导电图案之外。因此,仅进一步描述关于接地的导电图案的不同,而变化例的其它方面将不在此重复。
[0042]如图4A和4B所示,接地的导电图案包括分布在目标区域A周围的多个离散的接地的键合衬垫420。引线围栏430的引线环的各端被引线键合到相邻的键合衬垫420上,使得引线环的环跨度S被固定为相邻的键合衬垫420之间的间隔。对比于图3A到3C所示的实施例,由于节省了用于形成离散的衬垫而不是连续的导电迹线的导电材料,半导体器件400的基板410可以以低成本形成。但是,由于连续的导电迹线,图3A到3C所示出的半导体器件300提供了更多的自由以调节引线环的构造并增强接地可靠性。根据本技术,接地的导电图案包括了围合目标区域的连续导电迹线(例如在图3A-3C中所示的连续的导电迹线320,围合目标区域的分段的迹线、或者围绕目标区域分布的多个离散的键合衬垫(例如,图4A和4B所示的键合衬垫420)、
[0043]图5A、图5B和图6示出了本技术的第一实施例的两个其它变化例。图5A和图5B中所示的半导体器件500和图6所示的半导体器件600与图3A到3C中所示的那些基本相同,除了引线围栏以外。因此,仅进一步描述关于引线围栏的不同,而变化例的其它方面将不在此重复。
[0044]如图5A和5B所示,导电阻挡包括相互平行的多个引线围栏,例如两个引线围栏530和535。本技术不限于此,并且如果需要导电阻挡可以具有更多引线围栏。在不同的引线围栏中的引线环可以具有相同或相似的构造,比如相同的环跨度和/或相同的环高度,这样当形成不同的引线围栏时引线键合设备可以采用相同的设置。不同的引线围栏的引线环沿着引线围栏的延伸方向相互偏移。例如,图5A中所示的引线围栏530的引线环和引线围栏535的引线环具有相同的环高度和相同的环跨度,并且偏移半个它们的环跨度;而图6所示的引线围栏630的引线环和引线围栏635的引线环具有相同的环跨度但是不同的环高度,并且偏移半个它们的环跨度。也就是说,在图5A所示的实施例中,不同引线围栏的引线环具有相同的环高度,而在图6所示的实施例中,不同引线围栏的引线环具有不同的环高度。在两种情况中,引线围栏在基板表面的横向方向且垂直于引线围栏的延伸方向上具有整体网状的投影。这样的网状构造减少在横向方向(例如,图5A和图6中纸的法线方向)上的引线围栏的开口尺寸,从而增强导电阻挡的引线密度,对高频率EM辐射提供更加可靠和有效的屏蔽。
[0045]在上述实施例中,引线围栏的引线环一个接一个连续地形成。可替换地,根据本技术的另一变化例,如在图7A和7B所示出的半导体器件700中,引线围栏的引线环也可以以其间的规律的间隔相互隔开。由于节省了引线材料和引线键合工艺的时间,半导体器件700可以具有更低的成本和更高的产量,但是折衷是由于引线围栏730较低的引线密度引起的半导体器件的侧表面上的减少的EMI屏蔽效果。半导体器件700的其它方面基本上与图3A到3C中所示的那些相同,并且将不在此重复。
[0046]在上述实施例中,接地的导电图案和引线围栏被设置为沿着基板的边缘以为整个半导体器件提供对来自外部EM辐射的EMI屏蔽。本技术不限于此。在图8所示的作为本技术的第一实施例的另一变化例的半导体器件800中,作为导电图案的连续的导电迹线820和引线围栏830仅被设置在作为基板810的一部分的目标区域B中的单独的元件845的周围。元件845可以是发射EM福射的EM源元件。因此通过单独地屏蔽元件845,可以有效地减少对于设置在同一基板810上邻近EM源元件845的其它半导体裸芯840的EMI,所述其它半导体裸芯840诸如存储器裸芯。半导体器件800还可以包括额外的接地的导电图案和诸如沿着基板的边缘设置的引线围栏的导电阻挡,以为整个半导体器件提供对来自外部EM辐射的EMI屏蔽。半导体器件800的其它方面基本上与图3A到3C中所示的那些相同,并且将不在此重复。
[0047]根据本技术的第一实施例的导电阻挡包括引线围栏,但是本技术不限于此。在根据第二实施例和本技术的第二实施例的变化例的半导体器件中,导电阻挡可以是由树脂基体和分散在树脂基体中的导电颗粒构成的导电膏坝,其将参考图9到图11描述。
[0048]图9和图10中示出的半导体器件900和1000基本上与图3A到3C中示出的那些相同,除了导电阻挡是导电膏坝之外。因此,仅进一步描述关于导电阻挡的不同,而变化例的其它方面将不在此重复。
[0049]如图9中所示,导电膏坝930是完全围合目标区域A的连续的坝。膏的基体可以包括环氧树脂,且导电颗粒包括金颗粒、铜颗粒或银颗粒等等。可替换地,如图10所示,导电膏坝1030由分布在目标区域A周围的离散部分构成。可以通过本领域技术人员已知的喷墨工艺将导电膏坝930和1030施加到之下的接地的导电图案图9和图10中未示出)上,该喷墨工艺在包封基板上的半导体裸芯、引线键合和导电膏坝的模塑工艺和之后的单一化工艺之前进行。例如,由环氧树脂和银颗粒制成的膏的液体可以通过喷嘴施加到基板上的接地的导电图案上方,喷嘴沿着目标区域A的周边移动,且随后膏在热或者光固化工艺中固化,从而在基板上形成了固态的膏坝。导电膏坝930和1030电连接到接地的导电图案来进行EMI屏蔽。导电膏坝的宽度和高度可以通过比如膏的粘度、喷嘴直径以及喷嘴的移动速度等工艺参数来控制。相应地,可以实现带级别的EMI屏蔽。此外,施加作为导电阻挡的导电膏坝的工艺也可以集成到模塑工艺之前的其它工艺中,比如在基板上形成环氧树脂垫片的喷墨工艺。
[0050]图11示出了本技术的第二实施例的另一变化例。图11所示的半导体器件1100基本上与图8所示的相同,除了导电阻挡是导电膏坝之外。因此,变化例的其它方面将不在此重复。
[0051]图12是用于制造根据本技术的实施例的半导体器件的基板带1200的平面视图。如图12所示,基板带1200包括以矩阵形式排列的多个基板1210并且多个基板1210由其间的划线1230划定界限。每个基板1210包括围绕基板1210的表面上的目标区域A的接地的导电图案比如连续的导电迹线1220。基板1210的细节基本上与上述的相同,并且因此将不在此重复。
[0052]根据本技术的基板带,导电阻挡可以在模塑和单一化工艺之前被设置在基板带1200上的基板1210的接地导电图案上。因此带级别EMI屏蔽可以被提供给用这样的基板带的制造的半导体器件,使得能够在带级别施加模塑料的顶表面上的顶EMI屏蔽以外的半导体器件的侧表面上的EMI屏蔽。因此,改善了具有EMI屏蔽的半导体器件的产能、效率和可靠性。
[0053]前述对本发明详细的描述仅为了说明和描述的目的而呈现。并不意欲是穷举性的或将本发明限制在所公开的精确形式中。根据上述教导可以有许多修改和变化。所述的实施例被选择以最好地解释本发明的原理及其实际应用从而使得本领域技术人员最好地以各种实施例以及适用于预期的特定使用的各种修改利用本发明。本发明的范围意欲由在此附上的权利要求定义。
【主权项】
1.一种半导体器件,包括: 基板,包含在所述基板的表面上的接地的导电图案,所述接地的导电图案围绕目标区域;以及 导电阻挡,设置在所述基板的表面上,所述导电阻挡电连接到所述接地的导电图案并且为所述目标区域在所述基板的表面的横向方向上提供电磁干扰(EMI)屏蔽。2.如权利要求1所述的半导体器件,其中,所述接地的导电图案包含围合所述目标区域的连续或分段的迹线或者分布在所述目标区域周围的多个离散的键合衬垫。3.如权利要求2所述的半导体器件,其中,所述导电阻挡包含由线性排列并键合在所述导电图案上的多个引线环构成的至少一个引线围栏,并且每个引线环具有弧形。4.如权利要求3所述的半导体器件,其中,每个引线围栏中的所述引线环具有相同的环高度和相同的环跨度。5.如权利要求4所述的半导体器件,其中,所述导电阻挡包含相互平行的多个引线围栏,并且在不同的引线围栏中的所述引线环具有相同的环跨度,但是沿所述引线围栏的延伸方向相互偏移。6.如权利要求5所述的半导体器件,其中,所述引线围栏在所述基板的表面的横向方向且垂直于所述引线围栏的延伸方向上具有整体网状投影。7.如权利要求6所述的半导体器件,其中,不同的引线围栏的所述引线环具有不同的环高度。8.如权利要求3-6之一所述的半导体器件,其中,同一引线围栏的所述引线环一个接一个地连续地连接。9.如权利要求8所述的半导体器件,其中,同一引线围栏的所述引线环由单条键合引线形成。10.如权利要求3-6之一所述的半导体器件,其中,同一引线围栏的所述引线环以其间的规律的间隔相互隔开。11.如权利要求3所述的半导体器件,还包括在所述目标区域中的引线键合,其中,所述引线键合和至少一个引线围栏形成在同一引线键合工艺中。12.如权利要求3所述的半导体器件,其中,所述引线围栏由金引线、铜引线或银合金引线形成。13.如权利要求2所述的半导体器件,其中,所述导电阻挡是由树脂基体和分散在所述树脂基体中的导电颗粒构成的导电膏坝。14.如权利要求13所述的半导体器件,其中,所述导电膏坝是完全围合所述目标区域的连续的坝或者由分布在所述目标区域周围的离散部分构成。15.如权利要求13所述的半导体器件,其中,所述树脂包括环氧树脂,并且所述导电颗粒包括金颗粒、铜颗粒或银颗粒。16.如权利要求1-7、11-15之一所述的半导体器件,其中,所述目标区域至少是EMI敏感元件所在的区域以及EMI施感元件所在的区域之一。17.如权利要求16所述的半导体器件,其中,所述EMI敏感元件包括存储器裸芯,并且所述EMI施感元件包括控制器裸芯。18.如权利要求1所述的半导体器件,还包括, 模塑料,包封所述导电阻挡;以及 EMI屏蔽层,覆盖所述模塑料的表面,所述模塑料的表面平行于所述基板的表面。19.一种基板带,包括,排列为矩阵形式的多个基板,每个基板包含在所述基板的表面上的接地的导电图案,所述接地的导电图案围绕目标区域。20.如权利要求19所述的基板带,其中,所述接地的导电图案包含围合所述目标区域的连续或分段的迹线或分布在所述目标区域周围的多个离散的键合衬垫。
【文档编号】H01L23/552GK106033755SQ201510115569
【公开日】2016年10月19日
【申请日】2015年3月17日
【发明人】顾伟, 吕忠, 邱进添, 钱开友, 汤骥皞, 白晔, 肖富强, 刘向阳
【申请人】晟碟信息科技(上海)有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1