磁集成器件及功率转换电路的制作方法
【专利摘要】本发明公开了一种磁集成器件及功率转换电路，该磁集成器件包括形成有N个并排且紧靠设置的“日”字型闭合框架的磁芯组件，每一“日”字型闭合框架的中柱上设置有气隙；每一中柱上缠绕有线圈，N个“日”字型闭合框架的中柱上的线圈电流的相位自首至尾递增或者递减，且相邻两“日”字型闭合框架的中柱上的线圈电流的相位差为360/N度；其中，N为大于1的自然数。本发明能够减少磁集成器件的体积，且能够降低磁集成器件的磁芯损耗。
【专利说明】
磁集成器件及功率转换电路
技术领域
[0001] 本发明涉及磁集成技术领域，尤其涉及一种磁集成器件及功率转换电路。
【背景技术】
[0002] 随着开关器件和软开关技术的发展，人们通常采用提高工作频率的办法实现开关 电源的小型化，但是受到磁性器件特性的限制，高频化的方法有一定局限性。因为提高工作 频率，会使磁性器件的磁芯损耗显著增加，所以在高频工作时磁性器件的磁芯一般要降额 使用，磁芯的工作磁密远小于其饱和磁密，限制了磁性器件体积的进一步减小。为了能进一 步减小磁性器件的体积、重量和损耗，提高磁件性能，人们研究了磁集成技术，并将其应用 于电力电子磁性器件的设计中。
[0003] 磁性器件的集成实际上包含两方面含义:一是将多个分立磁性元件集成在一个磁 芯结构上，充分利用各个磁件在具体电路拓扑中的电压、电流关系以及磁路拓扑中的磁通、 磁势关系，实现多个磁件的集成，以减小体积，提高开关电源的功率密度、降低损耗、改善输 出滤波效果，例如将两个或多个电感器绕制在一个磁芯上。二是将磁性元件与线路板结合， 例如直接将磁件绕组制造在线路板上，采用厚膜技术将磁芯和绕组制造在硅片上等。
[0004] 现有的磁件集成的对象主要有变压器与变压器，电感与电感，变压器与电感。且目 前主要是针对变压器与变压器、变压器与电感较多，例如，将变压器的副边与电感合并，减 少成本和铜损。而针对电感与电感的磁件集成相对较少，且一般是采用ΕΕ、ΕΠ )等磁芯实现 独立的磁集成器件，在应用于多路并联LLC电路中时，只能将多个独立的磁集成器件并联实 现。显然，这种集成方式集成后的器件体积仍然较大，会占用很大的空间，同时，这种结构的 磁集成器件，在多路并联LLC电路中独立工作，难以降低电路的磁芯损耗(铁损）。
【发明内容】
[0005] 本发明的主要目的在于提供一种磁集成器件，旨在减少磁集成器件的体积及降低 磁集成器件的磁芯损耗。
[0006] 为实现上述目的，本发明提出一种磁集成器件，该磁集成器件包括形成有N个并排 且紧靠设置的"日"字型闭合框架的磁芯组件，每一所述"日"字型闭合框架的中柱上设置有 气隙;每一所述中柱上缠绕有线圈，所述N个"日"字型闭合框架的中柱上的线圈电流的相位 自首至尾递增或者递减，且相邻两所述"日"字型闭合框架的中柱上的线圈电流的相位差为 360/N度;其中，所述N为大于1的自然数。
[0007] 优选地，所述磁芯组件包括N个E型子磁芯和一个I型子磁芯，开口朝向竖直上方的 N-I个E型子磁芯、所述一个I型子磁芯和一个开口朝向竖直下方的E型子磁芯自下而上依次 叠置，以构成所述N个"日"字型闭合框架的磁芯组件。
[0008] 优选地，所述磁芯组件包括N个E型子磁芯和一个I型子磁芯，N个开口朝向竖直上 方的E型子磁芯和所述一个I型子磁芯自下而上依次叠置，以构成所述N个"日"字型闭合框 架的磁芯组件。
[0009] 优选地，在所述N大于I，且小于等于3时，相邻两所述中柱上的线圈电流的方向相 反。
[0010] 优选地，在所述N大于等于5时，各个所述中柱上的线圈电流的方向相同。
[0011] 此外，本发明还提供一种功率转换电路，该功率转换电路包括如上所述的磁集成 器件;所述磁集成器件包括形成有N个并排且紧靠设置的"日"字型闭合框架的磁芯组件，每 一所述"日"字型闭合框架的中柱上设置有气隙;每一所述中柱上缠绕有线圈，所述N个"日" 字型闭合框架的中柱上的线圈电流的相位自首至尾递增或者递减，且相邻两所述"日"字型 闭合框架的中柱上的线圈电流的相位差为360/N度;其中，所述N为大于1的自然数。
[0012] 优选地，所述功率转换电路还包括N相并联电路，所述磁集成器件的每一所述中柱 上线圈的电源输入端接入所述N相并联电路中的一相支路，所述N相并联电路的每一相支路 中的电流相位与对应连接的线圈的电流相位相同。
[0013] 本发明通过设置带有形成有N个并排且紧靠设置的"日"字型闭合框架的磁芯组 件，每一所述"日"字型闭合框架的中柱上设置有气隙；这种磁芯组件形成N-I个公共磁路， 与现有的独立集成器件相比，在实现同样数量的电感时，通过共用磁路减少了整体体积;并 且，每一所述中柱上缠绕有线圈，所述N个"日"字型闭合框架的中柱上的线圈电流的相位自 首至尾递增或者递减，且相邻两所述"日"字型闭合框架的中柱上的线圈电流的相位差为 360/N度，这样可以根据集成的个数设置相邻两线圈的电流方向为相同或者相反，进而使得 在两者的公共磁路上的磁通削减，从而降低磁芯损耗。
【附图说明】
[0014] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图示出的结构获得其他的附图。
[0015] 图1为本发明磁集成器件一实施例的结构示意图；
[0016] 图2为本发明磁集成器件另一实施例的结构示意图；
[0017] 图3为本发明磁集成器件的等效磁路图；
[0018] 图4为图1所示的磁集成器件的磁芯损耗仿真波形图；
[0019] 图5为独立磁性器件的磁芯损耗仿真波形图；
[0020] 图6为图2所示的磁集成器件的磁芯损耗仿真波形图；
[0021 ]图7为基于本发明磁集成器件实现的三路交错并联LLC电路结构示意图。
[0022] 附图标号说明：
[0024]本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
【具体实施方式】
[0025]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基 于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其 他实施例，都属于本发明保护的范围。
[0026]需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……）仅用 于解释在某一特定姿态(如附图所示）下各部件之间的相对位置关系、运动情况等，如果该 特定姿态发生改变时，则该方向性指示也相应地随之改变。
[0027]另外，在本发明中涉及"第一"、"第二"等的描述仅用于描述目的，而不能理解为指 示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有"第一"、"第 二"的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可 以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现 相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范 围之内。
[0028]本发明提出一种磁集成器件。
[0029] 参照图1至图3,在本发明实施例中，该磁集成器件包括形成有N个并排且紧靠设置 的"日"字型闭合框架的磁芯组件10,这种结构的磁芯组件10具有N个中柱11和N-I个公共磁 路，如图1中磁路Gl和G2。其中，每一所述"日"字型闭合框架的中柱11上缠绕有线圈12,且每 一所述中柱11上还设置有气隙13,气隙13磁阻大，可以防止磁饱和，减少磁导率，这样在不 达到磁芯饱和的前提下，N个中柱11上的线圈12相当N个独立的电感，其中气隙13用以使得N 个中柱11上的线圈12的电感量相等。显然，这种结构的磁芯组件10在实现同样数量的电感 时，通过共用磁路减少了整体体积。
[0030] 此外，为了减少磁芯损耗，所述N个"日"字型闭合框架的中柱11上的线圈12电流的 相位自首至尾递增或者递减，且相邻两所述"日"字型闭合框架的中柱11上的线圈12电流的 相位差为360/N度;其中，所述N为大于1的自然数。例如图1所示，当"日"字型闭合框架为三 个时，则第一个"日"字型闭合框架的中柱11上的线圈12电流的相位为0度，第二个为120度， 第三个为240度，或者可以认为第一个"日"字型闭合框架的中柱11上的线圈12电流的相位 为360度，第二个为240度，第三个为120度。
[0031] 需要说明的是，上述磁芯组件10形成的磁路为低磁阻磁路，气隙中的磁阻远大于 磁路中的磁阻，通过提供低磁阻磁路实现解耦集成。如图3所示的磁集成器件的等效磁路， 中柱11的气隙13产生的磁阻R远大于环路的磁阻。输入的激励是正弦变化的，产生的磁势Φ 也是呈正弦变化的，相邻的绕组产生的磁通在公共磁路上发生叠加，影响磁芯损耗。当相邻 的两个绕组产生的磁场方向相同时，为正向解耦；当相邻的两个绕组产生的磁场方向相反 时，为反向解耦。在相邻的两线圈12之间其线圈电流存在相位差时，产生的磁通在公共磁路 上会发生叠加或者削减，而影响磁芯损耗，其中磁通削减时则有利于磁芯损耗的减小。而设 置合适的相位差，则可以使得相邻两线圈12的电流方向相同或者相反，进而使得在两者的 公共磁路上的磁通削减，即通过反向解耦的方式而实现降低了磁芯损耗。
[0032] 其中，可通过对应不同数量的"日"字型闭合框架，相应设置线圈12的绕线方向，以 便于在每个线圈12的电源输入端输入对应相位的电流时，能够使得相邻两线圈12中的电流 相位差合适，以降低磁芯损耗。
[0033] 本实施例，需进一步说明的是，由于磁芯的中柱11处加有气隙13,两边的磁柱不加 气隙13，形成的磁芯磁路为低磁阻磁路，气隙13中的磁阻远大于磁路中的磁阻，通过提供低 磁阻磁路实现解耦集成。如图3所示为多个"日"字型闭合框架的磁芯组件10构成的磁集成 器件的等效磁路，中柱11气隙13产生的磁阻(Rl、R2……Rn)远大于环路的磁阻。在输入的激 励正弦变化时，产生的磁势Φ也是呈正弦变化的，相邻的线圈12产生的磁通在公共磁路上 发生叠加，由于方向相反，磁通相互削减，则能够减少磁芯损耗。
[0034] 值得一提的是，当N个不同线圈12集成，输入的激励存在相位差时，磁路的磁通变 化变得复杂，通过调整线圈12电流的流向，可以较大程度的降低公共磁路的磁芯损耗。具体 地，在所述N大于1，且小于等于3时，设置相邻两所述中柱11上的线圈12电流的方向相反，能 达到更好的效果。如图1所示，图1中，N等于3,形成有公共磁路Gl和G2,假设该磁集成器件沿 Gl至G2方向的三个线圈12分为第一线圈12、第二线圈12和第三线圈12,则第一线圈12和第 二线圈12之间的激励电流相位相差120度，第二线圈12和第三线圈12之间的激励电流相位 相差120,则第三线圈12和第一线圈12之间的激励电流相位相当于相差240度。由于在公共 磁路Gl和G2中磁通发生叠加，的结果是影响到磁芯的损耗。通过有限元软件进行仿真分析， 证明了该实施例对减小磁芯损耗的作用，如图4所示的磁集成器件的磁芯损耗的平均值大 约为1.75兆左右，而图5中独立磁性器件的磁芯损耗的磁芯损耗的平均值大约为1.50兆左 右，显然，应用本实施例的磁集成器件的磁芯损耗明显减少。
[0035] 此外，在所述N大于等于5时，设置各个所述中柱11上的线圈12电流的方向相同，能 达到更好的效果。如图2所示，为5个"日"字型闭合框架的磁芯组件10。成有公共磁路G1、G2、 G3、G4,假设该磁集成器件沿Gl至G4方向的五个线圈12分为第一线圈12、第二线圈12、第三 线圈12、第四线圈12和第五线圈12,则第二线圈12和第一线圈12之间的激励电流相位相差 72度，第三线圈12和第二线圈12之间的激励电流相位相差72度，第四线圈12和第三线圈12 之间的激励电流相位相差72度，第五线圈12和第四线圈12之间的激励电流相位相差72度。 由于在公共磁路61、62、63、64中磁通发生叠加，则会影响到磁芯的损耗。通过有限元软件进 行仿真分析，证明了该实施例对减小磁芯损耗的作用，如图6所示的磁集成器件的磁芯损耗 的平均值大约为2.00兆左右，而图5中独立磁性器件的磁芯损耗的磁芯损耗的平均值大约 为1.50兆左右，显然，应用本实施例的磁集成器件的磁芯损耗明显减少。
[0036] 综上，与现有的技术相比，本发明的优点在于一方面通过共用磁路将多个磁性器 件组合在一起，减小了磁性器件的总体体积，另一方面通过设计线圈12激励输入形式，较大 程度的降低了磁芯损耗。
[0037] 上述实施例中，磁芯组件10可通过任何能够组成"日"字型闭合框架的子磁芯实 现，本实施例中，磁芯组件10可通过以下方式实现，参照图1和图2,磁芯组件10包括N个E型 子磁芯101和一个I型子磁芯102,开口朝向竖直上方的N-I个E型子磁芯101、所述一个I型子 磁芯102和一个开口朝向竖直下方的E型子磁芯101自下而上依次叠置，以构成所述N个"日" 字型闭合框架的磁芯组件10。
[0038] 如图1所示，两个开口朝向竖直上方的E型子磁芯101、一个I型子磁芯102和一个开 口朝向竖直下方的E型子磁芯101自下而上依次叠置在一起，形成三个"日"字型闭合框架的 磁芯组件10，E型子磁芯101的边柱不开气隙13，形成一个多闭合回路的磁路。仅在三个"日" 字型闭合框架的中柱11上设置气隙13,使三个线圈12的电感量相等。其中优选在中柱11与 其相邻的另一子磁芯的一端设置气隙13,以便于缠绕线圈12。可以理解的是，利用多个E型 子磁芯101和一个I型子磁芯102配合实现相邻两个电感线圈12共用一个磁路，减少了磁芯 组件10的整体体积。当需要设置更多个时，则进一步增设开口朝向竖直上方的E型子磁芯 101即可，例如，如图2所示的磁集成器件中，由四个开口朝向竖直上方的E型子磁芯101、一 个I型子磁芯102和一个开口朝向竖直下方的E型子磁芯101自下而上依次叠置在一起，形成 五个"日"字型闭合框架的磁芯组件10。
[0039] 该实施例中，需要说明的是，其磁芯组件10还可以通过以下方式替换实现，具体 地，所述磁芯组件10包括N个E型子磁芯101和一个I型子磁芯102，N个开口朝向竖直上方的E 型子磁芯101和所述一个I型子磁芯102自下而上依次叠置，以构成所述N个"日"字型闭合框 架的磁芯组件10。这种方式与上述磁芯组件10的实现方式基本一致，都是通过E型子磁芯 101和一个I型子磁芯102配合实现，不同的是，本实施例中，I型子磁芯102设置在最外侧。
[0040] 需要说明的是，上述两种结构的该磁集成器件由N个E型子磁芯101和一个I形子磁 芯通过共用磁路集成在一起与相同数量的独立磁性器件(独立磁性器件一般是一个E型子 磁芯101和一个I型子磁芯102叠置构成)相比，可以减少了N-I个I型子磁芯102。
[0041] 本发明还提出一种功率转换电路，结合图1至图7,该功率转换电路包括上述磁集 成器件，该功率转换电路的具体结构参照上述实施例，由于本发明功率转换电路采用了上 述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效 果，在此不再一一赘述。
[0042 ]进一步地，上述功率转换电路还包括N相并联电路，所述磁集成器件的每一所述中 柱11上线圈12的电源输入端接入所述N相并联电路中的一相支路，所述N相并联电路的每一 相支路中的电流相位与对应连接的线圈12的电流相位相同。并且，每一所述中柱11上的线 圈12的输出端连接至变压器对应的输入端。
[0043]具体地，如图7所示，为三相交错并联LLC电路，每一相支路对应有一输入电源，分 别为￥^1、￥1112、￥1113、经过105管、二极管和电容进行相应处理后输出至对应的线圈12的电 源输入端，需保证的是，三相交错并联LLC电路的每一相支路中的电流相位与对应连接的三 个线圈Lr I、Lr2、Lr3的电流相位相同，其中，三相交错并联LLC电路的相邻支路中的电流方 向相反，磁集成器件的输出端分别与三个变压器Tl的初级线圈Lr I、Lr2、Lr3-一对应连接， 三个变压器Tl的次级线圈并联后从公共输出端VO输出。
[0044]以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本 发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用 在其他相关的技术领域均包括在本发明的专利保护范围内。
【主权项】
1. 一种磁集成器件，其特征在于，包括形成有N个并排且紧靠设置的"日"字型闭合框架 的磁芯组件，每一所述"日"字型闭合框架的中柱上设置有气隙；每一所述中柱上缠绕有线 圈，所述N个"日"字型闭合框架的中柱上的线圈电流的相位自首至尾递增或者递减，且相邻 两所述"日"字型闭合框架的中柱上的线圈电流的相位差为360/N度;其中，所述N为大于1的 自然数。2. 如权利要求1所述的磁集成器件，其特征在于，所述磁芯组件包括N个E型子磁芯和一 个I型子磁芯，开口朝向竖直上方的N-1个E型子磁芯、所述一个I型子磁芯和一个开口朝向 竖直下方的E型子磁芯自下而上依次叠置，以构成所述N个"日"字型闭合框架的磁芯组件。3. 如权利要求1所述的磁集成器件，其特征在于，所述磁芯组件包括N个E型子磁芯和一 个I型子磁芯，N个开口朝向竖直上方的E型子磁芯和所述一个I型子磁芯自下而上依次叠 置，以构成所述N个"日"字型闭合框架的磁芯组件。4. 如权利要求1至3任一项所述的磁集成器件，其特征在于，在所述N大于1，且小于等于 3时，相邻两所述中柱上的线圈电流的方向相反。5. 如权利要求4所述的磁集成器件，其特征在于，在所述N大于等于5时，各个所述中柱 上的线圈电流的方向相同。6. -种功率转换电路，其特征在于，包括如权利要求1至5任一项所述的磁集成器件。7. 如权利要求6所述的功率转换电路，其特征在于，所述功率转换电路还包括N相并联 电路，所述磁集成器件的每一所述中柱上线圈的电源输入端接入所述N相并联电路中的一 相支路，所述N相并联电路的每一相支路中的电流相位与对应连接的线圈的电流相位相同。
【文档编号】H01F27/24GK106057431SQ201610087764
【公开日】2016年10月26日
【申请日】2016年2月16日 公开号201610087764.8, CN 106057431 A, CN 106057431A, CN 201610087764, CN-A-106057431, CN106057431 A, CN106057431A, CN201610087764, CN201610087764.8
【发明人】胡长军
【申请人】中兴通讯股份有限公司