一种纳米尺度多晶硅线条的制备方法
【专利摘要】本发明公开了一种纳米尺度多晶硅线条的制备方法。本发明采用在衬底上形成非晶硅薄膜层，然后在非晶硅薄膜层上刻蚀出纳米尺度细线条，最后进行退火处理，再结晶得到高质量低内部缺陷的柱状多晶硅；本发明再结晶后得到的多晶硅的晶粒尺寸显著提高，内部缺陷减少，结晶效果好；再结晶后得到的多晶硅，由于晶粒间界更少，方块电阻下降，载流子迁移率提高，对提高多晶硅金属?氧化物半导体场效应晶体管MOSFET的性能有积极效果；能够通过设计纳米尺度细线条的宽度来控制多晶硅的结晶大小，可控性和均匀性高；与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。
【专利说明】
一种纳米尺度多晶硅线条的制备方法
技术领域
[0001]本发明涉及半导体技术，具体涉及一种纳米尺度多晶硅线条的制备方法。
【背景技术】
[0002]集成电路发明至今已有五十多年，集成电路一直遵循摩尔定律发展，S卩:在价格不变的情况下，集成电路的集成度每十八个月增加一倍，性能提升一倍。随着时间的推移，集成度在逐步提高，器件尺寸随之减小。但随着器件尺寸的缩小也给器件性能带来了一系列挑战:源漏电场对沟道的影响增加，使得栅对沟道的控制能力减弱；栅介质厚度按比例减薄，栅泄漏电流逐渐增加;源漏寄生电阻增加降低了器件的驱动电流;沟道横向电场和纵向电场的增加，载流子在沟道中散射增加，迀移率降低。所以，减小特征尺寸的难度越来越大。传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。
[0003]三维集成技术的出现，为半导体和微电子技术的持续发展提供了一个新的技术方案。所谓三维集成，广义上是指将多层集成电路芯片堆叠键合，通过穿透衬底的三维互连实现多层之间的电信号连接。三维集成是一种与器件结构和工艺无关的技术方向能够不依赖于特征尺寸的不断缩小而仍旧保持摩尔定律向前发展。狭义上的三维集成指在前道工艺中将不同器件分不同层次堆叠连接起来，实现单位面积上的集成度提升。
[0004]利用多晶硅薄膜作为有源层形成场效应晶体管，能够在不增加芯片面积的基础上增加芯片集成度，在三维集成方面拥有巨大潜力。但是多晶硅场效应晶体管的性能直接依赖于多晶硅薄膜的特性，直接淀积的多晶硅薄膜的晶粒尺度、表面粗糙度、薄膜电阻率等方面对于制备高性能器件还存在优化空间，由于对非晶硅改性得到高质量多晶硅薄膜可控性高，一直是业界研究的热点。因此，如何通过工艺条件优化使得非晶硅薄膜质量提高成为研究的关键。
【发明内容】
[0005]针对以上现有技术中存在的问题，本发明提出了一种纳米尺度多晶硅线条的制备方法，通过光刻出非晶硅的纳米尺度细线条，再进行快速热退火结晶，纳米尺度细线条限制晶粒生长，达到薄膜晶粒尺寸增大且生长方向可控、尺寸可控的目的。
[0006]本发明的纳米尺度多晶硅线条的制备方法，包括以下步骤:
[0007]I)在硅衬底上制备一层介质隔离层；
[0008]2)在介质隔离层上淀积一层非晶硅，形成非晶硅薄膜层；
[0009]3)利用光刻技术，在非晶硅薄膜层上形成光刻胶，并形成光刻胶的图案，光刻胶的图案为纳米尺度细线条；
[0010]4)利用光刻胶作为掩膜，在非晶硅薄膜层上刻蚀出纳米尺度细线条；
[0011]5)对刻蚀出纳米尺度细线条的非晶硅进行退火结晶处理，纳米尺度细线条的边界限制晶粒的生长，多晶硅的晶粒生长方向倾向于沿细线条长度方向，从而在介质隔离层上得到高质量低内部缺陷的柱状多晶硅。
[0012]其中，在步骤I)中，采用热氧化方法在硅衬底上制备介质隔离层;介质隔离层的材料采用氧化硅或氮化硅。
[0013]在步骤2)中，淀积的方法采用低压化学气相淀积(Low Pressure Chemical VaporDeposit1n，LPCVD)或等离子体增强化学气相淀积(Plasma Enhanced Chemical VaporDep0Siti0n，PECVD)，保证淀积的非晶硅薄膜层具有较好的厚度均匀性。非晶硅薄膜层的厚度在40nm?120nm之间。
[0014]在步骤3)中，光刻技术采用电子束光刻或193nm浸没式光刻。纳米尺度细线条的宽度在5nm?120nm之间，长度在10nm?20μηι之间。
[0015]在步骤4)中，刻蚀采用反应离子刻蚀(Reactive 1n Etching，RIE)或电感親合等离子体(Inductively Coupled Plasma，ICP)的具有较好各向异性的刻蚀技术。
[0016]在步骤5)中，退火方法采用快速热退火(Rapid Temperature Annealing，RTA)或炉退火，两种退火方式的温度区间为800°C?1100°C，优选950°C ;快速热退火的时间为1s?120s，优选60s;炉退火的时间为1min?60min，优选30min。
[0017]本发明的优点:
[0018](I)再结晶后得到的多晶硅的晶粒尺寸显著提高，内部缺陷减少，结晶效果好；
[0019](2)再结晶后得到的多晶硅，由于晶粒间界更少，方块电阻下降，载流子迀移率提高，对提高多晶硅金属-氧化物半导体场效应晶体管MOSFET的性能有积极效果；
[0020](3)能够通过设计纳米尺度细线条的宽度来控制多晶硅的结晶大小，可控性和均勾性尚;
[0021](4)与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。
【附图说明】
[0022]图1为根据本发明的纳米尺度多晶硅线条的制备方法在硅衬底上制备介质隔离层的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’的剖面图；
[0023]图2为根据本发明的纳米尺度多晶硅线条的制备方法淀积非晶硅薄膜层的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A，的剖面图;
[0024]图3为根据本发明的纳米尺度多晶硅线条的制备方法在非晶硅薄膜层上形成纳米尺度细线条的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’的剖面图；
[0025]图4为根据本发明的纳米尺度多晶硅线条的制备方法退火非晶硅再结晶的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A，的剖面图;
[0026]图5为根据本发明的纳米尺度多晶硅线条的制备方法的一个实施例得到的多晶硅的拉曼光谱图；
[0027]图6为根据本发明的纳米尺度多晶硅线条的制备方法的一个实施例得到的多晶硅的电阻率箱线图。
【具体实施方式】
[0028]下面结合附图，通过具体实施例，进一步阐述本发明。
[0029]本实施例的纳米尺度多晶硅线条的制备方法，包括以下步骤:
[0030]I)在Si (100)的衬底I上热氧化形成10nm厚的S12介质隔离层2，如图1所示。
[0031]2)在介质隔离层2上利用LPCVD方法淀积40nm厚的非晶硅薄膜层3，如图2所示。
[0032]3)利用电子束光刻，形成光刻胶的图案，光刻胶的图案为60nm/90nm/120nm宽，20μm长的纳米尺度细线条，线间距保持为180nm，光刻形成光刻胶的图案包括以下步骤:
[0033]3-1)在基片表面涂六甲基二硅胺HMDS或三甲基甲硅烷基二乙胺TMSDEA，以增强光刻胶与基片的粘附力；
[0034]3-2)旋涂光刻胶，形成厚度均匀没有缺陷的光刻胶薄膜；
[0035]3-3)前烘，使光刻胶中的溶剂挥发，降低灰尘粘污，提高光刻胶的粘附性；
[0036]3-4)曝光；
[0037]3-5)曝光后烘焙，促进光刻胶受光照之后的化学反应；
[0038]3-6)显影，形成光刻胶图案；
[0039]3-7)坚膜烘焙，蒸发掉剩余的溶剂，使光刻胶变硬，再次提高光刻胶对基片的粘附性；
[0040]3-8)镜检，检查光刻工艺的好坏，例如线宽是否达标等问题。
[0041]4)利用各向异性干法刻蚀下层40nm的非晶硅薄膜，非晶硅薄膜层上形成纳米尺度细线条4，如图3所示。
[0042]5)以950°C，35s的退火条件进行快速热退火，非晶硅再结晶，纳米尺度细线条的边界限制多晶硅的生长，从而在介质隔离层上得到沿线条长度方向的柱状多晶硅5，如图4所不O
[0043]本实施例的实验结果:
[0044]拉曼测试可以表征再结晶非晶硅薄膜得到的多晶硅的结晶度和晶粒尺寸。由图5的拉曼光谱可知，拉曼峰位置在单晶硅峰520cm—1附近，表明非晶硅线条经过RTA再结晶退火后具有良好的再结晶效果；从光谱图形状角度分析可知随着线条宽度的增加，半高宽(FWHW)逐渐变大，表明再结晶的晶粒尺寸下降。随着线条宽度增加，尺寸限制作用减弱，非晶硅再结晶质量有所下降，表明尺寸限制这种工艺改良方法能够有效地提高非晶硅薄膜再结晶质量。
[0045]由图6可知，随着非晶硅的纳米尺度细线条宽度的下降，电阻率降低，这表明随着线条宽度下降，尺寸限制作用增强，晶粒增大，载流子迀移率上升，使得非晶硅薄膜电阻率降低；同时，从图中可知随着再结晶的非晶硅的线条宽度下降，电阻率值的离散性降低，这表明在尺寸限制的作用下，再结晶得到的多晶硅质量一致性提高。
[0046]本发明采用先形成纳米尺度细线条再退火结晶，与现有的先退火形成多晶硅再刻蚀形成线条的方法相比，能够利用尺寸限制作用有效地提高多晶硅线条的晶粒尺寸，减小晶界缺陷，同时由于晶粒更大，载流子迀移率更高，多晶硅线条的电阻率更低。
[0047]综上，本发明对提高非晶硅薄膜晶粒尺寸、优化薄膜电阻率有积极作用。
[0048]最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
【主权项】
1.一种纳米尺度多晶硅线条的制备方法，其特征在于，所述制备方法包括以下步骤: 1)在硅衬底上制备一层介质隔离层； 2)在介质隔离层上淀积一层非晶硅，形成非晶硅薄膜层； 3)利用光刻技术，在非晶硅薄膜层上形成光刻胶，并形成光刻胶的图案，光刻胶的图案为纳米尺度细线条； 4)利用光刻胶作为掩膜，在非晶硅薄膜层上刻蚀出纳米尺度细线条； 5)对刻蚀出纳米尺度细线条的非晶硅进行退火结晶处理，纳米尺度细线条的边界限制晶粒的生长，多晶硅的晶粒生长方向倾向于沿细线条长度方向，从而在介质隔离层上得到柱状多晶娃。2.如权利要求1所述的制备方法，其特征在于，在步骤I)中，采用热氧化方法在硅衬底上制备介质隔离层。3.如权利要求1所述的制备方法，其特征在于，在步骤I)中，所述介质隔离层的材料采用氧化硅或氮化硅。4.如权利要求1所述的制备方法，其特征在于，在步骤2)中，淀积的方法采用低压化学气相淀积LPCVD或等离子体增强化学气相淀积PECVD。5.如权利要求1所述的制备方法，其特征在于，在步骤2)中，非晶硅薄膜层的厚度在40nm ?120nm 之间。6.如权利要求1所述的制备方法，其特征在于，在步骤3)中，光刻技术采用电子束光刻或193nm浸没式光刻。7.如权利要求1所述的制备方法，其特征在于，在步骤3)中，纳米尺度细线条的宽度在5nm?120nm之间，长度在100]11]1?2(^1]1之间。8.如权利要求1所述的制备方法，其特征在于，在步骤4)中，刻蚀采用反应离子刻蚀RIE或电感耦合等离子体ICP。9.如权利要求1所述的制备方法，其特征在于，在步骤5)中，退火方法采用快速热退火RTA或炉退火。10.如权利要求9所述的制备方法，其特征在于，快速热退火或炉退火的温度在800°C?.1100 °C之间；快速热退火的时间在I Os?120s之间；炉退火的时间在I Omin?60min之间。
【文档编号】H01L21/308GK106057664SQ201610603257
【公开日】2016年10月26日
【申请日】2016年7月27日 公开号201610603257.5, CN 106057664 A, CN 106057664A, CN 201610603257, CN-A-106057664, CN106057664 A, CN106057664A, CN201610603257, CN201610603257.5
【发明人】黎明, 陈珙, 张昊, 杨远程, 黄如
【申请人】北京大学