基于光电分离的二极管光电测试方法
【专利摘要】本发明公开了一种基于光电分离的二极管光电测试方法，适用于二极管的晶圆测试，单片晶圆上阵列布置有多个芯片。所述方法包括采用至少一组测试探针对所述晶圆上的每个所述芯片进行电性测试，以获得各个所述芯片的电性参数；确定测试间距，该测试间距为至少间隔一颗芯片；按所述测试间距从所述晶圆上选取待测芯片；采用一组测试探针依次对所述待测芯片进行光性测试，以获得各个所述待测芯片的光性参数；根据已测的所述待测芯片的光性参数确定出未测芯片的光性参数。本发明基于单片晶圆的光性参数分布均匀的特性，根据选取的芯片的光性参数通过逻辑推算的方式获得的未被选取的芯片的光性参数很准确。
【专利说明】
基于光电分离的二极管光电测试方法
技术领域
[0001]本发明涉及二极管领域，特别涉及一种基于光电分离的二极管光电测试方法。
【背景技术】
[0002]随着氮化镓基化合物发光二极管(英文:Lighting Emitting D1de，简称:LED)在显示及照明领域的广泛应用，最近几年LED的需求数量呈现出几何级数增加，这就对LED的生产效率和生产质量提出了更高要求。
[0003]在LED等二极管的制造过程中，需要对二极管的晶圆进行光性参数和电性参数的测试。随着技术的发展，也有采用多组测试探针接通多个芯片正负电极进行多个芯片的光电测试。每台测量设备可连接多组测试探针，通常为三组。每组测试探针包括两根测试探针，一组测试探针对应一颗芯片。
[0004]现有的多组测试探针进行光电测试的方法是:首先，将晶圆上的芯片根据每台测量设备所连接的测试探针的组数分组，如每组包括3颗芯片;然后，将与多台测量设备连接的多组测试探针同时扎到对应的多个芯片的N电极和P电极上并接通芯片的正负电极对晶圆上的所有芯片进行完整的光电性能测试。
[0005]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0006]第一，随着芯片尺寸越来越小，单晶圆上的芯片越来越多，因而当采用多组测试探针同时测试多颗芯片时，不仅更容易遮挡芯片的发光区，从而大大降低了光性参数的测试准确性，而且相邻的芯片的光性参数的测试会相互干扰，从而进一步影响了光性参数的测试准确性。第二，测试时与芯片的N、P电极接触的测试探针会受到测试电流或电压的冲击而产生损耗，当多组测试探针反复用于对多个晶圆上的所有芯片的光性参数进行测试时，测试探针的损耗越来越大，而损耗的测试探针显然会影响测试的光性参数的准确性。
【发明内容】
[0007]为了解决现有技术的问题，本发明实施例提供了一种基于光电分离的二极管光电测试方法。所述技术方案如下:
[0008]本发明实施例提供了一种基于光电分离的二极管光电测试方法，适用于二极管的晶圆测试，单片晶圆上阵列布置有多个芯片，所述方法包括:
[0009]采用至少一组测试探针对所述晶圆上的每个所述芯片进行电性测试，以获得各个所述芯片的电性参数；
[0010]确定测试间距，所述测试间距为至少间隔一颗芯片；
[0011 ] 按所述测试间距从所述晶圆上选取待测芯片；
[0012]采用一组测试探针依次对所述待测芯片进行光性测试，以获得各个所述待测芯片的光性参数；
[0013]根据已测的所述待测芯片的光性参数确定出未测芯片的光性参数。
[0014]在本发明实施例的一种实现方式中，所述根据已测的所述待测芯片的光性参数确定出未测芯片的光性参数的步骤，包括:根据相邻的两个已测的所述待测芯片的光性参数，以渐变的方式计算出位于相邻的两个所述待测芯片之间的未测芯片的光性参数，已测的所述待测芯片的光性参数和所述未测芯片的光性参数构成等差数列。
[0015]在本发明实施例的一种实现方式中，相邻的两个已测的所述待测芯片均位于同一排。
[0016]在本发明实施例的另一种实现方式中，相邻的两个已测的所述待测芯片均位于同一列。
[0017]在本发明实施例的再一种实现方式中，相邻的两个已测的所述待测芯片均位于所述晶圆的径向上。
[0018]在本发明实施例的另一种实现方式中，所述根据已测的所述待测芯片的光性参数确定出未测芯片的光性参数的步骤，包括:将已测的所述待测芯片的光性参数作为位于已测的所述待测芯片周围的未测芯片的光性参数。
[0019]在本发明实施例的一种实现方式中，位于已测的所述待测芯片周围的未测芯片与已测的所述待测芯片相邻。
[0020]在本发明实施例的另一种实现方式中，位于已测的所述待测芯片周围的未测芯片与已测的所述待测芯片间隔1-2颗芯片。
[0021]在本发明实施例的一种实现方式中，每个所述芯片的所述电性测试包括:将一组测试探针中的两根测试探针分别接入一个所述芯片的P电极和N电极；向两根所述测试探针通入额定电流或额定电压;采用所述电性测量设备测量一个所述芯片的电性参数。
[0022]在本发明实施例的一种实现方式中，每个所述待测芯片的所述光性测试包括:将一组测试探针中的两根测试探针分别接入一个所述待测芯片的P电极和N电极；向两根所述测试探针通入额定电流或额定电压；采用光性测量设备测量一个所述待测芯片的光性参数。
[0023]在本发明实施例的一种实现方式中，所述电性参数包括:开启电压Vfin、工作电压Vf、反向漏电流Ir和反向击穿电压Vr。
[0024]在本发明实施例的一种实现方式中，所述光性参数包括:亮度Iv、工作电压Vf、主值波长Wd、峰值波长Wp、半波长Hw、CIE色度X坐标CIE-X和CIE色度y坐标CIE-y。
[0025]本发明实施例提供的技术方案带来的有益效果是:
[0026]在测试时，首先，采用多组测试探针对单晶圆上的所有芯片进行电性测试，获得所有芯片的电性参数;然后，采用一组测试探针从所有芯片中按照固定的间隔选取一部分芯片进行光性测试，获得选取的芯片的光性参数;最后，基于单片晶圆的光性参数的分布特点，即单片晶圆的光性参数分布均匀且相邻的2-3颗芯片的光性参数接近，采用已测的待测芯片的光性参数准确确定出未被选取的芯片的光性参数。因此，一方面，由于选取的芯片之间有一定间隔且测试光性参数时仅用了一组测试探针，因而减小了测试探针挡住相邻芯片的发光区的面积和相邻芯片的光性测试的互相干扰，从而提高了测量的准确性;另一方面，由于是选取部分芯片进行光性测试，从而减少了测试探针的使用次数，进而减小了测试探针的损耗，使测试的光性参数更准确。
【附图说明】
[0027]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本发明实施例提供的二极管的晶圆的结构示意图；
[0029]图2是图1提供的二极管的晶圆的A部分的局部放大图；
[0030]图3是本发明实施例1提供的采用多组测试探针测试芯片的电性参数的示意图；[0031 ]图4是本发明实施例1提供的采用一组测试探针测试芯片的光性参数的示意图；
[0032]图5是本发明实施例1提供的基于光电分离的发光二极管光电测试方法的流程图；
[0033]图6是本发明实施例1提供的电性测试的流程图；
[0034]图7是本发明实施例1提供的光性测试的流程图。
[0035]图8是本发明实施例2提供的基于光电分离的发光二极管光电测试方法的流程图。
【具体实施方式】
[0036]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0037]为了便于实施例的描述，下面先简单介绍一下二极管的晶圆。如图1所示，晶圆10的外部为圆形，单片晶圆上阵列布置有多个芯片。具体地，以晶圆10的其中一个部分A为例，如图2所示，晶圆10上设有多个芯片20，每个芯片20包括P电极21和N电极22。晶圆10上的光性参数分布是均匀的。
[0038]本发明提供的二极管的光电测试方法适用于所有尺寸芯片，尤其是适用于小尺寸芯片的光电测试，如5.5mil芯片。
[0039]实施例1
[0040]本发明实施例1提供了一种光电分离的发光二极管光电测试方法，适用于二极管的晶圆测试，参见图5，该方法包括:
[0041]步骤101:采用至少一组测试探针对晶圆上的所有芯片进行电性测试，以获得各个芯片的电性参数。
[0042]在本发明实施例的一种实现方式中，采用一组测试探针依次对晶圆上的所有芯片进行电性测试，以获得各个芯片的电性参数。
[0043]在本发明实施例的另一种实现方式中，采用多组测试探针对晶圆上的所有芯片进行电性测试可通过下述方式实现:
[0044]第一、根据每台电性测量设备连接的所述测试探针的组数对多个所述芯片进行分组，每组所述芯片的数量与每台所述电性测量设备连接的所述测试探针的组数相同；
[0045]第二、依次将每台所述电性测量设备连接的多组测试探针分别接入对应的每组所述芯片中，从而将多台电性测试设备与晶圆上的所有芯片连接，以同时对所述晶圆上的每个所述芯片进行电性测试，从而获得各个芯片的电性参数。
[0046]在本发明实施例的再一种实现方式中，采用多组测试探针对晶圆上的所有芯片进行电性测试可通过下述方式实现:
[0047]第一、根据每台电性测量设备连接的所述测试探针的组数对多个所述芯片进行分组，每组所述芯片的数量与每台所述电性测量设备连接的所述测试探针的组数相同；
[0048]第二、采用一台所述电性测量设备连接的所述测试探针依次测试每组所述芯片的电性参数，以获得各个所述芯片的电性参数。
[0049]例如，如图3所示，在本发明实施例1中的一种实现方式中，每台电性测量设备可连接三组测试探针，每组测试探针包括两根测试探针。分组时，由于每台电性测量设备可连接三组测试探针，因而每三个芯片分为一组。测试时，三组测试探针分别接入三个芯片中。待所有芯片都接入一组测试探针之后，同时对所有芯片进行电性测试。
[0050]在本发明实施例中的一种实现方式中，晶圆为划裂前的晶圆。
[0051 ]在本发明实施例中的另一种实现方式中，晶圆为划裂后的晶圆。
[0052]参考图6，单个芯片的电性测试可以采用下述方式实现:
[0053]步骤1011:将一组测试探针中的第一测试探针31接入单个芯片的P电极；
[0054]步骤1012:将一组测试探针中的第二测试探针32接入单个芯片的N电极；
[0055]步骤1013:向第一测试探针31和第二测试探针32通入额定电流或额定电压；
[0056]步骤1014:采用电性测量设备测量单个芯片的电性参数。
[0057]其中，电性参数包括:开启电压Vfin、工作电压Vf、反向漏电流Ir和反向击穿电压Vr。
[0058]步骤102:确定测试间距。
[0059]其中，测试间距由晶圆的产品特性和工艺准确性确定。在本实施例中，所述测试间距为至少间隔一颗芯片。
[0060]步骤103:按测试间距从晶圆上选取待测芯片。
[0061]步骤104:采用一组测试探针依次对待测芯片进行光性测试，以获得各个待测芯片的光性参数。
[0062]如图7所示，单个待测芯片的光性测试可以采用下述方式实现:
[0063]步骤1041:将一组测试探针中的第一测试探针31接入单个待测芯片的P电极；
[0064]步骤1042:将一组测试探针中的第二测试探针32接入单个待测芯片的N电极；
[0065]步骤1043:向第一测试探针31和第二测试探针32通入额定电流或额定电压；
[0066]步骤1044:采用光性测量设备测量单个待测芯片的光性参数。
[0067]其中，光性参数包括:亮度Iv、工作电压Vf、主值波长Wd、峰值波长WP、半波长Hw、CIE色度X坐标CIE-x和CIE色度y坐标CIE-y。
[0068]步骤105:根据已测的待测芯片的光性参数确定出未测芯片的光性参数。
[0069]在本实施例1中，具体地，根据相邻的已测的两个待测芯片的光性参数以渐变的方式计算出位于相邻的两个待测芯片之间的未测芯片的光性参数，已测的待测芯片的光性参数和未测芯片的光性参数构成等差数列。该等差数列的公差与相邻的两个待测芯片之间的未测芯片的数量有关。
[0070]进一步地，相邻的两个已测的所述待测芯片均位于同一排。如图4所示，位于X轴方向上。
[0071]进一步地，相邻的两个已测的所述待测芯片均位于同一列，如图4所示，位于Y轴方向上。
[0072]进一步地，相邻的两个已测的所述待测芯片均位于所述晶圆的径向上。
[0073]在本发明实施例的一种实现方式中，为了能方便和准确地得到所有芯片的光电参数，在测试电性参数和光性参数时，可同时获得与电性参数和光性参数对应的芯片的相对坐标。该过程具体包括以下步骤:
[0074](a)通过电性测量设备扫描确定晶圆上每颗芯片的坐标值并同时测得每颗芯片的电性参数；
[0075](b)通过光性测量设备扫描确定待测芯片的坐标值并同时测得待测芯片的光性参数；
[0076](c)通过光性测量设备根据待测芯片的光性参数推算未测芯片的光性参数并扫描确定未测芯片的坐标值；
[0077](d)按照相同的坐标值，合并每颗芯片的电性参数和光性参数，从而获得晶圆上每颗芯片的最终光电参数。
[0078]另外，本实施例中，也可先进行光性测试，再进行电性测试。
[0079]在本发明中，待测二极管可以是具有不同功能的二极管，例如发光二级管、GaN基发光二极管或者存储芯片。
[0080]本实施例中提到的电性测量设备和光性测量设备都是行业内现有的测量设备。
[0081]本发明实施例带来的有益效果是:在测试时，首先，采用多组测试探针对单晶圆上的所有芯片进行电性测试，获得所有芯片的电性参数;然后，采用一组测试探针从所有芯片中按照固定的间隔选取一部分芯片进行光性测试，获得选取的芯片的光性参数;最后，基于单片晶圆的光性参数的分布特点，即单片晶圆的光性参数分布均匀且相邻的2-3颗芯片的光性参数接近，采用已测的待测芯片的光性参数准确确定出未被选取的芯片的光性参数。因此，一方面，由于选取的芯片之间有一定间隔且测试光性参数时仅用了一组测试探针，因而减小了测试探针挡住相邻芯片的发光区的面积和相邻芯片的光性测试的互相干扰，从而提高了测量的准确性;另一方面，由于是选取部分芯片进行光性测试，从而减少了测试探针的使用次数，进而减小了测试探针的损耗，使测试的光性参数更准确。
[0082]实施例2
[0083]本发明实施例2提供的一种光电分离的发光二极管光电测试方法，适用于二极管的晶圆测试，参见图8，该方法包括:
[0084]步骤201:采用至少一组测试探针对晶圆上的所有芯片进行电性测试，以获得各个芯片的电性参数。
[0085]在本发明实施例的一种实现方式中，采用一组测试探针依次对晶圆上的所有芯片进行电性测试，以获得各个芯片的电性参数。
[0086]在本发明实施例的另一种实现方式中，采用多组测试探针对晶圆上的所有芯片进行电性测试可通过下述方式实现:
[0087]第一、根据每台电性测量设备连接的所述测试探针的组数对多个所述芯片进行分组，每组所述芯片的数量与每台所述电性测量设备连接的所述测试探针的组数相同；
[0088]第二、依次将每台所述电性测量设备连接的多组测试探针分别接入对应的每组所述芯片中，从而将多台电性测试设备与晶圆上的所有芯片连接，以同时对所述晶圆上的每个所述芯片进行电性测试，从而获得各个芯片的电性参数。
[0089]在本发明实施例的再一种实现方式中，采用多组测试探针对晶圆上的所有芯片进行电性测试可通过下述方式实现:
[0090]第一、根据每台电性测量设备连接的所述测试探针的组数对多个所述芯片进行分组，每组所述芯片的数量与每台所述电性测量设备连接的所述测试探针的组数相同；
[0091]第二、采用一台所述电性测量设备连接的所述测试探针依次测试每组所述芯片的电性参数，以获得各个所述芯片的电性参数。
[0092]例如，如图3所示，在本发明实施例1中的一种实现方式中，每台电性测量设备可连接三组测试探针，每组测试探针包括两根测试探针。分组时，由于每台电性测量设备可连接三组测试探针，因而每三个芯片分为一组。测试时，三组测试探针分别接入三个芯片中。待所有芯片都接入一组测试探针之后，同时对所有芯片进行电性测试。
[0093]在本发明实施例中的一种实现方式中，晶圆为划裂前的晶圆。
[0094]在本发明实施例中的另一种实现方式中，晶圆为划裂后的晶圆。
[0095]本实施例的单个芯片的电性测试的实现方式与实施例1相同，此处不再赘述。
[0096]步骤202:确定测试间距。
[0097]其中，测试间距由晶圆的产品特性和工艺准确性确定。在本实施例中，所述测试间距为至少间隔一颗芯片。
[0098]步骤203:按测试间距从晶圆上选取待测芯片。
[0099]步骤204:采用一组测试探针依次对待测芯片进行光性测试，以获得各个待测芯片的光性参数。
[0100]本实施例的单个待测芯片的光性测试的实现方式与实施例1相同，此处不再赘述。
[0101]步骤205:根据已测的待测芯片的光性参数确定出未测芯片的光性参数。
[0102]在本实施例中，具体地，将已测的待测芯片的光性参数作为位于已测的待测芯片周围的未测芯片的光性参数。
[0103]优选地，位于已测的所述待测芯片周围的未测芯片与已测的所述待测芯片间隔1-2颗芯片。
[0104]更优选地，位于已测的待测芯片周围的未测芯片与已测的待测芯片相邻。
[0105]在本发明实施例的一种实现方式中，为了能方便和准确地得到所有芯片的光电参数，在测试电性参数和光性参数时，可同时获得与电性参数和光性参数对应的芯片的相对坐标。该过程与实施例1的过程相同，此处不再赘述。
[0106]另外，本实施例中，也可先进行光性测试，再进行电性测试。
[0107]在本发明中，待测二极管可以是具有不同功能的二极管，例如发光二极管或GaN基发光二极管。
[0108]本实施例中提到的电性测量设备和光性测量设备都是行业内现有的测量设备。
[0109]本发明实施例带来的有益效果是:在测试时，首先，采用多组测试探针对单晶圆上的所有芯片进行电性测试，获得所有芯片的电性参数;然后，采用一组测试探针从所有芯片中按照固定的间隔选取一部分芯片进行光性测试，获得选取的芯片的光性参数;最后，基于单片晶圆的光性参数的分布特点，即单片晶圆的光性参数分布均匀且相邻的2-3颗芯片的光性参数接近，采用已测的待测芯片的光性参数准确确定出未被选取的芯片的光性参数。因此，一方面，由于选取的芯片之间有一定间隔且测试光性参数时仅用了一组测试探针，因而减小了测试探针挡住相邻芯片的发光区的面积和相邻芯片的光性测试的互相干扰，从而提高了测量的准确性;另一方面，由于是选取部分芯片进行光性测试，从而减少了测试探针的使用次数，进而减小了测试探针的损耗，使测试的光性参数更准确。
[0110]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种基于光电分离的二极管光电测试方法，适用于二极管的晶圆测试，单片晶圆上阵列布置有多个芯片，其特征在于，所述方法包括: 采用至少一组测试探针对所述晶圆上的每个所述芯片进行电性测试，以获得各个所述芯片的电性参数； 确定测试间距，所述测试间距为至少间隔一颗芯片； 按所述测试间距从所述晶圆上选取待测芯片； 采用一组测试探针依次对所述待测芯片进行光性测试，以获得各个所述待测芯片的光性参数； 根据已测的所述待测芯片的光性参数确定出未测芯片的光性参数。2.根据权利要求1所述的方法，其特征在于，所述根据已测的所述待测芯片的光性参数确定出未测芯片的光性参数的步骤，包括: 根据相邻的两个已测的所述待测芯片的光性参数，以渐变的方式计算出位于相邻的两个所述待测芯片之间的未测芯片的光性参数，已测的所述待测芯片的光性参数和所述未测芯片的光性参数构成等差数列。3.根据权利要求2所述的方法，其特征在于，相邻的两个已测的所述待测芯片均位于同一排，或者相邻的两个已测的所述待测芯片均位于同一列，或者相邻的两个已测的所述待测芯片均位于所述晶圆的径向上。4.根据权利要求1所述的方法，其特征在于，所述根据已测的所述待测芯片的光性参数确定出未测芯片的光性参数的步骤，包括: 将已测的所述待测芯片的光性参数作为位于已测的所述待测芯片周围的未测芯片的光性参数。5.根据权利要求4所述的方法，其特征在于，位于已测的所述待测芯片周围的未测芯片与已测的所述待测芯片相邻。6.根据权利要求4所述的方法，其特征在于，位于已测的所述待测芯片周围的未测芯片与已测的所述待测芯片间隔1-2颗芯片。7.根据权利要求1所述的方法，其特征在于，每个所述芯片的所述电性测试包括: 将一组测试探针中的两根测试探针分别接入一个所述芯片的P电极和N电极； 向两根所述测试探针通入额定电流或额定电压； 采用所述电性测量设备测量一个所述芯片的电性参数。8.根据权利要求1所述的方法，其特征在于，每个所述待测芯片的所述光性测试包括: 将一组测试探针中的两根测试探针分别接入一个所述待测芯片的P电极和N电极； 向两根所述测试探针通入额定电流或额定电压； 采用光性测量设备测量一个所述待测芯片的光性参数。9.根据权利要求1-8中任一项所述的方法，其特征在于，所述电性参数包括:开启电压Vfin、工作电压Vf、反向漏电流Ir和反向击穿电压Vr。10.根据权利要求1-8中任一项所述的方法，其特征在于，所述光性参数包括:亮度Iv、工作电压Vf、主值波长Wd、峰值波长Wp、半波长Hw、CIE色度X坐标CIE-X和CIE色度y坐标CIE-y。
【文档编号】H01L21/66GK106057696SQ201610502868
【公开日】2016年10月26日
【申请日】2016年6月30日
【发明人】陈建南, 叶青贤
【申请人】华灿光电(苏州）有限公司