一种半导体器件结构的制作方法
【专利摘要】本发明提供了一种半导体器件结构，包括：衬底，具有一定的厚度；多个半导体器件，形成于所述衬底中；以及位于所述多个半导体器件之间的沟槽隔离结构；所述沟槽隔离结构为V字形，所述沟槽隔离结构包括依次形成于所述沟槽的钴?硅合金层，形成于所述钴?硅合金层上的镍层，以及形成于镍层上并填充满所述沟槽的二氧化硅层。本发明的技术方案，利用沟槽隔离中的电磁屏蔽层，防止器件间的电磁干扰，提高半导体结构的可靠性。
【专利说明】
一种半导体器件结构
技术领域
[0001]本发明涉及半导体器件领域，特别涉及一种半导体器件结构中的沟槽隔离。
【背景技术】
[0002]多个半导体器件共同形成于同一衬底上，以达到集成电路所需要的功能，是目前半导体器件制造的常规工艺。
[0003]如图1所示，多个半导体元件5生长在衬底I上，所述半导体元件可以是类似于MOS晶体管、HEMT、TFT等，例如图1示出的MOS器件包括源极/漏极3、栅极结构2以及沟道，在多个半导体元件5之间一般会设置沟槽4进行电隔离。然而，随着半导体集成度的提高，元件间的距离越来越小，沟槽隔离的效果也变差，尤其是两个元件5间的电磁波信号干扰已严重影响整个器件的工作，交叉电干扰已成为亟待解决的问题。
【发明内容】
[0004]基于解决上述封装中的问题，本发明提供了一种半导体器件结构，包括:
衬底，具有一定的厚度；
多个半导体器件，形成于所述衬底中；
以及位于所述多个半导体器件之间的沟槽隔离结构；
其特征在于，所述沟槽隔离结构为V字形，所述沟槽隔离结构包括依次形成于所述沟槽的钴-硅合金层，形成于所述钴-硅合金层上的镍层，以及形成于镍层上并填充满所述沟槽的二氧化硅层。
[0005]根据另一实施例，本发明还提供了一种半导体器件结构，其包括:
衬底，具有一定的厚度；
多个半导体器件，形成于所述衬底中；
以及位于所述多个半导体器件之间的沟槽隔离结构；
其特征在于，所述沟槽隔离结构为V字形，所述沟槽隔离结构包括依次形成于所述沟槽的钴-硅合金层，形成于所述钴-硅合金层上的电磁屏蔽层，以及形成于镍层上并填充满所述沟槽的二氧化硅层。
[0006]其中，所述电磁屏蔽层包括铁钴合金层和镍层，所述铁钴合金层的厚度为ΙΟΟμπι，镍层的厚度为100。
[0007]根据本发明的又一实施例，本发明还提供了一种半导体器件结构，其包括:
衬底，具有一定的厚度；
多个半导体器件，形成于所述衬底中；
以及位于所述多个半导体器件之间的沟槽隔离结构；
其特征在于，所述沟槽隔离结构为T字形，其具有两个尺寸不同的开口，上开口较大，其深度大于或等于所述半导体器件在衬底中的深度，该上开口侧壁依次形成钴-硅合金层和电磁屏蔽层，下开口较小，依次形成钴-娃合金层和电磁屏蔽层。
[0008]本发明的技术方案，利用沟槽隔离中的电磁屏蔽层，防止器件间的电磁干扰，提高半导体结构的可靠性。
【附图说明】
[0009]图1为现有技术的半导体器件结构图；
图2为本发明一实施例的半导体器件结构图；
图3为本发明另一实施例的半导体器件结构图；
图4为本发明又一实施例的半导体器件结构图。
【具体实施方式】
[0010]本发明提供了一种半导体器件结构，包括:
参见图2，衬底I中形成的多个半导体器件5以及位于所述多个半导体器件5之间的沟槽隔离结构，所述沟槽隔离结构为V字形，所述沟槽隔离结构包括依次形成于所述沟槽的钴-硅合金层6，形成于所述钴-硅合金层6上的镍层7，以及形成于镍层上并填充满所述沟槽的二氧化硅层8。
[0011]其中，所述衬底I可以是硅衬底，并具有一定的厚度;所述钴-硅合金层6是对硅衬底材料附着力较好的材质，可以防止镍层的脱落，其厚度为50μπι;所述镍层7通过沉积的方式形成在钴-硅合金层6上，其厚度为200μπι，主要靠该层进行防止电磁干扰;所述二氧化硅层8填充满所述沟槽，并且为了防止其扩散，可在二氧化硅层8外围形成一层阻挡层，该阻挡层可以是氮化硅层。
[0012]较优的，本发明还提供了另一种半导体结构，参见图3，在所述钴-硅合金层上形成双层电磁屏蔽层，所述电磁屏蔽层包括铁钴合金层9和镍层10，镍层和二氧化硅的附着力相对较大，使其与二氧化硅层进行接触可以避免接触的不紧密，而铁钴合金的抗电磁干扰性比镍层更强，其厚度为10ym，此时镍层的厚度为100。
[0013]更优的，本发明还提供了一中改进的半导体结构，参见图4，所述沟槽隔离结构呈现T字形，其具有两个尺寸不同的开口，上开口较大，其深度大于或等于所述半导体器件5在衬底I中的深度，例如参见图1，该上开口深度就大于或等于半导体器件5的源极/漏极嵌入衬底的深度，该上开口侧壁依次形成钴-娃合金层11和电磁屏蔽层12，所述电磁屏蔽层12可以和图2实施例所对应的电磁屏蔽结构一致，也可以和图3实施例所对应的电磁屏蔽结构一致，下开口则类似于图2和3的实施例的结构；下开口的电磁屏蔽层和钴-娃合金层6延伸至上开口的电磁屏蔽层上并与其接触，也可以不延伸到上开口的位置，其余部分则用二氧化硅材料填充形成二氧化硅层8。
[0014]最后应说明的是:显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
【主权项】
1.一种半导体器件结构，包括: 衬底，具有一定的厚度； 多个半导体器件，形成于所述衬底中； 以及位于所述多个半导体器件之间的沟槽隔离结构； 其特征在于，所述沟槽隔离结构为V字形，所述沟槽隔离结构包括依次形成于所述沟槽的钴-硅合金层，形成于所述钴-硅合金层上的镍层，以及形成于镍层上并填充满所述沟槽的二氧化硅层。2.一种半导体器件结构，其包括: 衬底，具有一定的厚度； 多个半导体器件，形成于所述衬底中； 以及位于所述多个半导体器件之间的沟槽隔离结构； 其特征在于，所述沟槽隔离结构为V字形，所述沟槽隔离结构包括依次形成于所述沟槽的钴-硅合金层，形成于所述钴-硅合金层上的电磁屏蔽层，以及形成于镍层上并填充满所述沟槽的二氧化硅层。3.根据权利要求2所述的半导体器件结构，其特征在于， 所述电磁屏蔽层包括铁钴合金层和镍层，所述铁钴合金层的厚度为ΙΟΟμπι，镍层的厚度为 1004.一种半导体器件结构，其包括: 衬底，具有一定的厚度； 多个半导体器件，形成于所述衬底中； 以及位于所述多个半导体器件之间的沟槽隔离结构； 其特征在于，所述沟槽隔离结构为T字形，其具有两个尺寸不同的开口，上开口较大，其深度大于或等于所述半导体器件在衬底中的深度，该上开口侧壁依次形成钴-硅合金层和电磁屏蔽层，下开口较小，依次形成钴-娃合金层和电磁屏蔽层。
【文档编号】H01L23/552GK106057779SQ201610606441
【公开日】2016年10月26日
【申请日】2016年7月29日
【发明人】王汉清
【申请人】王汉清