反熔丝、反熔丝阵列及其操作方法

反熔丝、反熔丝阵列及其操作方法
【专利摘要】公开了一种反熔丝、反熔丝阵列及其操作方法。反熔丝阵列包括：有源区，形成在半导体衬底中；狭缝区，形成在有源区的在第一方向上的两个边缘部分；多个选择栅极，在与有源区的第一方向垂直的第二方向上延伸，并耦接到选择字线；多个第一编程栅极，与选择栅极间隔开，形成在由狭缝区隔离的有源区之上，并耦接到第一编程字线；多个第二编程栅极，与选择栅极间隔开，形成在由狭缝区隔离的有源区之上，并耦接到第二编程字线；以及位线，垂直于选择字线。
【专利说明】
反熔丝、反熔丝阵列及其操作方法
[0001] 相关申请的交叉引用
[0002] 要求于2015年4月10日提交的第10-2015-0050988号韩国专利申请的优先权， 该韩国专利申请的公开内容通过引用整体合并于此。
技术领域
[0003] 本公开的实施例涉及一种反熔丝、反熔丝阵列及其操作方法，更具体地，涉及一种 具有改善的编程效率的反熔丝阵列。
【背景技术】
[0004] 半导体器件的反熔丝初始处于绝缘状态，并在施加比其阈值电压大的电压时转变 为导电状态。反熔丝包括编程晶体管和选择晶体管。
[0005] 反熔丝阵列包括编程晶体管、选择晶体管和位线。选择一个编程晶体管、一个选择 晶体管和一个位线以对目标单元编程。
[0006] 当对编程晶体管的编程栅极施加高电压时，编程栅极的栅极绝缘膜由于高电压编 程栅极与低电压位线之间的电压差而破坏。更具体地，将足以形成导电沟道的电压施加到 选择晶体管的选择栅极，传送编程栅极电压。然后，编程栅极与位线之间的电压差作用于栅 极绝缘膜。这引起编程栅极的栅极绝缘膜破坏，完成编程操作。
[0007] 反熔丝允许存储单元的修复在封装级执行，可以提高净裸片（net die)的数量，可 以改善产品特性，并且可以克服在使用常规激光熔丝时存在的器件限制和制造限制。由于 反熔丝的上述特性，预期反熔丝在各种技术领域中将变得更广泛使用。
[0008] 为了使反熔丝正常作用，必须形成高质量的氧化物膜，使得除非对反熔丝编程，否 则电流不泄漏。此外，在编程后，重要的是保证编程操作的成功（即，栅极氧化物膜被完全 破坏）。
[0009] 随着必需的熔丝数目的增加以及每个熔丝尺寸的增加，由反熔丝占据的芯片面积 也不可避免地增加。因此，一直致力于寻找提高反熔丝的集成度同时维持性能特性的方法。

【发明内容】

[0010] 本公开的各种实施例在于提供一种反熔丝、反熔丝阵列及其操作方法，其基本上 消除相关技术的一个或更多个问题、限制和缺点。
[0011] 实施例涉及一种反熔丝、反熔丝阵列及其操作方法，其中，反熔丝的编程栅极形成 为岛状形状，使得在不增加编程栅极区域的尺寸的情况下实现改善的编程效率。
[0012] 根据本公开的实施例，反熔丝包括：有源区，形成在半导体衬底中；狭缝区，形成 在有源区的在第一方向上的两个边缘部分；选择栅极，在与有源区的第一方向垂直的第二 方向上延伸；以及第一编程栅极和第二编程栅极，与选择栅极间隔开，并安置在由狭缝区隔 离的有源区之上。
[0013] 根据本公开的另一方面，反熔丝阵列包括：有源区，形成在半导体衬底中；狭缝 区，形成在有源区的在第一方向上的两个边缘部分；多个选择栅极，在与有源区的第一方向 垂直的第二方向上延伸，并耦接到选择字线；多个第一编程栅极，与选择栅极间隔开，形成 在由狭缝区隔离的有源区之上，并耦接到第一编程字线；多个第二编程栅极，与选择栅极间 隔开，形成在由狭缝区隔离的有源区之上，并耦接到第二编程字线；以及位线，垂直于选择 字线。
[0014] 根据本公开的另一方面，操作反熔丝阵列的方法包括：当第一编程栅极和第二编 程栅极中的至少一个的栅极绝缘膜被破坏时，确定对应的编程栅极的编程状态。反熔丝阵 列包括：有源区，形成在衬底中；狭缝区，形成在有源区的在第一方向上的两个边缘部分； 多个选择栅极，在与有源区的第一方向垂直的第二方向上延伸，并耦接到选择字线；多个第 一编程栅极，与选择栅极间隔开，安置在由狭缝区隔离的有源区之上，并耦接到第一编程字 线；多个第二编程栅极，与选择栅极间隔开，安置在由狭缝区隔离的有源区之上，并耦接到 第二编程字线；以及位线，垂直于选择字线。
[0015] 将理解的是，前面的总体描述与接下来的详细描述都是示例性的和解释性的，并 意在对权利要求书提供进一步的解释。
【附图说明】
[0016] 图1是图示根据本公开实施例的构成反熔丝阵列的熔丝单元的布局图。
[0017] 图2A到图2C是图示根据本公开实施例的反熔丝的剖面图。
[0018] 图3A到图5C是图示根据本公开实施例的形成反熔丝的方法。
[0019] 图6是图示根据本公开实施例的反熔丝阵列的布局图。
[0020] 图7是图示根据本公开实施例的半导体器件的反熔丝阵列的等效电路图。
【具体实施方式】
[0021 ] 现在将详细地参照特定实施例，在附图中图示了特定实施例的示例。只要可能，就 将在整个附图中使用相同的附图标记来指代相同或相似的部件。当对公知或之前讨论的结 构或功能的详细描述可能使主题不太清晰时，将省略对其的描述。
[0022] 反熔丝具有编程特性，其中，反熔丝初始处于绝缘状态，在施加比阈值电压大的电 压之后转换到导电状态。反熔丝包括编程晶体管和选择晶体管。
[0023] 图1是图示根据本公开实施例的熔丝单元U的布局图。更详细地，以1X2形状展 示具有两个单位单元的恪丝单元U。
[0024] 构成反熔丝阵列的熔丝单元U包括由η沟道型MOS晶体管组成的多个编程栅极 120以及多个选择栅极110。参见图1，有源区100在第一方向（即，水平方向）上延伸。尽 管未在图1中示出，但有源区100可以由器件隔离层限定。一个有源区100可以包括中心 部分以及形成在中心部分的一侧或两侧的至少一个边缘部分。有源区100可以在两个相邻 的中心部分连接的条件下由狭缝区123隔离每个边缘部分而形成。换言之，有源区100的 两个相邻的中心部分连接，有源区100在有源区100的边缘部分处由狭缝区123划分成两 部分。狭缝区123可以形成在基于有源区100的中心部分的一侧和另一侧，并在有源区100 的第一方向上延伸。为了方便，在下文中将把通过连接两个相邻的中心部分形成的有源区 100称作一个有源区。
[0025] 多个选择栅极110可以形成为跨越有源区100。选择栅极110呈在第二方向上延 伸的直线而形成，即，横贯有源区100的方向。两个选择栅极110可以基于设置在它们之间 的中心部分而形成在一个有源区100之上。选择栅极110可以构成被配置为选择特定单元 的选择晶体管的栅极。
[0026] 多个编程栅极120可以在第一方向上以预定间距相互间隔开，每个编程栅极120 安置于选择栅极110的与有源区100的中心部分相对的一侧。编程栅极120可以构成编程 晶体管的栅极。编程栅极120可以在通过狭缝区123隔离的有源区100的边缘部分之上沿 第二方向隔离。隔离的编程栅极120可以包括第一编程栅极120a和第二编程栅极120b。
[0027] 第一编程栅极120a和第二编程栅极120b中的每个可以形成为岛状形状。第一编 程栅极120a和第二编程栅极120b可以通过有源区100的狭缝区123在第二方向上以预定 间距相互间隔开。第一编程栅极120a的一侧与第二编程栅极120b的另一侧可以在第二方 向上以狭缝区123的临界尺寸（W)相互间隔开。
[0028] 图2A到图2C是图示根据本公开实施例的反熔丝的剖面图。更详细地，图2A是图 示沿着图1中的A-A'线截取的反熔丝的剖面图，图2B是沿着图1中的B-B'线截取的反熔 丝的剖面图，图2C是图示沿着图1中的C-C'线截取的反熔丝的剖面图。
[0029] 参见图2A到图2C，反熔丝包括多个有源区100,每个有源区100可以由器件隔离 膜103限定。一个有源区100可以包括中心部分以及形成在中心部分的一侧或两侧的至少 一个边缘部分。有源区100可以在两个相邻的中心部分相互连接的情况下通过经由狭缝区 123隔离每个边缘部分而形成。换言之，有源区100的两个相邻的中心部分连接，有源区100 在有源区100的边缘部分处由狭缝区123划分成两部分。为了方便，在下文中将把通过连 接两个相邻的中心部分而形成的有源区100称作一个有源区。
[0030] 多个选择栅极110可以形成为跨越有源区100 (见图2B和图2C)。选择栅极110 呈在第二方向上延伸的直线而形成，即，横贯有源区100的方向。两个选择栅极110可以基 于设置在它们之间的中心部分而形成在一个有源区100之上。选择栅极Iio可以构成被配 置为选择特定单元的选择晶体管的栅极。多个选择晶体管Iio可以在第一方向上相互间隔 开。
[0031 ] 选择栅极110可以由导电膜105 (例如，多晶硅层或金属层）形成。此外，选择栅极 110可以包括置于导电膜105之下的栅极绝缘膜104。选择栅极110可以包括顺序地沉积 在导电膜105之上的阻挡膜106、硅化钨膜107和硬掩膜氮化物膜108。选择栅极110可以 包括沉积在栅极绝缘膜104、导电膜105、阻挡膜106、硅化钨膜107和硬掩膜氮化物膜108 的侧壁处的间隔件109。
[0032] 编程栅极120可以在第一方向上以预定间距相互间隔开，每个编程栅极120安置 在选择栅极110的与有源区的中心部分相对的一侧。编程栅极120可以构成编程晶体管的 栅极。编程栅极120可以在通过狭缝区123隔离的有源区100的边缘部分之上沿第二方向 隔离。隔离的编程栅极120可以包括第一编程栅极120a和第二编程栅极120b (见图2A)。
[0033] 编程栅极120可以由层叠结构形成，且由与选择栅极110基本上相同的材料形成。 编程栅极120可以由导电膜115(例如，多晶硅层或金属层）形成。此外，编程栅极120可 以包括置于导电膜115之下的栅极绝缘膜114。编程栅极120可以包括顺序地沉积在导电 膜115之上的阻挡膜116、硅化钨膜117和硬掩膜氮化物膜118。编程栅极120可以包括沉 积在栅极绝缘膜114、导电膜115、阻挡膜116、硅化钨膜117和硬掩膜氮化物膜118的侧壁 处的间隔件119。
[0034] 第一编程栅极120a和第二编程栅极120b中的每个可以形成为岛状形状。第一编 程栅极120a和第二编程栅极120b可以通过有源区100的狭缝区123在第二方向上以预定 间距相互间隔开。第一编程栅极120a的一侧与第二编程栅极120b的另一侧可以在第二方 向上以狭缝区123的临界尺寸（W)相互间隔开。狭缝区123可以由具有与器件隔离膜103 相同的深度的沟槽来形成，并用与器件隔离膜103的材料相同的材料来填充沟槽。
[0035] 第一编程栅极120a与第二编程栅极120b中的每个可以在第二方向上与相邻的有 源区100重叠。第一接触145a和第二接触145b可以分别耦接到第一编程栅极120a和第 二编程栅极120b。第一金属线150a耦接到第一接触145a，金属线150b耦接到第二接触 145b (见图2A和图2C)。
[0036] 位线接触155可以置于有源区100的中心部分之上，位线160可以耦接到位线接 触155 (见图2B)。位线160可以形成为跨越选择栅极110的在第一方向上延伸的延长线。
[0037] 图3A到图5C是图示形成图2A到图2C中示出的反熔丝的方法的剖面图。
[0038] 在图3A到图5C中，图3A、图4A和图5A是图示沿着图1中的A-A'线截取的反熔 丝的剖视图，图3B、图4B和图5B是图示沿着图1中的B-B'线截取的反熔丝的剖视图，图 3C、图4C和图5C是图示沿着图1中的C-C'线截取的反熔丝的剖视图。
[0039] 参见图3A到图3C，在包括有源区100和器件隔离膜103的半导体衬底之上顺序地 形成栅极绝缘膜104和114、导电膜105和115、阻挡膜106和116、硅化钨膜107和117以及 硬掩膜氮化物膜108和118,由此形成栅极层叠结构。在这种情形下，可以在有源区100的 边缘部分形成沟槽形状的狭缝区123,且可以以这样的方式用绝缘膜填充狭缝区123,即， 使得狭缝区123可以具有与器件隔离膜103相同的深度。可以通过对有源区100执行热氧 化来形成栅极绝缘膜104和114,或者可以通过在有源区100之上沉积氧化物膜来形成栅极 绝缘膜104和114。此外，导电膜105可以由包括多晶硅或金属的材料形成。
[0040] 在栅极层叠结构之上形成限定栅极图案的第一掩膜图案（未示出）。其后，使用第 一掩膜图案（未示出）作为刻蚀掩膜来刻蚀栅极层叠结构，从而形成延长线形状的栅极图 案以跨越有源区100。
[0041] 在刻蚀第一掩膜图案（未示出）之后，在包括栅极图案的整个表面之上沉积间隔 件材料。间隔件材料可以由氮化物膜形成。其后，通过回刻蚀工艺在栅极图案的侧壁形成 栅极间隔件109和119,从而形成选择栅极110和编程栅极120。
[0042] 在包括编程栅极120的整个表面之上形成使置于有源区100之上的编程栅极120 的某些部分暴露的第二掩膜图案（未示出）。可以将第二掩膜图案（未示出）形成为暴露 狭缝区123。
[0043] 使用第二掩膜图案（未示出）作为刻蚀掩膜来刻蚀线形形状的编程栅极120,第一 编程栅极120a和第二编程栅极120b中的每个可以形成为岛状形状。在这种情形下，可以刻 蚀第一编程栅极120a和第二编程栅极120b以暴露狭缝区123。即，第一编程栅极120a和 第二编程栅极120b可以在有源区100之上以狭缝区123的临界尺寸（W)相互间隔开。两 个编程栅极（即，第一编程栅极120a和第二编程栅极120b)可以在一个有源区100的上部 基于设置在它们之间的狭缝区123相互间隔开。第一编程栅极120a和第二编程栅极120b 可以分别形成在两个相邻的有源区100之上。由于可以分开地控制用于从一个有源区100 选择的单位单元的两个编程栅极120a和120b，故可以对从一个有源区100选择的单位单元 编程两次。
[0044] 此外，由于线形形状的编程栅极形成为独立的岛状形状，故可以在不增加区域的 尺寸的情况下使编程成功率加倍。
[0045] 参见图4A到4C，在刻蚀第二掩膜图案（未示出）之后，在包括选择栅极110、第一 编程栅极120a和第二编程栅极120b的半导体衬底的整个表面之上形成层间绝缘膜130。
[0046] 层间绝缘膜130可以由氧化物材料形成。例如，氧化物材料可以从高密度等离 子体（HDP)氧化物膜、硼磷硅酸盐玻璃（BPSG)膜、磷硅酸盐玻璃（PSG)膜、硼硅酸盐玻璃 (BSG)膜、四乙基原硅酸盐（TEOS)膜、不掺杂硅酸盐玻璃（USG)膜、氟化硅酸盐玻璃（FSG) 膜、碳掺杂氧化物（CDO)膜以及有机硅酸盐玻璃（OSG)膜中选择。此外，氧化物材料可以是 包括上述膜中的至少两种的层叠结构。可选择地，氧化物材料可以由诸如旋涂介电质（SOD) 膜的旋涂膜形成。
[0047] 在层间绝缘膜130之上形成限定接触区的第三掩膜图案（未示出）。使用第三掩 膜图案（未示出）作为刻蚀掩膜来刻蚀层间绝缘膜130、第一编程栅极120a的硬掩膜氮化 物膜118以及第二编程栅极120b的硬掩膜氮化物膜118。相应地，第一接触孔135a和第 二接触孔135b形成为分别暴露第一编程栅极120a和第二编程栅极120b的硅化钨膜117。 此外，位线接触孔140形成为暴露介于选择栅极110之间的有源区100的中心部分。
[0048] 参见图5A到5C，用导电材料填充第一接触孔135a、第二接触孔135b以及位线接 触孔140。相应地，第一接触145a、第二接触145b和位线接触155形成。
[0049] 可以将第一金属线150a和第二金属线150b分别耦接到第一接触145a和第二接 触145b。第一金属线150a和第二金属线150b可以呈在平行于选择栅极110的方向上延伸 的直线而形成。第一金属线150a和第二金属线150b可以分别用作第一编程字线和第二编 程字线。
[0050] 第一金属线150a和第二金属线150b可以分别親接到第一接触145a和第二接触 145b。即，多个第一编程栅极120a可以通过第一接触145a耦接到单个第一金属线150a，多 个第二编程栅极120b可以通过第二接触145b耦接到单个第二金属线150b。
[0051] 其后，可以将位线160耦接到位线接触155。可以将跨越选择栅极110的位线160 形成为直线。
[0052] 如上所述，形成在一个有源区之上的选择的单元包括两个隔离的编程栅极（即， 第一编程栅极120a和第二编程栅极120b)，且一个编程栅极可以延伸跨越两个相邻的有源 区。因此，由于可以同时选择并编程两个编程栅极，故可以在不增加区域的尺寸的情况下将 编程成功率加倍。
[0053] 图6是图示根据本公开实施例的反熔丝阵列的布局图。
[0054] 参见图6,反熔丝阵列400包括在第一方向和第二方向上安置为nXm阵列的多个 熔丝单元U(在图1中示出）。从图1中可以看出，熔丝单元U可以包括共享仅一个有源区 的两个单位单元，并且包括置于有源区的基于有源区的中心部分的两侧处的选择栅极110 和编程栅极120。如上所述，熔丝单元U重复地安置为η行和m列，由此形成nXm矩阵阵 列。
[0055] 位于同一列的相邻熔丝单元U的单位单元可以共享在第二方向上呈直线延伸的 选择栅极110。
[0056] 编程栅极120在朝向选择栅极110的与有源区的中心部分相对的一侧的第一方向 上以预定间距相互间隔开。
[0057] 每个编程栅极120在一个有源区中划分成第一编程栅极120a和第二编程栅极 120b。第一编程栅极120a和第二编程栅极120b可以在第二方向上交替安置，第一编程栅 极120a和第二编程栅极120b中的每个可以形成为跨越在第二方向上安置的相邻的有源 区。即，一个编程栅极120可以形成为与两个相邻的有源区重叠。在第二方向上安置的相 邻恪丝单元U的第一编程栅极120a可以通过第一接触145a親接到第一金属线150a。在第 二方向上安置的相邻熔丝单元U的第二编程栅极120b可以通过第二接触145b耦接到第二 金属线150b。第一金属线150a和第二金属线150b可以分别用作第一编程字线和第二编程 字线。
[0058] 换言之，形成在一个有源区中的两个编程栅极（即，第一编程栅极120a和第二编 程栅极120b)耦接到不同的金属线（即，第一金属线150a和第二金属线150b)。相应地，可 以通过两个编程栅极分开地调整反熔丝的编程状态。因此，在不增加单元区域的情况下，同 时选择两个编程栅极，并且对选择的两个编程栅极编程。
[0059] 第一金属线150a可以親接到与第一编程栅极120a親接的第一接触145a。第一金 属线150a可以在第一方形上位于第一编程栅极120a和第二编程栅极120b中的每个的一 侦牝且可以在第二方向上线性延伸。
[0060] 此外，第二金属线150b可以耦接到与第二编程栅极120b耦接的第二接触145b，且 可以在第一方向上位于第一编程栅极120a和第二编程栅极120b中的每个的另一侧。
[0061] 在这种情况下，由于第一金属线150a和第二金属线150b的剖面图与第一接触 145a和第二接触145b的剖面图未安置在一条直线上，故第一金属线150a还可以包括在第 一方向上从第一接触145a延长到第一编程栅极120a的延伸部分。第二金属线150b还可 以包括在第一方向上从第二接触145b延长到第二编程栅极120b的延伸部分。
[0062] 第一编程栅极120a可以通过与第一接触145a耦接的延伸部分而耦接到第一金属 线150a，第二编程栅极120b可以通过与第二接触145b耦接的延伸部分而耦接到第二金属 线150b。第一金属线150a和第二金属线150b可以安置在第一编程栅极120a和第二编程 栅极120b的两侧，第一金属线150a和第二金属线150b的延伸部分可以分别安置在第一编 程概极120a和第二编程概极120b之上。
[0063] 位线接触155可以安置于包含在熔丝单元U中的有源区的中心部分，耦接到位线 接触155的位线160也可以安置在有源区的中心部分。位于同一行的熔丝单元U的位线接 触155可以耦接到一个位线160。即，位于同一行的熔丝单元U可以共享位线160。
[0064] 位线160可以跨越选择栅极110在第一方向上线性地延伸，并且可以经过第一编 程概极120a和第二编程概极120b之间。
[0065] 当对从上述反熔丝阵列中选择的单元的第一编程栅极120a和第二编程栅极120b 施加高电压，并且对选择栅极110施加用于选择栅极110的导通电压时，在选择栅极110之 下形成沟道区，并且由于施加到第一编程栅极120a和第二编程栅极120b的高电压与施加 到位线160的低电压之间的电压差而导致第一编程栅极120a和第二编程栅极120b的栅极 绝缘膜被破坏。
[0066] 施加到所选择的单元以对反熔丝阵列的单元编程的高电压和低电压是不固定的， 而可以设定为任意电压，其中，通过该任意电压第一编程栅极120a和第二编程栅极120b的 栅极可以由于两个电压之间的差而被破坏。
[0067] 图7是图示根据本公开实施例的半导体器件的反熔丝阵列的等效电路图。
[0068] 参见图7,反熔丝阵列可以包括多个编程字线WLl和WL2、多个选择字线WL3、多个 位线BL以及多个熔丝单元U。为了方便，假定若干熔丝单元U具有熔丝单元U在第二方向 上延伸并重复安置的1X3结构。
[0069] 一个熔丝单元U可以包括四个编程晶体管TRl到TR4以及4个选择晶体管TR5到 TR8。熔丝单元U可以如图1或图2A到2C中所示出地形成。
[0070] 在熔丝单元U之内安置在同一行上的第一编程晶体管TRl和第一选择晶体管TR5 可以在第一方向上并列地安置。同样地，安置在同一行上的第二编程晶体管TR2和第二选 择晶体管TR6可以在第一方向上并列地安置。
[0071] 若干选择字线WL3可以在第二方向上延伸。选择字线WL3可以耦接到在每个熔丝 单元U之内位于同一列中的各选择晶体管TR5到TR8的栅极端子。第一编程晶体管TRl与 置于在第二方向上的相邻的熔丝单元U中的编程晶体管TR9的栅极端子可以共同地耦接到 第二编程字线WL2。同样地，第二编程晶体管TR2与置于在第二方向上的相邻的熔丝单元U 中的编程晶体管TRlO的栅极端子可以共同地耦接到第一编程字线WL1。
[0072] 此外，通过位线接触而连接的位线BL可以安置在熔丝单元U的选择晶体管TR5到 TR8之间。位线BL在第一方向上延伸，且可以被安置为经过单个熔丝单元U中的第一编程 晶体管TRl和TR3与第二编程晶体管TR2和TR4之间。
[0073] 当四个编程晶体管TRl到TR4以及四个选择晶体管TR5到TR8包含在一个熔丝单 元U中时，上面的晶体管TRl到TR8组合成晶体管对，使得晶体管TRl到TR8是水平对称的。 例如，两个编程晶体管TRl和TR2以及两个选择晶体管TR5和TR6安置在相对于位线接触 的一侧，两个编程晶体管TR3和TR4以及两个选择晶体管TR7和TR8安置在相对于位线接 触的另一侧。
[0074] 表1示出图6和图7中示出的反熔丝阵列的操作所需的电压条件。在下文中将参 照图6、图7和表1来描述反熔丝阵列的操作。
[0075] [表 1]

[0078] 根据在表1中示出的编程操作（a)，被选择的单元的第一编程栅极120a的栅极绝 缘膜被破坏，然后编程操作被执行。对第一编程栅极120a施加高电压（高），对第二编程栅 极120b施加比高电压低的电压。在这种情形下，因为施加到第二编程栅极120b的电压与 施加到位线160的电压之间的差不足以破坏第二编程栅极120b，故第二编程栅极120b的 栅极绝缘膜未被施加到第二编程栅极120b的电压破坏。如表1中所示，施加到第二编程栅 极120b的电压示例性地设定为中等电压（中）。根据一个实施例，上面编程操作所需的高 电压（高）可以为大约4V到6V，例如，5V的电压。此外，低电压（低）可以是大约IV到3V 的电压，例如，2. 5V的电压。
[0079] 当将用于选择栅极110的导通电压（例如，中等电压（中））施加到被选择单元的 选择栅极110时，在选择栅极110之下形成沟道区，且选择栅极110导通。当将低电压（低） 施加到位线160时，第一编程栅极120a的栅极绝缘膜被第一编程栅极120a与位线160之间 的电压差破坏。相应地，第一编程栅极120a短路，然后被编程。然而，在第二编程栅极120b 中，由于施加到位线160的低电压（低）与施加到第二编程栅极120b的中等电压（中）之 间的差不足，故第二编程栅极120b的栅极绝缘膜未被破坏。因此，第二编程栅极120b未被 编程，而形成在一个有源区之上的第一编程栅极120a被编程。
[0080] 根据表1中示出的编程操作（b)，将高电压（高）施加到被选择单元的第二编程 栅极120b，将不能破坏第一编程栅极120a的栅极绝缘膜的电压施加到第一编程栅极120a。 以与编程操作（a)中相同的方式，如表1中所示，施加到第一编程栅极120a的电压示例性 地由中等电压（中）表示。
[0081] 当将用于选择栅极110的导通电压（例如，中等电压（中））施加到被选择单元的 选择栅极110时，选择栅极110导通。当将低电压施加到位线160时，第二编程栅极120b 的栅极绝缘膜被第二编程栅极120b与位线160之间的电压电平差破坏。相应地，第二编程 栅极120b可以被编程。
[0082] 根据编程操作（b)，在一个有源区中的第一编程栅极120a的栅极绝缘膜未被破 坏，而在一个有源区中的第二编程栅极120b的栅极绝缘膜被破坏。
[0083] 尽管第一编程操作（a)和第二编程操作（b)已经示出为将高电压施加到第一编程 栅极120a或第二编程栅极120b，但可以对第一编程栅极120a和第二编程栅极120b都施加 高电压，使得两个熔丝都可以被编程。
[0084] 根据表1中示出的读取操作（c)，当将用于选择栅极110的导通电压（例如，中等 电压（中））施加到选择栅极110时，选择栅极110导通，读取电压被施加到第一编程栅极 120a和第二编程栅极120b。由于在施加到每个编程栅极120a或120b的读取电压与施加 到位线160的低电压之间存在差，故施加到每个编程栅极120a或120b的读取电压可以基 于沿着选择栅极110的沟道区形成的电流路径来确定耦接到位线160的所选择单元是否被 编程。
[0085] 因此，在读取操作期间，当来自第一编程栅极120a和第二编程栅极120b之中的至 少一个编程栅极被编程（即，短路）时，施加到第一编程栅极120a和第二编程栅极120b的 电压被施加到位线160,从而可以确定编程是否被执行。当第一编程栅极120a和第二编程 栅极120b都未被编程时，用于位线160的电流路径未形成。
[0086] 为了根据上述操作原则来编程所选择单元，可以选择一个第一编程栅极120a、一 个第二编程栅极120b、选择栅极110以及位线160。当将高电压（高）施加到所选择单元 的第一编程栅极120a和第二编程栅极120b并将用于选择栅极110的导通电压（例如，中 等电压（中））施加到选择栅极110时，在选择栅极110之下形成沟道区。由于施加到第一 编程栅极120a和第二编程栅极120b的高电压（高）与施加到位线160的低电压（低）之 间的差，第一编程栅极120a和第二编程栅极120b的栅极绝缘膜被破坏。
[0087] 同时，由于以仅所选择单元的编程栅极可以被编程的方式将低电压施加到剩余的 未被选择单元的编程栅极，所以在施加到每个未被选择的单元的编程栅极的低电压与施加 到位线的低电压之间没有差值。
[0088] 此外，由于以这样的方式将导通电压施加到选择栅极，即，仅被选择单元的选择栅 极被导通，并且低电压被施加到剩余的未被选择单元的选择栅极，所以选择栅极可以被关 断。在这种情况下，施加到选择栅极110的导通电压可以低于施加到编程栅极的高电压，并 且可以大于施加到位线的低电压。
[0089] 如上所述，两个编程栅极（即，第一编程栅极120a和第二编程栅极120b)安置在 一个有源区中，一个编程栅极可以沿着两个相邻的有源区连续地安置。因此，由于两个编程 栅极可以同时被选择并被编程，故可以在不增加单元面积的情况下选择两个编程栅极，并 且与传统技术相比可以将编程成功率加倍。
[0090] 从上面的描述中明显的是，相互隔离的两个编程栅极被配置位在一个有源区中重 叠，反熔丝的编程状态可以通过两个编程栅极来独立地调节。因此，由于两个编程栅极同时 被选择并被编程，故在不增加所使用的芯片面积的情况下可以选择两个编程栅极，并且与 传统技术相比可以使编程成功率加倍。
[0091] 此外，由于编程栅极具有改良的形状，故与传统技术相比，可以在不增加单元面积 大小的情况下同时对两个编程栅极进行操作。结果，可以在不增加使用的芯片面积的大小 的情况下提高编程成功率。
[0092] 本领域技术人员将理解，在不脱离这些实施例的范围和特征的情况下，本公开的 实施例可以以除在本文中阐述的方式之外的其他方式来实施。因此，上述实施例将被解释 为在各方面都是说明性的而非限制性的。
[0093] 本发明的上述实施例是说明性的而非限制性的。可以进行各种替换和等价。本发 明不受本文中描述的沉积类型、刻蚀、抛光以及图案化步骤的限制。实施例也不限制为任何 特定类型的半导体器件。例如，实施例可以以动态随机存取存储（DRAM)器件或非易失性存 储器件来实施。其他的添加、减少或修改鉴于本公开而是明显的，且意在落入所附权利要求 书的范围之内。
[0094] 通过以上实施例可见，本发明提供了以下技术方案。
[0095] 技术方案1. 一种反熔丝，包括：
[0096] 有源区，形成在半导体衬底中；
[0097] 狭缝区，形成在有源区的在第一方向上的两个边缘部分处；
[0098] 选择栅极，在与有源区的第一方向垂直的第二方向上延伸；以及
[0099] 第一编程栅极和第二编程栅极，与选择栅极间隔开并安置在由狭缝区隔离的有源 区之上。
[0100] 技术方案2.根据技术方案1所述的反熔丝，其中，狭缝区形成在基于有源区的中 心部分的一侧和另一侧，并在有源区的第一方向上延伸。
[0101] 技术方案3.根据技术方案1所述的反熔丝，其中，选择栅极安置在由狭缝区隔离 的有源区之上，并呈在第二方向上延伸的直线而形成。
[0102] 技术方案4.根据技术方案1所述的反熔丝，其中，第一编程栅极和第二编程栅极 在第一方向上以预定间距与有源区的中心部分间隔开，并在第二方向上交替地安置。
[0103] 技术方案5.根据技术方案1所述的反熔丝，其中，第一编程栅极和第二编程栅极 在第二方向上以狭缝区的临界尺寸相互间隔开。
[0104] 技术方案6.根据技术方案1所述的反熔丝，其中，第一编程栅极和第二编程栅极 中的每个安置为与在第二方向上安置的相邻的有源区重叠。
[0105] 技术方案7.根据技术方案1所述的反熔丝，其中，选择栅极、第一编程栅极和第二 编程栅极基于有源区的中心部分对称。
[0106] 技术方案8.根据技术方案1所述的反熔丝，其中，选择栅极、第一编程栅极和第二 编程栅极中的每个包括：
[0107] 栅极绝缘膜，形成在半导体衬底之上；
[0108] 导电膜，形成在栅极绝缘膜之上；以及
[0109] 硬掩膜，形成在导电膜之上。
[0110] 技术方案9. 一种反熔丝阵列，包括：
[0111] 有源区，形成在半导体衬底中；
[0112] 狭缝区，形成在有源区的在第一方向上的两个边缘部分；
[0113] 多个选择栅极，在与有源区的第一方向垂直的第二方向上延伸，并耦接到选择字 线；
[0114] 多个第一编程栅极，与选择栅极间隔开，形成在由狭缝区隔离的有源区之上，并耦 接到第一编程字线；
[0115] 多个第二编程栅极，与选择栅极间隔开，形成在由狭缝区隔离的有源区之上，并耦 接到第二编程字线；以及
[0116] 位线，垂直于选择字线。
[0117] 技术方案10.根据技术方案9所述的反熔丝阵列，其中，选择字线呈在第二方向上 延伸的直线而形成。
[0118] 技术方案11.根据技术方案9所述的反熔丝阵列，其中，第一编程栅极和第二编程 栅极在第一方向上与选择栅极间隔开。
[0119] 技术方案12.根据技术方案9所述的反熔丝阵列，其中，第一编程栅极和第二编程 栅极在第二方向上由狭缝区相互隔离。
[0120] 技术方案13.根据技术方案9所述的反熔丝阵列，其中，第一编程栅极和第二编程 栅极在第二方向上以交替的方式连续地安置。
[0121] 技术方案14.根据技术方案9所述的反熔丝阵列，其中，第一编程栅极和第二编程 栅极中的每个安置为与在第二方向上安置的相邻的有源区重叠。
[0122] 技术方案15.根据技术方案9所述的反熔丝阵列，还包括：
[0123] 第一接触和第二接触，分别耦接到第一编程栅极和第二编程栅极。
[0124] 技术方案16.根据技术方案15所述的反熔丝阵列，其中：
[0125] 第一编程栅极通过与第一接触耦接的延伸部分耦接到第一编程字线；以及
[0126] 第二编程栅极通过与第二接触耦接的延伸部分耦接到第二编程字线。
[0127] 技术方案17.根据技术方案16所述的反熔丝阵列，其中：
[0128] 第一编程字线和第二编程字线安置在第一编程栅极和第二编程栅极的两侧；以及
[0129] 第一编程字线的延伸部分和第二编程字线的延伸部分分别安置在第一编程栅极 和第二编程栅极之上。
[0130] 技术方案18.根据技术方案9所述的反熔丝阵列，还包括：
[0131] 位线接触，形成在有源区的中心部分。
[0132] 技术方案19.根据技术方案18所述的反熔丝阵列，其中，位线耦接到位线接触，并 安置为经过第一编程栅极与第二编程栅极之间。
[0133] 技术方案20. -种操作反熔丝阵列的方法，反熔丝阵列包括：有源区，形成在衬底 中；狭缝区，形成在有源区的在第一方向上的两个边缘部分；多个选择栅极，在与第一方向 垂直的第二方向上延伸，并耦接到选择字线；多个第一编程栅极，与选择栅极间隔开，安置 在由狭缝区隔离的有源区之上，并耦接到第一编程字线；多个第二编程栅极，与选择栅极间 隔开，安置在由狭缝区隔离的有源区之上，并耦接到第二编程字线；以及位线，垂直于选择 字线，所述方法包括：
[0134] 当第一编程栅极和第二编程栅极中的至少一个的栅极绝缘膜被破坏时，确定对应 的编程栅极的编程状态。
[0135] 技术方案21.根据技术方案20所述的方法，还包括：
[0136] 通过对被选择单元的第一编程栅极和第二编程栅极中的至少一个施加高电压来 对第一编程栅极和第二编程栅极中的至少一个编程，并响应于所述高电压与施加到位线的 电压之间的电压差来破坏第一编程栅极和第二编程栅极中的至少一个的栅极绝缘膜。
[0137] 技术方案22.根据技术方案20所述的方法，还包括：
[0138] 对第一编程栅极和第二编程栅极施加相等的电压，并基于位线来确定对应的编程 栅极是否被编程。
[0139] 技术方案23.根据技术方案20所述的方法，还包括：
[0140] 响应于施加到选择栅极的电压，通过在选择栅极之下形成的沟道区来在位线与第 一编程栅极和第二编程栅极中的至少一个之间形成电流路径。
[0141] 技术方案24.根据技术方案23所述的方法，还包括：
[0142] 按照在未被选择单元的选择栅极中不形成沟道区，并且未通过未被选择单元的选 择栅极形成电流路径的方式，将比施加到被选择单元的选择栅极的电压低的电压施加到未 被选择单元的选择栅极。
[0143] 附图中每个元件的符号
[0144] 100 :有源区
[0145] 103:器件隔离膜
[0146] 104、114 :栅极绝缘膜
[0147] 105、115:导电膜
[0148] 106、116:阻挡膜
[0149] 107、117:硅化钨膜
[0150] 108、118:硬掩膜氮化物膜
[0151] 110:选择栅极
[0152] 120 :编程栅极
[0153] 120a:第一编程栅极
[0154] 120b :第二编程概极
[0155] 123 :狭缝区
[0156] 145a :第一接触
[0157] 145b:第二接触
[0158] 150a :第一金属线
[0159] 150b :第二金属线155 :位线接触160 :位线
【主权项】
1. 一种反恪丝，包括： 有源区，形成在半导体衬底中； 狭缝区，形成在有源区的在第一方向上的两个边缘部分处； 选择栅极，在与有源区的第一方向垂直的第二方向上延伸；以及 第一编程栅极和第二编程栅极，与选择栅极间隔开并安置在由狭缝区隔离的有源区之 上。2. 根据权利要求1所述的反熔丝，其中，狭缝区形成在基于有源区的中心部分的一侧 和另一侧，并在有源区的第一方向上延伸。3. 根据权利要求1所述的反熔丝，其中，选择栅极安置在由狭缝区隔离的有源区之上， 并呈在第二方向上延伸的直线而形成。4. 根据权利要求1所述的反熔丝，其中，第一编程栅极和第二编程栅极在第一方向上 以预定间距与有源区的中心部分间隔开，并在第二方向上交替地安置。5. 根据权利要求1所述的反熔丝，其中，第一编程栅极和第二编程栅极在第二方向上 以狭缝区的临界尺寸相互间隔开。6. 根据权利要求1所述的反熔丝，其中，第一编程栅极和第二编程栅极中的每个安置 为与在第二方向上安置的相邻的有源区重叠。7. 根据权利要求1所述的反熔丝，其中，选择栅极、第一编程栅极和第二编程栅极基于 有源区的中心部分对称。8. 根据权利要求1所述的反熔丝，其中，选择栅极、第一编程栅极和第二编程栅极中的 每个包括： 栅极绝缘膜，形成在半导体衬底之上； 导电膜，形成在栅极绝缘膜之上；以及 硬掩膜，形成在导电膜之上。9. 一种反熔丝阵列，包括： 有源区，形成在半导体衬底中； 狭缝区，形成在有源区的在第一方向上的两个边缘部分； 多个选择栅极，在与有源区的第一方向垂直的第二方向上延伸，并耦接到选择字线； 多个第一编程栅极，与选择栅极间隔开，形成在由狭缝区隔离的有源区之上，并耦接到 第一编程字线； 多个第二编程栅极，与选择栅极间隔开，形成在由狭缝区隔离的有源区之上，并耦接到 第二编程字线；以及 位线，垂直于选择字线。10. -种操作反熔丝阵列的方法，反熔丝阵列包括：有源区，形成在衬底中；狭缝区，形 成在有源区的在第一方向上的两个边缘部分；多个选择栅极，在与第一方向垂直的第二方 向上延伸，并耦接到选择字线；多个第一编程栅极，与选择栅极间隔开，安置在由狭缝区隔 离的有源区之上，并耦接到第一编程字线；多个第二编程栅极，与选择栅极间隔开，安置在 由狭缝区隔离的有源区之上，并耦接到第二编程字线；以及位线，垂直于选择字线，所述方 法包括： 当第一编程栅极和第二编程栅极中的至少一个的栅极绝缘膜被破坏时，确定对应的编 程栅极的编程状态D
【文档编号】H01L23/58GK106057780SQ201510472425
【公开日】2016年10月26日
【申请日】2015年8月4日
【发明人】郑龙善
【申请人】爱思开海力士有限公司