阵列基板及其制作方法、显示装置的制造方法

文档序号:10689070阅读:388来源:国知局
阵列基板及其制作方法、显示装置的制造方法
【专利摘要】本发明公开了一种阵列基板及其制作方法、显示装置,属于显示器领域。所述阵列基板包括沿同一方向并排且同层设置的第一信号线和第二信号线,所述第一信号线连接一第一引线,所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接,且断开的第二信号线通过与所述第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。
【专利说明】
阵列基板及其制作方法、显示装置
技术领域
[0001]本发明涉及显示器领域,特别涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]阵列基板通常包括像素显示区和像素显示区以外的外围引线区。外围引线区用于设置信号线,一种信号线通常有多根,多根信号线通常沿同一方向并排且同层设置,且通过引线连接到像素显示区。引线在连接一根信号线时,经常会与其他信号线发生交叉。
[0003]在阵列基板封装时,密封胶可能会覆盖到引线与信号线交叉的区域,密封胶中的硅球可能会对引线与信号线交叉处产生挤压,压破引线与信号线之间的膜层,造成短路问题。

【发明内容】

[0004]为了解决密封胶中的硅球对引线与信号线交叉处产生挤压,造成短路的问题,本发明实施例提供了一种阵列基板及其制作方法、显示装置。所述技术方案如下:
[0005]第一方面,本发明实施例提供了一种阵列基板,所述阵列基板包括沿同一方向并排且同层设置的第一信号线和第二信号线,所述第一信号线连接一第一引线,所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接,且断开的第二信号线通过与所述第二信号线位于不同层的第二引线连接。
[0006]在本发明实施例的一种实现方式中,所述第一信号线上设有镂空结构。
[0007]在本发明实施例的另一种实现方式中,所述镂空结构的面积与所述第二信号线断开处的面积的差值小于设定值。
[0008]在本发明实施例的另一种实现方式中,所述第一信号线上设有多个镂空结构,所述多个镂空结构按照所述第一信号线的长度方向排列。
[0009]在本发明实施例的另一种实现方式中,所述第二信号线的断开处在沿所述第二信号线的长度方向上的宽度为5-10微米。
[0010]在本发明实施例的另一种实现方式中,所述阵列基板包括多个阵列基板行驱动GOA单元,所述第一信号线和第二信号线为时钟信号线,所述时钟信号线连接到所述GOA单
J L ο
[0011]在本发明实施例的另一种实现方式中,所述阵列基板包括像素显示区和所述像素显示区以外的外围引线区,所述第一信号线、所述第二信号线、所述第一引线和所述第二引线位于所述外围引线区,所述像素显示区包括栅极层、设置在所述栅极层上的栅极绝缘层、设置在所述栅极绝缘层上的有源层、设置在所述有源层上的源漏极层、以及设置在所述源漏极层上的钝化层和透明电极层。
[0012]在本发明实施例的另一种实现方式中,所述第一信号线和所述第二信号线与所述栅极层同层设置,所述第一引线与所述源漏极层同层设置,所述第二引线与所述透明电极层同层设置。
[0013]在本发明实施例的另一种实现方式中,所述第一信号线、所述第二信号线、所述第一引线与所述源漏极层或所述栅极层同层设置,所述第二引线与所述透明电极层同层设置。
[0014]在本发明实施例的另一种实现方式中,所述第一引线与栅极层同层设置,所述第一信号线和所述第二信号线与所述源漏极层同层设置,所述第二引线与透明电极层同层设置。
[0015]在本发明实施例的另一种实现方式中,所述阵列基板还包括与所述第一信号线沿同一方向并排且同层设置的第三信号线和与所述第二信号线连接的第三引线,所述第三信号线分别与所述第一引线和所述第三引线交叉设置,所述第三信号线在与所述第三引线交叉位置处断开,所述第三信号线在与所述第一引线交叉位置处断开,断开的所述第三信号线通过与所述第三信号线位于不同层的第四引线连接。
[0016]在本发明实施例的另一种实现方式中,所述第一信号线和所述第二信号线上设有镂空结构。
[0017]在本发明实施例的另一种实现方式中,每个所述镂空结构的面积与断开处的面积差值小于设定值,所述第二信号线上的镂空结构的数量和所述第二信号线上的断开处的数量之和、所述第一信号线上的镂空结构的数量、以及所述第三信号线上的断开处的数量相等。
[0018]第二方面,本发明实施例提供了一种显示装置,所述显示装置包括第一方面任一项所述的阵列基板。
[0019]第三方面,本发明实施例提供了一种阵列基板制作方法,所述方法包括:
[0020]在基板上形成栅极层、第一信号线和第二信号线,所述第一信号线和所述第二信号线形成于阵列基板的外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置;
[0021 ]在所述栅极层上形成栅极绝缘层;
[0022]在所述栅极绝缘层上形成有源层;
[0023]在所述有源层上形成源漏极层和第一引线,所述第一引线形成于所述外围引线区,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接;
[0024]在所述源漏极层上形成钝化层;
[0025]在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。
[0026]第四方面,本发明实施例提供了一种阵列基板制作方法,所述方法包括:
[0027]在基板上形成栅极层、第一信号线、第二信号线和第一引线,所述第一信号线、所述第二信号线和所述第一引线形成于阵列基板的外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接;
[0028]在所述栅极层上形成栅极绝缘层;
[0029]在所述栅极绝缘层上形成有源层;
[0030]在所述有源层上形成源漏极层;[0031 ]在所述源漏极层上形成钝化层;
[0032]在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。
[0033]第五方面,本发明实施例提供了一种阵列基板制作方法,所述方法包括:
[0034]在基板上形成栅极层;
[0035]在所述栅极层上形成栅极绝缘层;
[0036]在所述栅极绝缘层上形成有源层;
[0037]在所述有源层上形成源漏极层、第一信号线、第二信号线和第一引线,所述第一信号线、所述第二信号线和所述第一引线形成于阵列基板的外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接;
[0038]在所述源漏极层上形成钝化层;
[0039]在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。
[0040]第六方面,本发明实施例提供了一种阵列基板制作方法,所述方法包括:
[0041]在基板上形成栅极层和第一引线,所述第一引线形成于阵列基板的外围引线区;
[0042]在所述栅极层上形成栅极绝缘层;
[0043]在所述栅极绝缘层上形成有源层;
[0044]在所述有源层上形成源漏极层、第一信号线和第二信号线,所述第一信号线和所述第二信号线形成于所述外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接;
[0045]在所述源漏极层上形成钝化层;
[0046]在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。
[0047]本发明实施例提供的技术方案带来的有益效果是:
[0048]在本发明实施例中,第一信号线和第二信号线沿同一方向并排且同层设置,连接第一信号线的第一引线与第二信号线发生交叉,第二信号线在与第一引线交叉位置处断开连接,且断开的第二信号线通过与第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。
【附图说明】
[0049]为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0050]图1是本发明实施例提供的一种阵列基板的结构示意图;
[0051]图2是本发明实施例提供的另一种阵列基板的结构示意图;
[0052]图3是本发明实施例提供的另一种阵列基板的结构示意图;
[0053]图4是本发明实施例提供的另一种阵列基板的结构示意图;
[0054]图5是本发明实施例提供的另一种阵列基板的局部放大结构示意图;
[0055]图6是本发明实施例提供的另一种阵列基板的局部放大结构示意图;
[0056]图7是本发明实施例提供的一种阵列基板制作方法的流程图;
[0057]图8是本发明实施例提供的另一种阵列基板制作方法的流程图;
[0058]图9是本发明实施例提供的另一种阵列基板制作方法的流程图;
[0059]图10是本发明实施例提供的另一种阵列基板制作方法的流程图。
【具体实施方式】
[0060]为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
[0061]图1是本发明实施例提供的一种阵列基板的结构示意图,参见图1,阵列基板包括沿同一方向并排且同层设置的第一信号线11和第二信号线12,第一信号线11连接一第一引线13,第一引线13与第二信号线12交叉设置,第二信号线12在与第一引线13交叉位置处断开连接,且断开的第二信号线12通过与第二信号线12位于不同层的第二引线14连接。
[0062]在本发明实施例中,第一信号线和第二信号线沿同一方向并排且同层设置,连接第一信号线的第一引线与第二信号线发生交叉,第二信号线在与第一引线交叉位置处断开连接,且断开的第二信号线通过与第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。
[0063]在本发明实施例中,断开的第二信号线12在断开处两侧的第二信号线12上分别设置有过孔,第二引线14通过过孔连接断开的第二信号线12。
[0064]如图1所示,第二信号线12在断开处可以通过三条第二引线14连接。在其他实施例中,第二引线14的数量还可以设置成更多或更少(如I条或4条)。在本发明实施例中,三条第二引线14可以分别通过三对过孔连接。在其他实施例中,每条第二引线也可以通过多对过孔连接,如3对。
[0065]在本发明的一种实现方式中,如图1所示,第一信号线11上设有镂空结构15。
[0066]其中,镂空结构15的面积与第二信号线12断开处的面积的差值小于设定值,保证第一信号线11和第二信号线12的电阻平衡,保持第一信号线11和第二信号线12传递信号的一致性。
[0067]在本发明的另一种实现方式中,第一信号线11上设有多个镂空结构,多个镂空结构按照第一信号线的长度方向排列,保证在第一信号线11上各个位置间电阻平衡设计。
[0068]在本发明实施例中,第二信号线12断开处在沿第二信号线12的长度方向上的宽度为5-10微米,避免第二信号线12与第一引线13交叉,保证第一引线13的顺利经过,同时避免断开太宽影响第二信号线12性能。
[0069]图2是本发明实施例提供的一种阵列基板的结构示意图,参见图2,该阵列基板与图1提供的阵列基板的区别在于,该阵列基板还包括多个GOA单元101,第一信号线11和第二信号线12为时钟CLK信号线,时钟信号线通过引线连接到GOA单元101,如第一信号线11通过第一引线13连接到GOA单元1I。
[0070]在其他实施例中,第一信号线11和第二信号线12还可以是其他信号线,如栅极低电平驱动线VGL(VGate Low)和栅极高电平驱动线VGH(VGate High)。
[0071]在本发明实施例中,阵列基板包括像素显示区和像素显示区以外的外围引线区,第一信号线11、第二信号线12、第一引线13和第二引线14位于外围引线区,像素显示区包括多个像素单元,每行像素单元与一根栅线相连。每个像素单元包括设置栅极层、设置在栅极层上的栅极绝缘层、设置在栅极绝缘层上的有源层、设置在有源层上的源漏极(SourceDrain,简称SD)层、以及设置在SD层上的钝化层和透明电极层。
[0072]在本发明实施例的一种实现方式中,第一信号线11和第二信号线12与栅极层同层设置,第一引线13与SD层同层设置,第二引线14与透明电极层同层设置。
[0073]在本发明实施例的另一种实现方式中,第一信号线11、第二信号线12、第一引线13与SD层或栅极层同层设置,第二引线14与透明电极层同层设置。
[0074]在本发明实施例的另一种实现方式中,第一引线13与栅极层同层设置,第一信号线11和第二信号线12与SD层同层设置,第二引线14与透明电极层同层设置。
[0075]其中,透明电极层包括但不限于公共电极层。
[0076]图3是本发明实施例提供的另一种阵列基板的结构示意图,参见图3,该阵列基板与图1提供的阵列基板的区别在于,该阵列基板还包括与第一信号线11沿同一方向并排且同层设置的第三信号线16和与第二信号线12连接的第三引线17,第三信号线16分别与第一引线13和第三引线17交叉设置,第三信号线16在与第三引线17交叉位置处断开,第三信号线16在与第一引线13交叉位置处断开,断开的第三信号线16通过与第三信号线16位于不同层的第四引线18连接。
[0077]可选地,第二信号线12上设有镂空结构15。
[0078]可选地,每个镂空结构的面积与断开处的面积差值小于设定值,第二信号线12上的镂空结构15的面积和第二信号线12上的断开处的面积之和、第一信号线11上的镂空结构15的面积、以及第三信号线16上的断开处的面积相等。这种设置保证了第一信号线11、第二信号线12和第三信号线13的电阻平衡,保持第一信号线11、第二信号线12和第三信号线13传递信号的一致性。
[0079]在图3所示的阵列基板中,第一引线13和第三引线17为同类型的引线,作用是将第一信号线11连接到驱动单元,例如阵列基板行驱动(Gate Drive on Array,简称GOA)单元,在后文图4?图6中将这类引线称为中间引线。第二引线14、第四引线18为同类型的引线,作用分别是连接断开的第二信号线12和第三信号线16,在后文图4?图6中将这类引线称为连接引线。
[0080]图4是本发明实施例提供的一种阵列基板的结构示意图,以对具有多根CLK信号线和多个GOA单元的阵列基板进行说明,参见图4,阵列基板包括像素显示区100和位于像素显示区100外围的外围引线区200,外围引线区200设有GOA单元101和CLK信号线102。
[0081]需要说明的是,如图4所示,GOA单元101和CLK信号线102可以设置在阵列基板的像素显示区100两侧。这种设置方式仅为举例,GOA单元101和CLK信号线102也可以只设置在像素显示区100的一侧。此外,图4中的CLK信号线102和GOA单元101仅用于表示其相对于像素显示区的位置,并不对其数量进行限制。
[0082]图5和图6进一步显示了图4中CLK信号线102和GOA单元101的关系,图5和图6所示阵列基板的区别在于CLK信号线和中间引线是否同层设置,其中图4和图5示出的CLK信号线中任意两根均可以作为前述第一信号线和第二信号线,且距离GOA单元101较远的CLK信号线102为第一信号线,距离GOA单元101较近的CLK信号线102为第二信号线。如图4或图5所示,阵列基板包括多个GOA单元101、多根CLK信号线102以及多根中间引线103,多个GOA单元101中的每个GOA单元101通过多根中间引线103中的K根中间引线103与多根CLK信号线102中的K根CLK信号线102连接,且每根中间引线103只连接一个GOA单元101和一根CLK信号线102,K大于O且K为偶数。
[0083]GOA单元101与离GOA单元101最远的CLK信号线102之间的CLK信号线102上设有若干断口 102Α(也即前述第一信号线或第二信号线的断开处),CLK信号线102在断口 102Α的位置断开连接,每根中间引线103在基板上的垂直投影经过中间CLK信号线102的断口 102A在基板上的垂直投影,中间CLK信号线102是中间引线103连接的CLK信号线102和GOA单元101之间的CLK信号线1 2,每根CLK信号线1 2的断口 1 2A两侧的CLK信号线1 2通过过孔连接。
[0084]在本发明实施例中,GOA单元与离GOA单元最远的CLK信号线之间的CLK信号线上设有若干断口,每根中间引线在基板上的垂直投影经过中间CLK信号线的断口在基板上的垂直投影,中间CLK信号线是中间引线连接的CLK信号线和GOA单元之间的CLK信号线,即每根中间引线经过与之连接的CLK信号线和GOA单元之间的CLK信号线的断口,或者经过与之连接的CLK信号线和GOA单元之间的CLK信号线的断口的正上方或正下方,使得中间引线不与CLK信号线发生交叉,从而避免了CLK信号线和中间引线交叉时,容易造成中间层破损的问题。
[0085]图5或图6所示的阵列基板,以每个GOA单元连接两根CLK信号线102为例进行说明,两根CLK信号线102分别为一个GOA单元101提供一个正相CLK信号和一个反相CLK信号。当然,GOA单元101也可以连接4、6、8甚至更多的CLK信号线102,连接的CLK信号线102两根一组,一组CLK信号线102用来提供一个正相CLK信号和一个反相CLK信号。
[0086]需要说明的是,图5或图6中的GOA单元101的数量仅为举例,本发明实施例对此不做限制。
[0087]如图4所示,CLK信号线102通过连线与LCD的印制电路板(Printed CircuitBoard,简称PCB) 300连接,用来接收CLK信号输入。
[0088]如图5或6所示,阵列基板上的多根CLK信号线102平行设置。
[0089]进一步地,每个GOA单元101与像素显示区100的一根栅线连接,像素显示区100同一侧的多个GOA单元101垂直于栅线的方向排列,上述CLK信号线102延伸方向与多个GOA单元101排列方向相同。
[0090]其中,断口102A两侧的CLK信号线102上分别设置有过孔102B,阵列基板还包括连接引线(图未示出),连接引线通过两个过孔102B连接断口 102A两侧的CLK信号线102。连接引线的厚度小于CLK信号线102的厚度。通过连接引线连接断口两侧的CLK信号线,由于连接引线的厚度小于CLK信号线的厚度,所以连接引线加中间引线的厚度小于CLK信号线加中间引线的厚度,因此使得中间引线与CLK信号线交叉处厚度降低,降低了中间引线被密封胶(如图5或6中阴影部分10所示)中的硅球挤压与其他层发生短路的可能。
[0091 ]参见图5或图6,每个断口 102A可以通过多根连接弓I线连接,例如图4示出的3个,但采用三根连接引线连接断口 102A两侧的CLK信号线102仅为举例,本发明对此不做限制。
[0092]在本发明实施例中,CLK信号线102所在层为阵列基板的栅极层或SD层,连接引线位于公共电极层。在阵列基板中,通常包括三个导电层,栅极层、SD层和公共电极层,其中CLK信号线可以设置在栅极层或SD层,其厚度大于公共电极层的厚度,所以设置在公共电极层的连接引线加中间引线的厚度小于CLK信号线加中间引线的厚度。并且,与现有膜层同步制作,制作方法简单。
[0093]其中,CLK信号线102的厚度为4000埃,连接引线的厚度为400埃。由于在CLK信号线断口处,中间引线会与CLK信号线交叉,这种厚度差可以充分保证连接引线设计能够充分降低交叠处的厚度。
[0094]其中,连接引线可以为氧化铟锡(Indium Tin Oxide,简称ITO)引线。这样可以直接在现有膜层上直接实现连接引线设计,方便加工,节省成本。
[0095]在上述实现中,CLK信号线102可以为栅极金属线或源漏极金属线。
[0096]在一种可能的实现方式中,如图5所示,CLK信号线102和中间引线103处于同一层,中间引线103穿过中间CLK信号线102的断口 102A。一方面既能避免中间引线与CLK信号线交叉,避免中间引线被密封胶中的硅球挤压与其他层发生短路的情况;另一方面,避免通过过孔连接CLK信号线和GOA单元,减小了中间引线长度,减小了 CLK信号线和GOA单元间的电阻。
[0097]例如,CLK信号线102和中间引线103均位于栅极层。
[0098]在另一种可能的实现方式中,如图6所示,CLK信号线102和中间引线103处于不同层,中间引线103在基板上的垂直投影位于中间CLK信号线102的断口 102A在基板上的垂直投影内。这种实现方式既能避免中间引线与CLK信号线交叉,又可以避免中间引线被密封胶中的硅球挤压与其他层发生短路的情况。
[0099]优选地,CLK信号线102位于SD层,中间引线103位于栅极层,CLK信号线102和中间引线103通过SD层与栅极层间的过孔103A连接。中间引线设置在最下面的栅极层,由于栅极层上设置有栅极绝缘层、钝化层等,可以对中间引线起到保护作用,因此使得中间引线更不易被挤压发生短路。
[0100]当然,也可以是CLK信号线102位于栅极层,中间引线103位于SD层。
[0101]其中,CLK信号线102的断口102A的宽度可以为5-10微米,保证中间引线的顺利经过,同时避免断口太宽影响CLK信号线性能。
[0102]优选地,断口 102A宽度为8微米。
[0103]可选地,如图5或图6所示,CLK信号线102上设有镂空结构15,通过设计镂空结构,平衡各根CLK信号线间电阻。
[0104]具体地,每个镂空结构的面积与断口102A之间的面积差小于设定值,任意一根CLK信号线102上的镂空结构15的数量和断口 102A的数量之和,与任意另外一根CLK信号线102上的镂空结构15的数量和断口 102A的数量之和相等,从而进一步保证多根CLK信号线间电阻平衡设计。以图5所示的阵列基板为例,每根CLK信号线102上的镂空结构15的数量与断口102A的数量之和均为4,即任意两根CLK信号线102上的镂空结构15的数量与断口 102A的数量之和均相等。
[0105]具体地,镂空结构15的面积与断口102A的面积的差值小于设定值,从而进一步保证多根CLK信号线间电阻平衡设计。其中,设定值可以根据需要设置,例如设定值可以是断口 102A的面积的I % -1 O %。
[0106]当CLK信号线102上设有多个镂空结构15时,多个镂空结构15按照CLK信号线102的长度方向排列(如图5或6中箭头所示方向),保证同一根CLK信号线间电阻平衡设计。
[0107]本发明实施例还提供了一种显示装置,该显示装置包括图1-图6任一幅所示出的阵列基板。
[0108]在具体实施时,本发明实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0109]在本发明实施例中,第一信号线和第二信号线沿同一方向并排且同层设置,连接第一信号线的第一引线与第二信号线发生交叉,第二信号线在与第一引线交叉位置处断开连接,且断开的第二信号线通过与第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。
[0110]图7是本发明实施例提供的一种阵列基板制作方法的流程图,适用于前述图1?图6提供的阵列基板中具有如下特征的阵列基板:第一信号线和第二信号线与栅极层同层设置,第一引线与SD层同层设置,第二引线与透明电极层同层设置,参见图7,该方法包括:
[0111]步骤701:在基板上形成栅极层、第一信号线和第二信号线,第一信号线和第二信号线形成于阵列基板的外围引线区,第一信号线和第二信号线沿同一方向并排且同层设置。
[0112]步骤702:在栅极层上形成栅极绝缘层。
[0113]步骤703:在栅极绝缘层上形成有源层。
[0114]步骤704:在有源层上形成SD层和第一引线,第一引线形成于外围引线区,第一引线连接第一信号线,且第一引线与第二信号线交叉设置,第二信号线在与第一引线交叉位置处断开连接。
[0115]其中,第一引线与第一信号线设置在不同层,因此,第一引线需要通过栅极层和SD层之间的过孔连接第一信号线。
[0116]其中,第二信号线断开处在沿第二信号线的长度方向上的宽度为5-10微米,避免第二信号线与第一引线交叉,保证第一引线的顺利经过,同时避免断开太宽影响第二信号线性能。
[0117]进一步地,在本发明的一种实现方式中,第一信号线上设有镂空结构。
[0118]其中,镂空结构的面积与第二信号线断开处的面积的差值小于设定值,保证第一信号线和第二信号线的电阻平衡,保持第一信号线和第二信号线传递信号的一致性。
[0119]在本发明的另一种实现方式中,第一信号线上设有多个镂空结构,多个镂空结构按照第一信号线的长度方向排列,保证在第一信号线上各个位置间电阻平衡设计。
[0120]步骤705:在SD层上形成钝化层。
[0121]步骤706:在钝化层上形成透明电极层和第二引线,第二引线形成于外围引线区,第二引线连接断开的第二信号线。
[0122]其中,第二引线与第二信号线设置在不同层,因此,第二引线需要通过透明电极层和SD层之间的过孔连接断开的第二信号线。
[0123]其中,上述步骤中形成的栅极层、栅极绝缘层、有源层、SD层、钝化层和透明电极层同时设置在阵列基板的像素显示区和外围引线区,像素显示区的上述膜层用于形成像素单元,外围引线区的上述膜层用于形成GOA单元。
[0124]在本发明实施例中,第一信号线和第二信号线沿同一方向并排且同层设置,连接第一信号线的第一引线与第二信号线发生交叉,第二信号线在与第一引线交叉位置处断开连接,且断开的第二信号线通过与第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。
[0125]图8是本发明实施例提供的另一种阵列基板制作方法的流程图,适用于前述图1?图6提供的阵列基板中具有如下特征的阵列基板:第一信号线、第二信号线、第一引线与栅极层同层设置,第二引线与透明电极层同层设置,参见图8,方法包括:
[0126]步骤801:在基板上形成栅极层、第一信号线、第二信号线和第一引线,第一信号线、第二信号线和第一引线形成于阵列基板的外围引线区,第一信号线和第二信号线沿同一方向并排且同层设置,第一引线连接第一信号线,且第一引线与第二信号线交叉设置,第二信号线在与第一引线交叉位置处断开连接。
[0127]其中,第一引线与第一信号线设置在同一层,因此,第一引线可以直接与第一信号线连接。
[0128]其中,第二信号线断开处在沿第二信号线的长度方向上的宽度为5-10微米,避免第二信号线与第一引线交叉,保证第一引线的顺利经过,同时避免断开太宽影响第二信号线性能。
[0129]进一步地,在本发明的一种实现方式中,第一信号线上设有镂空结构。
[0130]其中,镂空结构的面积与第二信号线断开处的面积的差值小于设定值,保证第一信号线和第二信号线的电阻平衡,保持第一信号线和第二信号线传递信号的一致性。
[0131]在本发明的另一种实现方式中,第一信号线上设有多个镂空结构,多个镂空结构按照第一信号线的长度方向排列,保证在第一信号线上各个位置间电阻平衡设计。
[0132]步骤802:在栅极层上形成栅极绝缘层。
[0133]步骤803:在栅极绝缘层上形成有源层。
[0134]步骤804:在有源层上形成SD层。
[0135]步骤805:在SD层上形成钝化层。
[0136]步骤806:在钝化层上形成透明电极层和第二引线,第二引线形成于外围引线区,第二引线连接断开的第二信号线。
[0137]其中,第二引线与第二信号线设置在不同层,因此,第二引线需要通过透明电极层和栅极层之间的过孔连接断开的第二信号线。
[0138]其中,上述步骤中形成的栅极层、栅极绝缘层、有源层、SD层、钝化层和透明电极层同时设置在阵列基板的像素显示区和外围引线区,像素显示区的上述膜层用于形成像素单元,外围引线区的上述膜层用于形成GOA单元。
[0139]在本发明实施例中,第一信号线和第二信号线沿同一方向并排且同层设置,连接第一信号线的第一引线与第二信号线发生交叉,第二信号线在与第一引线交叉位置处断开连接,且断开的第二信号线通过与第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。第一引线和第一信号线设置在同一层,第一引线与第一信号线连接时,无需使用过孔连接,节省了制作步骤,同时减小了第一引线长度,减小了第一引线的电阻。
[0140]图9是本发明实施例提供的另一种阵列基板制作方法的流程图,适用于前述图1?图6提供的阵列基板中具有如下特征的阵列基板:第一信号线、第二信号线、第一引线与SD层同层设置,第二引线与透明电极层同层设置,参见图9,方法包括:
[0141]步骤901:在基板上形成栅极层。
[0142]步骤902:在栅极层上形成栅极绝缘层。
[0143]步骤903:在栅极绝缘层上形成有源层。
[0144]步骤904:在有源层上形成SD层、第一信号线、第二信号线和第一引线,第一信号线、第二信号线和第一引线形成于阵列基板的外围引线区,第一信号线和第二信号线沿同一方向并排且同层设置,第一引线连接第一信号线,且第一引线与第二信号线交叉设置,第二信号线在与第一引线交叉位置处断开连接。
[0145]其中,第一引线与第一信号线设置在同一层,因此,第一引线可以直接与第一信号线连接。
[0146]其中,第二信号线断开处在沿第二信号线的长度方向上的宽度为5-10微米,避免第二信号线与第一引线交叉,保证第一引线的顺利经过,同时避免断开太宽影响第二信号线性能。
[0147]进一步地,在本发明的一种实现方式中,第一信号线上设有镂空结构。
[0148]其中,镂空结构的面积与第二信号线断开处的面积的差值小于设定值,保证第一信号线和第二信号线的电阻平衡,保持第一信号线和第二信号线传递信号的一致性。
[0149]在本发明的另一种实现方式中,第一信号线上设有多个镂空结构,多个镂空结构按照第一信号线的长度方向排列,保证在第一信号线上各个位置间电阻平衡设计。
[0150]步骤905:在SD层上形成钝化层。
[0151]步骤906:在钝化层上形成透明电极层和第二引线,第二引线形成于外围引线区,第二引线连接断开的第二信号线。
[0152]其中,第二引线与第二信号线设置在不同层,因此,第二引线需要通过透明电极层和SD层之间的过孔连接断开的第二信号线。
[0153]其中,上述步骤中形成的栅极层、栅极绝缘层、有源层、SD层、钝化层和透明电极层同时设置在阵列基板的像素显示区和外围引线区,像素显示区的上述膜层用于形成像素单元,外围引线区的上述膜层用于形成GOA单元。
[0154]在本发明实施例中,第一信号线和第二信号线沿同一方向并排且同层设置,连接第一信号线的第一引线与第二信号线发生交叉,第二信号线在与第一引线交叉位置处断开连接,且断开的第二信号线通过与第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。第一引线和第一信号线设置在同一层,第一引线与第一信号线连接时,无需使用过孔连接,节省了制作步骤,同时减小了第一引线长度,减小了第一引线的电阻。
[0155]图10是本发明实施例提供的另一种阵列基板制作方法的流程图,适用于前述图1?图6提供的阵列基板中具有如下特征的阵列基板:第一引线与栅极层同层设置,第一信号线和第二信号线与SD层同层设置,第二引线与透明电极层同层设置,参见图10,方法包括:
[0156]步骤1001:在基板上形成栅极层和第一引线,第一引线形成于阵列基板的外围引线区。
[0157]步骤1002:在栅极层上形成栅极绝缘层。
[0158]步骤1003:在栅极绝缘层上形成有源层。
[0159]步骤1004:在有源层上形成SD层、第一信号线和第二信号线,第一信号线和第二信号线形成于外围引线区,第一信号线和第二信号线沿同一方向并排且同层设置,第一引线连接第一信号线,且第一引线与第二信号线交叉设置,第二信号线在与第一引线交叉位置处断开连接。
[0160]其中,第一引线与第一信号线设置在不同层,因此,第一引线需要通过栅极层和SD层之间的过孔连接第一信号线。
[0161]其中,第二信号线断开处在沿第二信号线的长度方向上的宽度为5-10微米,避免第二信号线与第一引线交叉,保证第一引线的顺利经过,同时避免断开太宽影响第二信号线性能。
[0162]进一步地,在本发明的一种实现方式中,第一信号线上设有镂空结构。
[0163]其中,镂空结构的面积与第二信号线断开处的面积的差值小于设定值,保证第一信号线和第二信号线的电阻平衡,保持第一信号线和第二信号线传递信号的一致性。
[0164]步骤1005:在SD层上形成钝化层。
[0165]步骤1006:在钝化层上形成透明电极层和第二引线,第二引线形成于外围引线区,第二引线连接断开的第二信号线。
[0166]其中,第二引线与第二信号线设置在不同层,因此,第二引线需要通过透明电极层和SD层之间的过孔连接断开的第二信号线。
[0167]其中,上述步骤中形成的栅极层、栅极绝缘层、有源层、SD层、钝化层和透明电极层同时设置在阵列基板的像素显示区和外围引线区,像素显示区的上述膜层用于形成像素单元,外围引线区的上述膜层用于形成GOA单元。
[0168]在本发明实施例中,第一信号线和第二信号线沿同一方向并排且同层设置,连接第一信号线的第一引线与第二信号线发生交叉,第二信号线在与第一引线交叉位置处断开连接,且断开的第二信号线通过与第二信号线位于不同层的第二引线连接,使得引线不与信号线发生交叉,从而避免了引线与信号线交叉时,容易造成中间层破损的问题。第一引线设置在最下面的栅极层,由于栅极层上设置有栅极绝缘层、钝化层等,可以对第一引线起到保护作用,因此使得第一引线更不易被挤压发生短路。
[0169]以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
【主权项】
1.一种阵列基板,所述阵列基板包括沿同一方向并排且同层设置的第一信号线和第二信号线,所述第一信号线连接一第一引线,所述第一引线与所述第二信号线交叉设置,其特征在于,所述第二信号线在与所述第一引线交叉位置处断开连接,且断开的第二信号线通过与所述第二信号线位于不同层的第二引线连接。2.根据权利要求1所述的阵列基板,其特征在于,所述第一信号线上设有镂空结构。3.根据权利要求2所述的阵列基板,其特征在于,所述镂空结构的面积与所述第二信号线断开处的面积的差值小于设定值。4.根据权利要求1所述的阵列基板,其特征在于,所述第一信号线上设有多个镂空结构,所述多个镂空结构按照所述第一信号线的长度方向排列。5.根据权利要求1所述的阵列基板,其特征在于,所述第二信号线的断开处在沿所述第二信号线的长度方向上的宽度为5-10微米。6.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板包括多个阵列基板行驱动GOA单元,所述第一信号线和第二信号线为时钟信号线,所述时钟信号线连接到所述GOA单元。7.根据权利要求6所述的阵列基板,其特征在于,所述阵列基板包括像素显示区和所述像素显示区以外的外围引线区,所述第一信号线、所述第二信号线、所述第一引线和所述第二引线位于所述外围引线区,所述像素显示区包括栅极层、设置在所述栅极层上的栅极绝缘层、设置在所述栅极绝缘层上的有源层、设置在所述有源层上的源漏极层、以及设置在所述源漏极层上的钝化层和透明电极层。8.根据权利要求7所述的阵列基板,其特征在于,所述第一信号线和所述第二信号线与所述栅极层同层设置,所述第一引线与所述源漏极层同层设置,所述第二引线与所述透明电极层同层设置。9.根据权利要求7所述的阵列基板,其特征在于,所述第一信号线、所述第二信号线、所述第一引线与所述源漏极层或所述栅极层同层设置,所述第二引线与所述透明电极层同层设置。10.根据权利要求7所述的阵列基板,其特征在于,所述第一引线与所述栅极层同层设置,所述第一信号线和所述第二信号线与所述源漏极层同层设置,所述第二引线与所述透明电极层同层设置。11.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括与所述第一信号线沿同一方向并排且同层设置的第三信号线和与所述第二信号线连接的第三引线,所述第三信号线分别与所述第一引线和所述第三引线交叉设置,所述第三信号线在与所述第三引线交叉位置处断开,所述第三信号线在与所述第一引线交叉位置处断开,断开的所述第三信号线通过与所述第三信号线位于不同层的第四引线连接。12.根据权利要求11所述的阵列基板,其特征在于,所述第一信号线和所述第二信号线上设有镂空结构。13.根据权利要求12所述的阵列基板,其特征在于,每个所述镂空结构的面积与断开处的面积差值小于设定值,所述第二信号线上的镂空结构的数量和所述第二信号线上的断开处的数量之和、所述第一信号线上的镂空结构的数量、以及所述第三信号线上的断开处的数量相等。14.一种显示装置,其特征在于,所述显示装置包括权利要求1-13任一项所述的阵列基板。15.一种阵列基板制作方法,其特征在于,所述方法包括: 在基板上形成栅极层、第一信号线和第二信号线,所述第一信号线和所述第二信号线形成于阵列基板的外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置; 在所述栅极层上形成栅极绝缘层; 在所述栅极绝缘层上形成有源层; 在所述有源层上形成源漏极层和第一引线,所述第一引线形成于所述外围引线区,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接; 在所述源漏极层上形成钝化层; 在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。16.一种阵列基板制作方法,其特征在于,所述方法包括: 在基板上形成栅极层、第一信号线、第二信号线和第一引线,所述第一信号线、所述第二信号线和所述第一引线形成于阵列基板的外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接; 在所述栅极层上形成栅极绝缘层; 在所述栅极绝缘层上形成有源层; 在所述有源层上形成源漏极层; 在所述源漏极层上形成钝化层; 在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。17.一种阵列基板制作方法,其特征在于,所述方法包括: 在基板上形成栅极层; 在所述栅极层上形成栅极绝缘层; 在所述栅极绝缘层上形成有源层; 在所述有源层上形成源漏极层、第一信号线、第二信号线和第一引线,所述第一信号线、所述第二信号线和所述第一引线形成于阵列基板的外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接; 在所述源漏极层上形成钝化层; 在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。18.一种阵列基板制作方法,其特征在于,所述方法包括: 在基板上形成栅极层和第一引线,所述第一引线形成于阵列基板的外围引线区; 在所述栅极层上形成栅极绝缘层; 在所述栅极绝缘层上形成有源层; 在所述有源层上形成源漏极层、第一信号线和第二信号线,所述第一信号线和所述第二信号线形成于所述外围引线区,所述第一信号线和所述第二信号线沿同一方向并排且同层设置,所述第一引线连接所述第一信号线,且所述第一引线与所述第二信号线交叉设置,所述第二信号线在与所述第一引线交叉位置处断开连接; 在所述源漏极层上形成钝化层; 在所述钝化层上形成透明电极层和第二引线,所述第二引线形成于所述外围引线区,所述第二引线连接断开的第二信号线。
【文档编号】H01L21/77GK106057818SQ201610363515
【公开日】2016年10月26日
【申请日】2016年5月26日
【发明人】李少茹, 汪锐, 杨妮, 陈帅
【申请人】京东方科技集团股份有限公司, 重庆京东方光电科技有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1