半导体组件的制作方法
【专利摘要】本发明提供一种半导体组件，包含一基板、一初始层及一缓冲堆栈结构。初始层设置于基板之上且包含氮化铝。缓冲堆栈结构设置于初始层之上，缓冲堆栈结构包含多个基层及至少一掺杂层设置于相邻二层基层之间，基层包含氮化铝镓，掺杂层包含氮化铝镓或氮化硼铝镓。在缓冲堆栈结构之中，基层的铝浓度渐减且镓浓度渐增，基层实质上不含碳，掺杂层的掺质为碳或铁。本发明不仅提升半导体组件的崩溃电压，且一并兼顾半导体组件的整体翘曲，避免在完成磊晶制程后的冷却过程，半导体组件因过度翘曲而破裂。
【专利说明】
半导体组件
技术领域
[0001]本发明涉及一种半导体组件;尤其涉及一种具有基层(氮化铝镓)及掺杂层(氮化铝镓或氮化硼铝镓)的缓冲堆栈结构的半导体组件。
【背景技术】
[0002]氮化物半导体的特性在于它们的高饱和电子速度及宽能带间隙，因此氮化物半导体除了应用在发光半导体组件上，已经广泛地应用于高崩溃电压、高功率输出的化合物半导体组件。例如，在氮化镓(GaN)高电子迀移率晶体管(HEMT)中，GaN层及氮化铝镓(AlGaN)层依序嘉晶成长在基板上，其中GaN层作为电子传输层(electron travel layer)，AlGaN层作为一电子供应层(electron supply layer) C3AlGaN与GaN之间的晶格常数不同可以在AlGaN层中会产生应变，因而藉由压电极性而产生高浓度的二维电子气体(2DEG)。如此，GaN高电子迀移率晶体管适合应用于高输出功率装置。
[0003]现有技术在AlGaN构成的整个缓冲层中连续地掺杂掺质；然而，在整个AlGaN层中连续地掺杂掺质导致结晶度及粗糙度变差，并增加半导体组件的整体翘曲。
【发明内容】
[0004]本发明一实施的半导体组件包含一基板、一初始层及一缓冲堆栈结构。该初始层设置于该基板之上且包含氮化铝(A1N)。该缓冲堆栈结构设置于该初始层之上，该缓冲堆栈结构包含多个基层及至少一掺杂层，该至少一掺杂层设置于相邻二层基层之间，该基层包含氮化铝镓，该至少一掺杂层包含氮化铝镓或氮化硼铝镓(BAlGaN);其中在该缓冲堆栈结构之中，该基层的铝浓度渐减且镓浓度渐增，该基层实质上不含碳，该至少一掺杂层的掺质为碳或铁。
[0005]本发明另一实施的半导体组件包含一基板、一初始层及多个缓冲堆栈结构。该初始层设置于该基板之上且包含氮化铝。该多个缓冲堆栈结构设置于该初始层之上。至少一缓冲堆栈结构包含一第一基层、一第一掺杂层、一第二基层，该第一基层及该第二基层的铝浓度实质相同，该第一掺杂层夹置于该第一基层及该第二基层之间。该第一基层及该第二基层包含氮化铝镓，该第一掺杂层包含氮化铝镓或氮化硼铝镓，该第一掺杂层的掺质为碳或铁，该第一基层及该第二基层实质上不含碳。
[0006]本发明的半导体组件藉由在缓冲堆栈结构之中插入具有掺质(碳或铁)的掺杂层，降低缓冲堆栈结构的导电度(即增加缓冲堆栈结构的绝缘度)，进而有效地提升半导体组件的崩溃电压(Breakdown voltage)。现有技术在AlGaN构成的整个缓冲层中连续地掺杂掺质；然而，在整个AlGaN层中连续地掺杂掺质导致结晶度及粗糙度变差，并增加半导体组件的整体翘曲。相对地，本发明的半导体组件在具有掺质的掺杂层的上方，磊晶成长不具有掺质的基层，藉以修复磊晶层的结晶度、粗糙度(基层不具有掺质，因此结晶度、粗糙度提升)。本发明的技术在掺杂层(具有掺质因而结晶度及粗糙度较差)的上方磊晶成长不具有掺质的基层，藉以修复及提升磊晶层的结晶度、粗糙度之后，再磊晶成长另一层具有掺质的掺杂层。如此，本发明的技术交错地磊晶成长基层(不具有掺质)及掺杂层(具有掺质)，即在缓冲堆栈结构中非连续性地掺杂掺质，提升半导体组件的崩溃电压(由具有掺质的掺杂层予以实现)，且一并兼顾半导体组件的结晶度、粗糙度(由不具有掺质的基层予以实现)。
[0007]此外，本发明的半导体组件在具有掺质的掺杂层之间，插入不具有掺质的基层，避免缓冲堆栈结构全部由具有掺质的掺杂层构成，即在缓冲堆栈结构中非连续性地掺杂掺质，因此半导体组件的整体翘曲(bowing)问题得以减缓。因此，本发明的技术交错地磊晶成长基层(不具有掺质)及掺杂层(具有掺质)，除了提升半导体组件的崩溃电压，且一并兼顾半导体组件的整体翘曲，避免在完成磊晶制程后的冷却过程，半导体组件因过度翘曲而破
m
O
[0008]上文已相当广泛地概述本发明的技术特征及优点，使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求所述的其它技术特征及优点将描述于下文。本发明所属技术领域中普通技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本发明相同的目的。本发明所属技术领域中普通技术人员亦应了解，这类等效建构无法脱离所附的权利要求界定的本发明的精神和范围。
【附图说明】
[0009]图1显示本发明一实施例的半导体组件的剖示图；
[0010]图2至图4显示本发明的半导体组件的掺质的浓度变化；
[0011]图5显示本发明另一实施例的半导体组件的剖示图；
[0012]图6显示本发明另一实施例的半导体组件的剖示图。
[0013]附图标记:
[0014]10 半导体组件
[0015]11 基板
[0016]13 初始层
[0017]20 缓冲堆栈结构
[0018]21 基层
[0019]23 掺杂层
[0020]31 电子输送层
[0021]33 电子供应层
[0022]40 半导体组件
[0023]50 缓冲堆栈结构
[0024]51A 第一基层
[0025]51B 第二基层
[0026]51C第三基层
[0027]53A第一掺杂层
[0028]53B第二掺杂层
[0029]60 半导体组件
[0030]70 缓冲堆栈结构
【具体实施方式】
[0031]为了使普通技术人员能彻底地了解本发明，将在下列的描述中提出详尽的步骤及结构。显然地，本发明的实现并未限定于相关领域的普通技术人员所熟习的特殊细节。另一方面，众所周知的结构或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他实施例中，且本发明的范围不受限定，其以所附权利要求界定为准。
[0032]图1显示本发明一实施例的半导体组件10的剖示图。在本发明一实施例中，半导体组件10包含一基板11;基板11系一硅基板或具有硅表面的基板，例如31(111)、31(100)、51(110)、纹理娃表面(textured Si surface)、绝缘层上覆娃(Silicon on insulat1n，SOI)、蓝宝石上覆娃(Silicon on sapphire，SOS)、键合于其它材料(AIN、钻石或其它多晶材料)的硅晶圆。可用于取代Si基板的基板包括SiC基板、蓝宝石基板、GaN基板以及GaAs基板。基板可为半绝缘性基板或导电性基板。
[0033]半导体组件10包含一初始层13，设置于基板11的上，且包含氮化铝。在本发明一实施例中，初始层13以磊晶技术成长在具有(111)平面的上表面的Si基板上，具有大约200纳米的厚度。AlN的磊晶生长以三甲胺气体(TMA)与氨气(NH3)的混合气体作为反应气体，在Si基板上形成初始层13。初始层13的碳(Carbon)浓度实质小于lE16/cm3 ο
[0034]半导体组件10包含一缓冲堆栈结构20，设置于初始层13之上。在本发明一实施例中，半导体组件10包含至少一掺杂层23，设置于相邻二层基层21之间。在本发明一实施例中，缓冲堆栈结构20包含多个基层21及多个掺杂层23，交错地堆栈在初始层13之上。在本发明一实施例中，基层21包含氮化铝镓，掺杂层23包含氮化铝镓或氮化硼铝镓。基层21实质上不含碳，惨杂层23的惨质为碳或铁。在本发明一实施例中，惨杂层23可为C-AIGaN、C-BAlGaN、Fe-AlGaN或Fe-BAlGaN。
[0035]在本发明一实施例中，掺杂层23的厚度介于10埃至I微米之间，掺杂层23与基层21的厚度比例介于0.001至1.0之间。在本发明一实施例中，掺杂层23的掺质的浓度介于1E18/cm3至lE20/cm3，基层21的掺质的浓度小于]^18/0113。
[0036]在本发明一实施例中，缓冲堆栈结构20包含4层基层21，其中基层21的铝浓度由下而上分别为11^2、13^4，镓浓度由下而上分别为1~?1、1~?2、1~?3、1~?4，其中浓度的关系可为xl>x2>x3>x4。换言之，缓冲堆栈结构20的基层21的铝浓度由下而上渐减且镓浓度由下而上渐增。
[0037]在本发明一实施例中，掺杂层23的的铝浓度由下而上分别为yl、y2、y3;其中铝浓度的关系可为71 = 72 = 73、717^27^3、71>72>73或71〈72〈73。在本发明一实施例中，x4〈y3<x3<y2<x2<yl<xlο
[0038]在本发明一实施例中，缓冲堆栈结构20包含4层基层21及3层掺杂层23。4层基层21的厚度由下而上分别为如1、(132、(133、(134;其中厚度的关系可为(131 = (132 = (133 = (134、(1&1关 da2 幸 da3 幸(1&4、(131>(132>(133>(134或(131〈(132〈(133〈(134。3层渗杂层23的厚度由下而上分别为dcl、dc2、dc3，其中厚度的关系可为dcl = dc2 = dc3、dcl 幸 dc2 幸dc3、dcl>dc2>dc3或dcl〈dc2〈dc30
[0039]半导体组件10包含电子输送层31以及电子供应层33，设置于缓冲堆栈结构20之上。在半导体组件10中，介于电子输送层31与电子供应层33之间的边界附近产生二维电子气体，其中半导体组件10系以化合物半导体(此处为GaN)与电子供应层5的化合物半导体(此处为AlGaN)之间的材料异质间因自发极化与压电极化而产生二维电子气体。
[0040]在本发明一实施例中，缓冲堆栈结构20的底部系以不具有掺质的基层21接触初始层13;缓冲堆栈结构20的顶部以不具有掺质的基层21接触电子输送层31。换言之，半导体组件10的缓冲堆栈结构20并未以具有掺质的掺杂层23接触初始层13及电子输送层31。
[0041]图2至图4显示本发明的半导体组件10的掺质的浓度变化。在本发明一实施例中，掺质的浓度在缓冲堆栈结构20中呈非连续性变化，例如呈δ变化，如图2至图4所示。在本发明一实施例中，缓冲堆栈结构20的三层掺杂层23的掺质的浓度可以逐渐增加(例如图2)、逐渐减少(例如图3)、或维持实质相同(例如图4)。在本发明一实施例中，掺杂层23的掺质的浓度高于基层21的掺质的浓度;从基层21到掺杂层23，掺质的浓度增加；从掺杂层23到基层21，掺质的浓度减少。
[0042]本发明的半导体组件10藉由在缓冲堆栈结构20之中插入具有掺质的掺杂层23，降低缓冲堆栈结构20的导电度(即增加缓冲堆栈结构20的绝缘度)，进而有效地提升半导体组件10的崩溃电压。相较于不具有掺质的基层21，具有掺质的掺杂层23的结晶度及粗糙度较差;此外，具有掺质的掺杂层23亦增加半导体组件10的整体翘曲。因此，半导体组件的缓冲堆栈结构不宜全部采用具有掺质的掺杂层。
[0043]现有技术在AlGaN构成的整个缓冲层中连续地掺杂掺质；然而，在整个AlGaN层中连续地掺杂掺质导致结晶度及粗糙度变差，并增加半导体组件的整体翘曲。相对地，本发明的半导体组件10在具有掺质的掺杂层23的上方，磊晶成长不具有掺质的基层21，藉以修复磊晶层的结晶度、粗糙度(基层21不具有掺质，因此可以维持相对较佳的结晶度、粗糙度)。本发明的技术在掺杂层23(具有掺质因而结晶度及粗糙度较差)的上方磊晶成长不具有掺质的基层21，藉以修复及提升磊晶层的结晶度、粗糙度之后，再磊晶成长另一层具有掺质的掺杂层23。如此，本发明的技术交错地磊晶成长基层21(不具有掺质)及掺杂层23(具有掺质)，即在缓冲堆栈结构20中非连续性地掺杂掺质，提升半导体组件10的崩溃电压(由具有掺质的掺杂层23予以实现)，且一并兼顾半导体组件10的结晶度、粗糙度(由不具有掺质的基层21予以实现)。
[0044]此外，在具有掺质的掺杂层23之间，插入不具有掺质的基层21，避免缓冲堆栈结构20全部由具有掺质的掺杂层23构成，即在缓冲堆栈结构20中非连续性地掺杂掺质，因此半导体组件10的整体翘曲问题得以减缓。因此，本发明的技术交错地磊晶成长基层21(不具有掺质)及掺杂层23(具有掺质)，除了提升半导体组件10的崩溃电压，且一并兼顾半导体组件10的整体翘曲，避免在完成磊晶制程后的冷却过程，半导体组件10因过度翘曲而破裂。
[0045]图5显示本发明另一实施例的半导体组件40的剖示图。在图5所示的实施例中，与图1的半导体组件10相同的技术内容将不予赘述。在本发明的实施例中，半导体组件40可包含多个缓冲堆栈结构50。在本发明一实施例中，至少一缓冲堆栈结构50包含一第一基层51Α、一第一掺杂层53Α、一第二基层51Β，第一掺杂层53Α夹置于第一基层51Α及第二基层之间51Β，即第一掺杂层53Α设置于缓冲堆栈结构50的内部。
[0046]相较于图1的半导体组件10采用基层21及掺杂层23的交错膜层结构实现缓冲堆栈结构20，图5的半导体组件40采用三明治膜层结构的缓冲堆栈结构50。在本发明的一实施例中，各缓冲堆栈结构50包含一第一基层51A、一第一掺杂层53A及一第二基层51B，第一基层5IA及第二基层5IB包含氮化铝镓，第一掺杂层53A包含氮化铝镓或氮化硼铝镓，第一掺杂层53A夹置于第一基层51A及第二基层51B之间，第一基层51A及第二基层51B的铝浓度实质相同，第一基层51A及第二基层51B实质上不含碳，第一掺杂层53A的掺质为碳或铁。在本发明一实施例中，第一掺杂层53A可为C-AlGaN、C-BAlGaN、Fe-AlGaN或Fe-BAlGaN。
[0047]在本发明一实施例中，缓冲堆桟结构50的第一掺杂层53A的厚度介于10埃至I微米之间，第一掺杂层53A与第一基层51A(第二基层51B)的厚度比例介于0.001至1.0之间。在本发明一实施例中，第一掺杂层53A的掺质的浓度介于lE18/cm3至lE20/cm3，第一基层51A(第二基层51B)的掺质的浓度小于lE18/cm3。
[0048]在本发明一实施例中，半导体组件40包含4个缓冲堆栈结构50，第一基层51A与第二基层51B的组成实质相同，铝浓度由下而上分别为xl、x2、x3、x4，镓浓度由下而上分别为1-χ1、1-χ2、1-χ3、1-χ4;其中浓度的关系可为xl>x2>x3>x4。换言之，缓冲堆栈结构50的4层第一基层51A(第二基层51B)的铝浓度由下而上渐减且镓浓度由下而上渐增。在本发明一实施例中，4层第一掺杂层53A的铝浓度由下而上分别为yl、y2、y3、y4;其中铝浓度的关系可为yl=y2 = y3 = y4、yl^y2^y3^y4、yl>y2>y3>y^yl〈y2〈y3〈y40
[0049]在本发明一实施例中，半导体组件40包含4个缓冲堆栈结构50，第一基层51A与第二基层5IB的厚度实质相同，厚度由下而上分别为(^1、(^2、(^3、(^4;其中厚度的关系可为dal = da2 = da3 = da4、dal #da2#da3#da4、dal>da2>da3>da4Sdal〈da2〈da3〈da4 ； 4层第一掺杂层53A的厚度由下而上分别为del、dc2、dc3、dc4，其中厚度的关系可为del =dc2 =dc3 = dc4、dcl 在 dc2 在 dc3 在 dc4、dcl>dc2>dc3>dc4Sdcl〈dc2〈dc3〈dc4。
[0050]在本发明一实施例中，缓冲堆栈结构50的底部以不具有掺质的第一基层51A接触初始层13;缓冲堆栈结构50的顶部以不具有掺质的第二基层51B接触电子输送层31。换言之，半导体组件40的缓冲堆栈结构50并未以具有掺质的第一掺杂层53A接触初始层13及电子输送层31。
[0051 ]在本发明一实施例中，掺质的浓度在多个缓冲堆栈结构50中呈非连续性变化，例如呈δ变化，如图2至图4所示。在本发明一实施例中，半导体组件40的四层第一掺杂层53A的掺质的浓度可以逐渐增加(例如图2)、逐渐减少(例如图3)、或维持实质相同(例如图4)。在本发明一实施例中，第一掺杂层53Α的掺质的浓度高于第一基层51Α(第二基层51Β)的掺质的浓度;从第一基层51Α到第一掺杂层53Α，掺质的浓度增加;从第一掺杂层53Α到第二基层5IB，掺质的浓度减少。
[0052]本发明的半导体组件40藉由在缓冲堆栈结构50之中插入具有掺质的第一掺杂层53Α，降低缓冲堆栈结构50的导电度(即增加缓冲堆栈结构25的绝缘度)，进而有效地提升半导体组件40的崩溃电压。相较于不具有掺质的第一基层51Α(第二基层51Β)，具有掺质的第一掺杂层53Α的结晶度及粗糙度较差;此外，具有掺质的第一掺杂层53Α亦增加半导体组件40的整体翘曲。
[0053]现有技术在AlGaN构成的整个缓冲层中连续地掺杂掺质；然而，在整个AlGaN层中连续地掺杂掺质导致结晶度及粗糙度变差，并增加半导体组件的整体翘曲。相对地，本发明的半导体组件40在具有掺质的第一掺杂层53Α的下方及上方，分别磊晶成长不具有掺质的第一基层51Α及第二基层51Β，藉以修复磊晶层的结晶度、粗糙度(第一基层51Α及第二基层51B不具有掺质，因此可以维持相对较佳的结晶度、粗糙度)。本发明的技术在第一掺杂层53A(具有掺质因而结晶度及粗糙度较差)的下方及上方分别磊晶成长不具有掺质的第一基层51A及第二基层51B，藉以修复及提升磊晶层的结晶度、粗糙度之后，再磊晶成长另一层具有掺质的第一掺杂层53A。如此，本发明的技术交错地磊晶成长不具有掺质的膜层(第一基层51A及第二基层51B)与具有掺质的第一掺杂层53A，除了可以提升半导体组件40的崩溃电压(由具有掺质的第一掺杂层53A予以实现)，且一并兼顾半导体组件40的结晶度、粗糙度(由不具有掺质的第一基层51A及第二基层51B予以实现)。
[0054]此外，本发明的半导体组件40在具有掺质的第一掺杂层53A的下方及上方磊晶成长第一基层51A及第二基层51B，避免缓冲堆栈结构50全部由具有掺质的第一掺杂层53A构成，即在缓冲堆栈结构50中非连续性地掺杂掺质，因此半导体组件40的整体翘曲问题得以减缓。因此，本发明的技术交错地磊晶成长不具有掺质的膜层(第一基层51A及第二基层51B)及具有掺质的第一掺杂层53A，除了可以提升半导体组件40的崩溃电压，且一并兼顾半导体组件40的整体翘曲，避免在完成磊晶制程后的冷却过程，半导体组件40因过度翘曲而破裂。
[0055]图6显示本发明另一实施例的半导体组件60的剖示图。在图6所示的实施例中，与图1的半导体组件10或图5的半导体组件40相同的技术内容将不予赘述。相较于图5的半导体组件40采用多个三明治膜层结构实现的缓冲堆栈结构50，图6的半导体组件60采用多个5层膜层结构实现的缓冲堆栈结构70。
[0056]在本发明的实施例中，半导体组件60的缓冲堆栈结构70除了第一基层51A、第一掺杂层53A、第二基层51B之外，另包含一第二掺杂层53B、一第三基层51C，该第二掺杂层53B夹置于该第二基层51B及该第三基层51C之间。
[0057]在本发明的实施例中，该第三基层51C包含氮化铝镓;第二掺杂层51B包含氮化铝镓或氮化硼铝镓。在本发明一实施例中，第二掺杂层51B的掺质为碳或铁，可为C-AlGaNX-BAlGaN、Fe-AlGaN或Fe-BAlGaN。在各缓冲堆栈结构70之中，该第一基层51A、该第二基层51B及该第三基层51C的铝浓度实质相同，实质上不含碳。
[0058]简言之，图6的半导体组件60在氮化铝镓(AlGaN)构成的基层之中，插入二层掺杂层而实现缓冲堆栈结构，其中二层掺杂层的掺质浓度可以相同或不同。相对地，图5的半导体组件40可视为在氮化铝镓构成的基层之中，插入一层掺杂层而实现缓冲堆栈结构。此外，图6的半导体组件60亦可选择性地在氮化铝镓构成的基层之中，插入三层或更多层的掺杂层而实现缓冲堆栈结构。
[0059]本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中普通技术人员应了解，在不背离所附权利要求界定的本发明精神和范围内，本发明的启示及揭示可作种种的替换及修饰。例如，上文揭示的许多制程可以不同的方法实施或以其它制程予以取代，或者采用上述二种方式的组合。
[0060]此外，本案的权利范围并不局限于上文揭示的特定实施例的制程、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中普通技术人员应了解，基于本发明启示及揭示制程、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本发明。因此，以下的权利要求涵盖此类制程、机台、制造、物质的成份、装置、方法或步骤。
【主权项】
1.一种半导体组件，其特征在于，包括: 一基板； 一初始层，设置于所述基板之上，所述初始层包含氮化铝；以及 一缓冲堆栈结构，设置于所述初始层之上，所述缓冲堆栈结构包含多个基层及至少一掺杂层，所述至少一掺杂层设置于相邻二层基层之间，所述基层包含氮化铝镓，所述掺杂层包含氮化铝镓或氮化硼铝镓； 其中在所述缓冲堆栈结构之中，所述多个基层的铝浓度渐减且镓浓度渐增，所述多个基层实质上不含碳，所述至少一掺杂层的掺质为碳或铁。2.根据权利要求1所述的半导体组件，其特征在于，包含多个掺杂层，所述多个掺杂层与所述多个基层交错地堆栈在所述初始层之上。3.根据权利要求1所述的半导体组件，其特征在于，所述至少一掺杂层的厚度介于10埃至I微米之间。4.根据权利要求1所述的半导体组件，其特征在于，所述至少一掺杂层与所述基层的厚度比例介于0.001至1.0之间。5.根据权利要求1所述的半导体组件，其特征在于，所述至少一掺杂层的掺质的浓度介于 lE18/cm3 至 lE20/cm3。6.根据权利要求1所述的半导体组件，其特征在于，所述多个基层的掺质的浓度小于lE18/cm3。7.根据权利要求1所述的半导体组件，其特征在于，在所述缓冲堆栈结构之中，所述掺质的浓度呈波浪状变化。8.根据权利要求1所述的半导体组件，其特征在于，在所述缓冲堆栈结构之中，所述掺质的浓度呈非连续性变化。9.根据权利要求1所述的半导体组件，其特征在于，在所述缓冲堆栈结构之中，从所述基层到所述掺杂层，所述掺质的浓度增加。10.根据权利要求1所述的半导体组件，其特征在于，在所述缓冲堆栈结构之中，从所述掺杂层到所述基层，所述掺质的浓度减少。11.根据权利要求1所述的半导体组件，其特征在于，所述缓冲堆栈结构以所述基层接触所述初始层。12.根据权利要求1所述的半导体组件，其特征在于，另包含一电子输送层，设置于所述缓冲堆栈结构之上，其中所述缓冲堆栈结构以所述基层接触所述电子输送层。13.一种半导体组件，其特征在于，包括: 一基板； 一初始层，设置于所述基板之上，所述初始层包含氮化铝；以及 多个缓冲堆栈结构，设置于所述初始层之上； 其中至少一缓冲堆栈结构包含一第一基层、一第一掺杂层、一第二基层，所述第一基层及所述第二基层的铝浓度实质相同，所述第一掺杂层夹置于所述第一基层及所述第二基层之间； 其中所述第一基层及所述第二基层包含氮化铝镓，所述第一掺杂层包含氮化铝镓或氮化硼铝镓，所述第一掺杂层的掺质系碳或铁，所述第一基层及所述第二基层实质上不含碳。14.根据权利要求13所述的半导体组件，其特征在于，各缓冲堆栈结构包含所述第一掺杂层，夹置于所述第一基层及所述第二基层之间。15.根据权利要求13所述的半导体组件，其特征在于，所述第一掺杂层的厚度介于10埃至I微米之间。16.根据权利要求13所述的半导体组件，其特征在于，所述第一掺杂层与所述第一基层的厚度比例介于0.001至1.0之间。17.根据权利要求13所述的半导体组件，其特征在于，所述第一掺杂层与所述第二基层的厚度比例介于0.001至1.0之间。18.根据权利要求13所述的半导体组件，其特征在于，所述第一掺杂层的掺质的浓度介于 lE18/cm3 至 lE20/cm3。19.根据权利要求13所述的半导体组件，其特征在于，所述第一基层及所述第二基层的碳的浓度小于lE18/cm3。20.根据权利要求13所述的半导体组件，其特征在于，在所述多个缓冲堆栈结构之中，所述第一基层及所述第二基层的铝浓度渐减且镓浓度渐增。21.根据权利要求13所述的半导体组件，其特征在于，在所述多个缓冲堆栈结构之中，所述掺质的浓度呈波浪状变化。22.根据权利要求13所述的半导体组件，其特征在于，在所述多个缓冲堆栈结构之中，所述掺质的浓度呈非连续性变化。23.根据权利要求13所述的半导体组件，其特征在于，在所述缓冲堆栈结构之中，从所述第一基层到所述第一掺杂层，所述掺质的浓度增加。24.根据权利要求13所述的半导体组件，其特征在于，在所述缓冲堆栈结构之中，从所述第一掺杂层到所述第二基层，所述掺质的浓度减少。25.根据权利要求13所述的半导体组件，其特征在于，所述缓冲堆栈结构以所述第一基层接触所述初始层。26.根据权利要求13所述的半导体组件，其特征在于，另包含一电子输送层，设置于所述缓冲堆栈结构之上，其中所述缓冲堆栈结构以所述第二基层接触所述电子输送层。27.根据权利要求13所述的半导体组件，其特征在于，所述至少一缓冲堆栈结构另包含一第二掺杂层及一第三基层，所述第二掺杂层夹置于所述第二基层及所述第三基层之间。28.根据权利要求27所述的半导体组件，其特征在于，所述第二掺杂层包含氮化铝镓或氮化硼铝镓，所述第三基层实质上不含碳。29.根据权利要求27所述的半导体组件，其特征在于，在各缓冲堆栈结构之中，所述第一基层、所述第二基层及所述第三基层的铝浓度实质相同。
【文档编号】H01L29/06GK106057882SQ201610107906
【公开日】2016年10月26日
【申请日】2016年2月26日 公开号201610107906.2, CN 106057882 A, CN 106057882A, CN 201610107906, CN-A-106057882, CN106057882 A, CN106057882A, CN201610107906, CN201610107906.2
【发明人】胡铭显, 孙健仁, 李依晴, 徐文庆
【申请人】环球晶圆股份有限公司