屏蔽栅沟槽型mosfet及其制造方法
【专利摘要】本发明公开了一种屏蔽栅沟槽型MOSFET，包括：硅衬底上部的沟槽，沟槽由氧化膜分为两部分，沟槽的上部为栅多晶硅，沟槽的下部为源多晶硅；沟槽之间为体区，体区的上方是源区，硅衬底的上方具有层间介质层，层间介质层上方是金属层，接触孔将金属层和体区连通；栅多晶硅和氧化膜之间还具有氮化硅层。本发明还公开了所述屏蔽栅沟槽型MOSFET的制造方法。本发明的器件结构栅极介质膜和多晶硅间介质膜同步生长，采用ONO结构；在源区光刻前增加一步表面氮化硅刻蚀工艺，能优化多晶硅层间介质膜的质量，改善了栅源耐压分布。
【专利说明】
屏蔽栅沟槽型MOSFET及其制造方法
技术领域
[0001]本发明涉及半导体领域，特别是涉及一种屏蔽栅沟槽型M0SFET。本发明还涉及所述屏蔽栅沟槽型MOSFET的制造方法。
【背景技术】
[0002]现有工艺制造屏蔽栅沟槽型MOSFET时，通常制造方法如下:衬底上淀积氧化膜;定义沟槽图形;涂光刻胶，氧化膜刻蚀;去除光刻胶，刻蚀形成沟槽;淀积淀积氧化膜形成沟槽侧壁的硬掩膜层;淀积多晶硅;第一次多晶硅刻蚀，去除器件表面多晶硅;第二次多晶硅刻蚀，去除沟槽上半部的多晶硅;去除器件表面和沟槽上半部的硬掩膜层;通过热氧化在器件表面、沟槽侧壁和沟槽中剩余多晶硅的表面形成氧化膜作为硬掩膜层;淀积多晶硅，将沟槽填满通过离子注入和离子推进在两沟槽之间的衬底上形成体区；通过离子注入和离子推进在体区上方形成源区；淀积制作层间介质层;淀积制作金属层。现有制造方法，多晶硅间氧化膜和栅氧同时生长，多晶硅上生长的氧化膜致密性比较差，并且受到多晶硅回刻蚀之后的形貌影响，厚度不均匀，导致栅源漏电偏高，栅源耐压分布差。
【发明内容】
[0003]本发明要解决的技术问题是提供一种采用ONO结构(热氧化+氮化硅淀积+氮化硅表面湿氧)的屏蔽栅沟槽型MOSFET，并提供一种所述屏蔽栅沟槽型MOSFET的制造方法。本发明的器件结构及其制造方法能优化多晶硅层间介质膜的质量，改善了栅源耐压分布。
[0004]为解决上述技术问题，本发明提供的屏蔽栅沟槽型MOSFET，包括:硅衬底上部的沟槽，沟槽由氧化膜分为两部分，沟槽的上部为栅多晶硅，沟槽的下部为源多晶硅;沟槽之间为体区，体区的上方是源区，硅衬底的上方具有层间介质层，层间介质层上方是金属层，接触孔将金属层和体区连通;栅多晶硅和氧化膜之间还具有氮化硅层。
[0005]其中，所述氮化硅层表面经过湿氧化处理。
[0006]本发明提供的种屏蔽栅沟槽型MOSFET的制造方法，包括:
[0007]I)硅衬底上第一次制作氧化膜；
[0008]2)定义沟槽图形，打开刻蚀窗口；
[0009]3)刻蚀形成沟槽；
[0010]4)第二次制作氧化膜，使沟槽侧壁及底部具有氧化膜；
[0011]6)第一次淀积多晶硅；
[0012]7)第一次多晶硅刻蚀，进行器件表面平坦化；
[0013]8)第二次多晶硅刻蚀，去除沟槽上半部的多晶硅；
[0014]9)去除器件表面和沟槽上半部的氧化膜；
[0015]10)第三次制作氧化膜，使器件表面、沟槽侧壁和沟槽中剩余多晶硅的表面形成氧化膜；
[0016]11)淀积氮化硅；
[0017]12)第二次淀积多晶硅，将沟槽填满，进行多晶硅回刻蚀；
[0018]13)通过离子注入和离子推进在两沟槽之间的硅衬底上形成体区；
[0019]14)通过干法刻蚀去除器件表面的氮化硅；
[0020]15)通过离子注入和离子推进在体区上方形成源区；
[0021]16)淀积制作层间介质层；
[0022]17)刻蚀制作接触孔；
[0023]18)在接触孔中淀积钛或氮化钛，并淀积钨，回刻蚀进行器件表面平坦化；
[0024]19)淀积制作金属层。
[0025]其中，步骤11)还包括对氮化硅表面湿氧化处理。
[0026]本发明的器件结构栅极介质膜和多晶硅间介质膜同步生长，在源区光刻前增加一步表面氮化娃刻蚀工艺，采用ONO结构(热氧化+氮化娃淀积+氮化娃表面湿氧)，能改善现有多晶硅层间介质膜致密性差厚度分布不均的问题，进而改善了栅源耐压分布。
【附图说明】
[0027]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0028]图1是本发明的结构示意图。
[0029 ]图2是本发明制造方法示意图一。
[0030]图3是本发明制造方法示意图二。
[0031]图4是本发明制造方法不意图二。
[0032]附图标记说明
[0033]I硅衬底
[0034]2源多晶硅
[0035]3体区
[0036]4 源区
[0037]5栅多晶硅
[0038]6层间介质层
[0039]7接触孔
[0040]8金属层[0041 ]9氮化硅层
[0042]1氧化层
【具体实施方式】
[0043 ]如图1所示，本发明提供的屏蔽栅沟槽型MOSFET，包括:硅衬底上部的沟槽，沟槽由氧化膜分为两部分，沟槽的上部为栅多晶硅，沟槽的下部为源多晶硅;沟槽之间为体区，体区的上方是源区，硅衬底的上方具有层间介质层，层间介质层上方是金属层，接触孔将金属层和体区连通;栅多晶硅和氧化膜之间还具有氮化硅层，所述氮化硅层表面经过湿氧化处理。
[0044]本发明提供的种屏蔽栅沟槽型MOSFET的制造方法，包括:
[0045]I)如图2所示，硅衬底上第一次制作氧化膜；
[0046]2)定义沟槽图形，打开刻蚀窗口 ；
[0047]3)刻蚀形成沟槽；
[0048]4)如图3所示，第二次制作氧化膜，使沟槽侧壁及底部具有氧化膜；
[0049]6)第一次淀积多晶硅；
[0050]7)第一次多晶硅刻蚀，进行器件表面平坦化；
[0051 ] 8)第二次多晶硅刻蚀，去除沟槽上半部的多晶硅；
[0052]9)去除器件表面和沟槽上半部的氧化膜；
[0053]10)如图4所示，第三次制作氧化膜，使器件表面、沟槽侧壁和沟槽中剩余多晶硅的表面形成氧化膜；
[0054]11)淀积氮化硅，对氮化硅表面湿氧化处理。；
[0055]12)第二次淀积多晶硅，将沟槽填满，进行多晶硅回刻蚀；
[0056]13)通过离子注入和离子推进在两沟槽之间的硅衬底上形成体区；
[0057]14)通过干法刻蚀去除器件表面的氮化硅；
[0058]15)通过离子注入和离子推进在体区上方形成源区；
[0059]16)淀积制作层间介质层；
[0060]17)刻蚀制作接触孔；
[0061]18)在接触孔中淀积钛或氮化钛，并淀积钨，回刻蚀进行器件表面平坦化；
[0062]19)淀积制作金属层。
[0063]以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种屏蔽栅沟槽型MOSFET，包括:硅衬底上部的沟槽，沟槽由氧化膜分为两部分，沟槽的上部为栅多晶硅，沟槽的下部为源多晶硅;沟槽之间为体区，体区的上方是源区，硅衬底的上方具有层间介质层，层间介质层上方是金属层，接触孔将金属层和体区连通;其特征在于:栅多晶硅和氧化膜之间还具有氮化硅层。2.如权利要求1所述的屏蔽栅沟槽型MOSFET，其特征在于:所述氮化硅层表面经过湿氧化处理。3.一种屏蔽栅沟槽型MOSFET的制造方法，其特征在于，包括: 1)硅衬底上第一次制作氧化膜； 2)刻蚀形成沟槽； 3)第二次制作氧化膜； 4)第一次淀积多晶硅； 5)第一次多晶硅刻蚀，进行器件表面平坦化； 6)第二次多晶硅刻蚀，去除沟槽上半部的多晶硅； 7)去除器件表面和沟槽上半部的氧化膜； 8)第三次制作氧化膜； 11)淀积氮化硅； 12)第二次淀积多晶硅，将沟槽填满，进行多晶硅回刻蚀； 13)通过离子注入和离子推进在两沟槽之间的硅衬底上形成体区； 14)通过干法刻蚀去除器件表面的氮化硅； 15)通过离子注入和离子推进在体区上方形成源区； 16)淀积制作层间介质层； 17)刻蚀制作接触孔； 18)在接触孔中淀积钛或氮化钛，并淀积钨，回刻蚀进行器件表面平坦化； 19)淀积制作金属层。4.如权利要求3所述屏蔽栅沟槽型MOSFET的制造方法，其特征在于:步骤11)还包括对氮化硅表面湿氧化处理。
【文档编号】H01L29/78GK106057903SQ201610621817
【公开日】2016年10月26日
【申请日】2016年8月1日
【发明人】丛茂杰
【申请人】上海华虹宏力半导体制造有限公司