微细结构体、多层配线基板、半导体封装及微细结构体的制造方法

微细结构体、多层配线基板、半导体封装及微细结构体的制造方法
【专利摘要】本发明提供一种能够确保微细的导电通路且能够提高绝缘基材的绝缘耐压的微细结构体、多层配线基板、半导体封装及微细结构体的制造方法。本发明的微细结构体具有：绝缘基材(2)，由具有多个贯穿孔(4)的阳极氧化膜构成；及导电通路(3)，由填充于多个贯穿孔(4)的内部且含有金属的导电材料构成，其中，多个贯穿孔的平均开口直径(6)为5nm～500nm，连结彼此相邻的贯穿孔之间的最短距离(7)的平均值为10nm～300nm，相对于微细结构体的总质量的含水率为0.005％以下。
【专利说明】
微细结构体、多层配线基板、半导体封装及微细结构体的制造 方法
技术领域
[0001] 本发明设及一种微细结构体、多层配线基板、半导体封装及微细结构体的制造方 法。
【背景技术】
[0002] 在绝缘基材中设置有多个导电通路的微细结构体作为各向异性导电部件被利用 于各种电子组件。
[0003] 各向异性导电部件配置于半导体元件等电子组件与电路基板之间，由于仅通过加 压便可实现电子组件与电路基板之间的电连接，因此作为用于连接半导体元件等电子组件 的电连接部件及用于对半导体元件等电子组件的功能进行检查的检查用连接器等被广泛 使用。
[0004] 近年来，伴随电子组件的配线的复杂化而提出了通过将各向异性导电部件的导电 通路形成为较小的直径且W较窄的间距排列等而进行微细化。
[0005] 例如在专利文献1中公开了 "一种各向异性导电部件，在绝缘基材中，由导电部件 构成的多个导电通路设置成如下状态，即，W彼此绝缘的状态在厚度方向上贯穿绝缘基材， 并且各导电通路的一端在绝缘基材的一面露出，各导电通路的另一端在绝缘基材的另一面 露出，其中，导电通路的密度为200万个/mm2w上，绝缘基材为由具有微孔(贯穿孔）的侣基 板的阳极氧化膜构成的结构体。"（[权利要求1 ])。
[0006] 并且，在专利文献2中公开了 "一种各向异性导电部件，在绝缘基材中，由导电部件 构成的多个导电通路设置成如下状态，即W彼此绝缘的状态在厚度方向上贯穿绝缘基材， 并且各导电通路的一端在绝缘基材的一面突出，各导电通路的另一端在绝缘基材的另一面 突出，导电通路的密度为200万个/mm2W上，绝缘基材由具有微孔(贯穿孔)的侣基板的阳极 氧化覆膜构成，其中，导电通路上的从绝缘层基材的表面突出的部分的平均直径与导电通 路上的贯穿绝缘层基材的部分的平均直径的比率(突出部/贯穿部)为1.05W上。"（[权利要 求 1])。
[0007] W往技术文献 [000引专利文献
[0009] 专利文献1:日本特开2008-270158号公报
[0010] 专利文献2:日本特开2013-069629号公报
[0011] 发明的概要
[0012] 发明要解决的技术课题
[0013] 然而，在专利文献1及2中记载的各向异性导电部件能够形成微细的导电通路，但 有可能对近年来的高电压化的电子组件难W确保导电通路之间的绝缘性。例如在经由各向 异性导电部件对集成电路[Integrated CircuitW下缩写为"1C")]等半导体输入和输出 电源和信号的各向异性接合封装中，多利用使用了3VW上的高驱动电压的1C。另外，在功率 半导体中利用十几 V~几百V的较高的电压。因此要求对被高电压化的电子组件也确保导电 通路之间的绝缘性。
[0014] 于是，本发明的课题在于提供一种能够确保微细的导电通路且能够提高绝缘基材 的绝缘耐压的微细结构体、多层配线基板、半导体封装及微细结构体的制造方法。
[0015] 用于解决技术课题的手段
[0016] 本发明人等为了实现上述课题而经过深入研究的结果，发现通过降低微细结构体 的含水率而确保微细的导电通路且提高绝缘基材的绝缘耐压，并完成了本发明。
[0017] 目P，发现通过W下结构能够实现上述目的。
[0018] (1) -种微细结构体，具有:绝缘基材，具有多个贯穿孔;及导电通路，由填充于多 个贯穿孔的内部且含有金属的导电材料构成，其中，
[0019] 多个贯穿孔的平均开口直径为5nm~500nm，
[0020] 连结彼此相邻的贯穿孔之间的最短距离的平均值为lOnm~300nm，
[0021 ]相对于微细结构体的总质量的含水率为0.005% W下。
[0022] (2)根据(1)所述的微细结构体，其中，绝缘基材为侣的阳极氧化膜。
[0023] (3)根据(1)或(2)所述的微细结构体，其中，其用作各向异性导电部件。
[0024] (4)-种多层配线基板，其具有：（3)所述的微细结构体;及一对配线基板，夹持微 细结构体而配置，并经由导电通路彼此电连接。
[0025] (5) -种半导体封装，其使用了（4)所述的多层配线基板。
[0026] (6)-种微细结构体的制造方法，具备:前体形成工序，在绝缘基材中，W连结相邻 的贯穿孔之间的最短距离的平均值为lOnm~300nm的方式设置平均开口直径为5nm~500nm 的多个贯穿孔之后，在多个贯穿孔的内部填充含有金属的导电材料而形成导电通路，并获 得前体;及烧成处理工序，在前体形成工序之后，Wl〇〇°CW上的溫度实施3小时W上的烧成 处理，得到相对于总质量的含水率为0.005%?下的微细结构体。
[0027] (7)根据(6)所述的微细结构体的制造方法，其中，在氧浓度为0.1% W下的减压气 氛中进行烧成处理工序。
[0028] 发明效果
[0029] 根据本发明，能够提供一种可确保微细的导电通路且能够提高绝缘基材的绝缘耐 压的微细结构体、多层配线基板、半导体封装及微细结构体的制造方法。
【附图说明】
[0030] 图1是表示本发明的微细结构体的优选实施方式的一例的简化图，图1(A)为主视 图，图1 (B)为从图1 (A)的切割平面线Ib-扣观察到的剖视图。
[0031] 图2是表示本发明的变形例所设及的微细结构体的结构的剖视图。
[0032] 图3是计算多个贯穿孔的有序度的方法的说明图。
[0033] 图4是表示本发明的多层配线基板的优选实施方式的一例的剖视图。
[0034] 图5是表示本发明的变形例所设及的多层配线基板的结构的剖视图。
[0035] 图6是表示测定绝缘基材的最低绝缘耐压的方法的图。
[0036] 图7是表示测定导电通路的导电率的方法的图。
【具体实施方式】
[0037] W下，对本发明进行详细说明。
[0038] W下记载的构成要件的说明是根据本发明的代表性实施方式而完成的，但本发明 并不限定于运些实施方式。
[0039] 另外，在本说明书中，使用"~"表示的数值范围是指将记载于"~"前后的数值作 为下限值及上限值而包括的范围。
[0040] [微细结构体]
[0041] 本发明的微细结构体，具有:绝缘基材，具有多个贯穿孔;及导电通路，由填充于多 个贯穿孔的内部且含有金属的导电材料构成，其中，多个贯穿孔的平均开口直径为5nm~ 500nm，连结彼此相邻的贯穿孔之间的最短距离的平均值为lOnm~30化m，相对于微细结构 体的总质量的含水率为0.005%?下。
[0042] 具有运种结构的本发明的微细结构体能够确保微细的导电通路，且能够提高绝缘 基材的绝缘耐压。
[0043] 目P，通过将微细结构体的导电通路的直径形成为较小且W较窄的间距排列而进行 微细化时，由于隔开导电通路之间的绝缘基材的厚度变薄，因此即使在绝缘基材的内部只 含有少量的水分，运也会成为导电路径，成为破坏绝缘基材的绝缘性的主要原因。尤其在绝 缘基材由阳极氧化膜构成的情况下，在其制造工序中，例如在酸性液体中进行阳极氧化时， 或者通过电解电锻法等将金属填充于绝缘基材的多个贯穿孔中而设置导电通路时，进而在 各工序的前后实施水洗处理时，导致在阳极氧化膜的表面及内部含有多余的水分。于是，在 本发明的微细结构体中，通过将微细结构体的含水率设为相对于总质量为0.005%?下，抑 制在隔开被微细化的导电通路之间的绝缘基材中形成基于水分的导电路径，从而大幅提高 绝缘基材的绝缘电阻。
[0044] 接着，用图1及图2对本发明的微细结构体的整体结构进行说明之后，对各结构进 行详述。
[0045] 图1是表示本发明的微细结构体的实施方式的一例的简化图，图1(A)是主视图，图 1(B)是从图1(A)的切割平面线Ib-扣观察到的剖视图。
[0046] 图1所示的微细结构体1具有绝缘基材2和设置于绝缘基材2的多个导电通路3。绝 缘基材2具有在厚度方向Z上贯穿的多个贯穿孔4,在该多个贯穿孔4内填充含有金属的导电 材料而设置多个导电通路3。
[0047] 在本发明中，微细结构体1的含水率相对于总质量为0.005%?下。如此，通过降低 微细结构体1的含水率而能够抑制在隔开被微细化的导电通路3之间的绝缘基材2中形成基 于水分的导电路径，并能够确保微细的导电通路3且能够提高绝缘基材2的绝缘耐压。并且， 微细结构体1的含水率相对于总质量优选为0.002%?下，更优选为0.001%?下，进一步优 选为0.0001 % W下。由此，能够进一步提高绝缘基材2的绝缘耐压。
[0048] 在此，在测定微细结构体1的质量(加热前质量)之后，在氮气氛下，W升溫速度10 °C/min加热微细结构体1，并测定达到150°C时的微细结构体1的质量(加热后质量），根据 [(加热前质量-加热后质量)/加热前质量]X 100算出微细结构体1的含水率。
[0049] 并且，加热前质量是指在23°C、相对湿度30~60%的条件下，将微细结构体1放置 10天之后测定的质量。
[0050] 并且，如图2所示，微细结构体1优选在绝缘基材2的表面2a及化上分别设置疏水膜 5。由此，能够防止大气中的水分吸附于微细结构体1，并能够长时间维持绝缘基材2的绝缘 耐压。
[0051] 另外，多个导电通路3设置成至少从绝缘基材2的一表面2a到另一表面化填满多个 贯穿孔4内部，如图1(B)所示，优选设置成各导电通路3的一端从绝缘基材2的一表面2a突 出，且各导电通路3的另一端从绝缘基材2的另一表面化突出的状态。即，优选各导电通路3 的两端从绝缘基材的表面2a及化分别向外侧突出地设置。
[0化2] <绝缘基材〉
[0053] 上述绝缘基材为具有多个贯穿孔的结构体，确保后述导电通路之间的绝缘性。
[0054] 在本发明中，多个贯穿孔的平均开口直径（图1中用符号6表示的部分）为5nm~ 500nm，连结彼此相邻的贯穿孔之间的最短距离（图1中用符号7表示的部分)的平均值(平均 最短距离)为10皿~300皿。通过在运种多个贯穿孔内形成导电通路而能够将导电通路微细 化，并能够精细地应对在后述多层配线基板中多个导电通路被复杂化的配线基板。
[0055] 另外，优选多个贯穿孔的平均开口直径在20nm~400nm的范围内，更优选在20nm~ 200nm的范围内。
[0056] 在此，由于相邻的贯穿孔之间的平均最短距离，即后述隔开导电通路之间的绝缘 基材的厚度为10皿~300nm而较小，因此有包含在绝缘基材中的水分形成导电路径而破坏 绝缘性的可能。尤其，由容易形成基于水分的导电路径且破坏绝缘基材的绝缘性的可能性 进一步提高的理由，优选相邻的贯穿孔之间的平均最短距离为lOnm~250nm，更优选为20nm ~200nm，进一步优选为30nm~150nm。于是，如上所述，通过将微细结构体的含水率相对于 总质量设为0.005% W下，即使相邻的贯穿孔之间的平均最短距离在lOnm~300nm的范围 内，也能够高度确保绝缘基材的绝缘性，由此可获得能够确保微细的导电通路且能够提高 绝缘基材的绝缘耐压的微细结构体。
[0057] 在此，多个贯穿孔的平均开口直径是通过场发射型扫描电子显微镜[Field 血ission Scanning Electron Mic;roscope(W下缩写为"FE-SEM")]拍摄绝缘基材的表面 照片(放大率50000倍)而测定贯穿孔的开口直径50个点，并算出其平均值的直径。另外，在 贯穿孔中的开口部的形状并非是正圆的情况下，是指与开口部的面积成为相同的面积的正 圆的直径（当量圆直径）。
[0058] 并且，贯穿孔之间的平均最短距离是指由FE-SEM拍摄阳极氧化膜的表面照片（放 大率50000倍)而测定贯穿孔之间的最短距离50个点，并算出其平均值的距离。
[0059] 并且，绝缘基材的厚度（图1中用符号8表示的部分)优选在Ιμπι~1000WI1的范围内， 更优选在扣m~500]im的范围内，进一步优选在ΙΟμηι~300皿的范围内。由此，能够更可靠地 确保厚度方向上的绝缘基材的绝缘性。
[0060] 并且，绝缘基材优选为侣的阳极氧化膜。构成该侣的阳极氧化膜的氧化侣与W往 公知的构成各向异性导电性薄膜等的绝缘基材(例如热塑性弹性体等)相同，电阻率为1〇14Ω · cm左右，能够更加大幅提局绝缘基材的绝缘耐压。
[0061] 并且，多个贯穿孔的密度优选为200万个/mm2W上，更优选为1000万个/mm2W上，进 一步优选为5000万个/mm2 W上，最优选为1亿个/mm2 W上。由于多个贯穿孔的密度在该范围， 因此能够在绝缘基材上形成更微细的导电通路。
[0062] 并且，从通过均匀地降低微细结构体的含水率而更可靠地抑制在导电通路之间形 成基于水分的导电路径且抑制局部应力不均匀化的观点考虑，关于上述多个贯穿孔，由下 式(i)定义的有序度优选为50 % W上，更优选为70 % W上，进一步优选为80 % W上。
[0063] 有序度（％)=b/AX100 (i)
[0064] 上式（i)中，A表示测定范围内的贯穿孔的总数。B表示测定范围内的特定贯穿孔的 数，该特定贯穿孔在W特定贯穿孔的重屯、为中屯、描绘出与其他贯穿孔的边缘内切的半径最 短的圆的情况下，在该圆的内部包括6个除了上述特定贯穿孔W外的贯穿孔的重屯、。
[0065] 图3是计算多个贯穿孔的有序度的方法的说明图。用图3更具体地说明上式(1)。
[0066] 图3(A)所示的贯穿孔101，在W贯穿孔101的重屯、为中屯、描绘出与其他贯穿孔的边 缘内切的半径最短的圆1〇3(与贯穿孔102内切。）的情况下，在圆103的内部包括6个除了贯 穿孔101W外的贯穿孔的重屯、。从而贯穿孔101纳入到B中。
[0067] 图3(B)所示的贯穿孔104,在W贯穿孔104的重屯、为中屯、描绘出与其他贯穿孔的边 缘内切的半径最短的圆1〇6(与贯穿孔105内切。）的情况下，在圆106的内部包括5个除了贯 穿孔104W外的贯穿孔的重屯、。从而，贯穿孔104不纳入到B中。
[0068] 并且，图3(B)所示的贯穿孔107,在W贯穿孔107的重屯、为中屯、描绘出与其他贯穿 孔的边缘内切的半径最短的圆1〇9(与贯穿孔108内切。）的情况下，在圆109的内部包括7个 除了贯穿孔107W外的贯穿孔的重屯、。从而贯穿孔107不纳入到B中。
[0069] 并且，从将后述导电通路设为直管结构的观点考虑，优选上述贯穿孔不具有分支 结构，即，阳极氧化膜的一个表面的每单位面积的贯穿孔数A与另一表面的每单位面积的贯 穿孔数B的比率优选为A/B = 0.90~1.10,更优选为A/B = 0.95~1.05,尤其优选为A/B = 0.98 ~1.02。
[0070] <导电通路〉
[0071] 上述导电通路设置于绝缘基材的多个贯穿孔内，且在绝缘基材的厚度方向上具有 导电的功能。
[0072] 构成导电通路的导电材料至少含有金属。该金属只要在绝缘基材的厚度方向上能 够导电，则并无特别限定，可优选例示出渗杂有金、银、铜、侣、儀、钻、鹤、儀、铜的氧化锡等。 其中，W根据国际退火铜标准[International A nneale Copper Standard(W下缩写为 "1八〔梦'）]的％标记（W下缩写为"％IACS")，为了获得20%IACSW上的较高的导电率，优选 为选自由铜、金、侣、儀、钻、银及鹤构成的组的至少1种。
[0073] 在此，％IACS表示将体积电阻率为1.7241 Χ10-2μ Qm设为导电率100%IAC S时的 导电率的比例。
[0074] 并且，在本发明中，相对于上述绝缘基材的厚度的上述导电通路的中屯、线的长度 (导电通路的长度/绝缘基材的厚度)优选为1.0~1.2,更优选为1.0~1.05。若相对于上述 绝缘基材的厚度的上述导电通路的中屯、线的长度在该范围内，则能够评价为上述导电通路 是直管结构，由于在导电通路中流过电信号时在导电通路的两端能够可靠地获得1对1的响 应，因此能够更适合将各向异性导电部件作为电子组件的检查用连接器或电连接部件而使 用。
[0075] 并且，在上述导电通路的两端从上述绝缘基材的两面突出的情况下，该突出部分 (图1 (B)中用符号9a及9b表示的部分。w下也称作"凸块"。）的高度优选在ο . Inm~lOOnm的 范围内，更优选在Inm~50nm的范围内，尤其优选在5nm~25nm的范围内。若凸块的高度在该 范围内，则能够提高与电子组件的电极(PAD)部分的接合性。
[0076] 并且，相邻的各导电通路的中屯、之间距离（图1中用符号10表示的部分。W下也称 作。间眠'。）优选为5皿~500皿，更优选为10皿~200皿，进一步优选为30皿~150皿。若间距 在该范围内，则容易保持导电通路的直径与导电通路之间的宽度(绝缘性的隔壁厚度)的平 衡。
[0077] <疏水膜〉
[0078] 本发明的微细结构体可W具有的任意的疏水膜，具有通过提高绝缘基材表面的疏 水性而抑制水分吸附于绝缘基材的功能。
[0079] 作为疏水膜，若为提高疏水性的疏水膜，则无特别限定，但优选作为ΗLB值 (Hy化ophile-Lipophile Balance值)较低的表面活性剂而起作用的化合物，具体而言，作 为HLB值为9 W下的表面活性剂而起作用的化合物。
[0080] 运种本发明的微细结构体能够适合作为各向异性导电部件而使用。
[0081] [微细结构体的制造方法]
[0082] W下，对本发明的结构体的制造方法进行详细说明。
[0083] 本发明的微细结构体的制造方法，具备:前体形成工序，在绝缘基材中，W连结相 邻的贯穿孔之间的最短距离的平均值成为lOnm~300nm的方式设置平均开口直径为5nm~ 500皿的多个贯穿孔之后，在多个贯穿孔的内部填充含有金属的导电材料而形成导电通路， 并得到前体;及
[0084] 烧成处理工序，在前体形成工序之后，WlOOrW上的溫度实施3小时W上的烧成 处理，得到相对于总质量的含水率为0.005%?下的微细结构体。
[0085] 并且，本发明的微细结构体的制造方法具有疏水化处理工序，该疏水化处理工序 在具有任意的疏水膜的情况下，在前体形成工序之后且在烧成处理工序之前，对前体表面 实施疏水化处理。
[0086] 接着，关于本发明的微细结构体的制造方法，对各处理工序进行详述。
[0087] <前体形成工序〉
[0088] 上述前体形成工序具备：
[0089] 阳极氧化处理工序，将阀金属基板进行阳极氧化；
[0090] 贯穿处理工序，在阳极氧化处理工序之后，贯穿通过阳极氧化所生成的多个细孔 而得到绝缘基材，该绝缘基材具有平均开口直径为5nm~500nm的多个贯穿孔，且连结相邻 的贯穿孔之间的最短距离的平均值为lOnm~300nm;及
[0091] 导电通路形成工序，在贯穿处理工序之后，在所得到的绝缘基材中的多个贯穿孔 的内部填充含有金属的导电材料而形成导电通路，并得到前体。
[0092] [阀金属基板]
[0093] 作为上述阀金属基板，若绝缘基材能够确保导电通路之间的绝缘性则无特别限 定，但优选为侣基板。作为侣基板可举出：纯侣板；W侣为主要成分并含有微量的不同元素 的合金板;对低纯度的侣（例如再利用材料)蒸锻高纯度侣的基板;对娃晶圆、石英、玻璃等 的表面，通过蒸锻、瓣射等方法包覆高纯度侣的基板;层压了侣的树脂基板等。
[0094]并且，在侣基板中，由后述阳极氧化处理工序设置阳极氧化膜的表面，优选侣纯度 为99.5质量％ ^上，更优选为99.9质量％ ^上，进一步优选为99.99质量％ ^上。若侣纯度 在上述范围内，则微孔排列的有序性良好。
[00M]并且，侣基板中实施后述阳极氧化处理工序的表面，优选预先实施脱脂处理及镜 面精加工处理。
[0096] 在此，关于热处理、脱脂处理及镜面精加工处理，能够实施与专利文献1 (日本特开 2008-270158号公报）的[0044]~[0054]段落中记载的各处理相同的处理。
[0097] [阳极氧化处理工序]
[0098] 上述阳极氧化工序是通过对阀金属基板实施阳极氧化处理而在阀金属基板的表 面形成具有多个细孔的阳极氧化膜的工序。
[0099] 本发明的制造方法中的阳极氧化处理能够利用W往公知的方法，但从提高细孔排 列的有序性且进一步可靠地确保平面方向的绝缘性的观点考虑，优选利用自有序化法或恒 压处理。
[0100] 阳极氧化处理中的电解液的平均流速优选为0.5~20.0 m/min，更优选为1.0~ 15.〇111/1]1；[]1，进一步优选为2.0~10.〇1]1/1]1；[]1。通过^上述范围的流速进行阳极氧化处理而能 够具有均匀且较高的有序性。
[0101] 阳极氧化处理能够利用例如在酸浓度为1~10质量％的溶液中将侣基板作为阳极 而通电的方法。
[0102] 作为使用于阳极氧化处理的溶液，优选为酸溶液，更优选为硫酸、憐酸、铭酸、草 酸、横酷胺酸、苯横酸、氨基横酸、乙醇酸、酒石酸、苹果酸、巧樣酸等，其中，尤其优选硫酸、 憐酸、草酸。运些酸可W单独使用，或者可W组合巧巾W上使用。
[0103] 阳极氧化处理的条件由于根据所使用的电解液而发生各种变化，因此不能一概而 定，但通常优选电解液浓度为0.1~20质量％、溶液溫度为-10~30°C、电流密度为0.01~ 20A/dm2、电压为3~300V、电解时间为0.5~30小时，更优选电解液浓度为0.5~15质量％、 溶液溫度为-5~25°C、电流密度为0.05~15A/dm2、电压为5~250V、电解时间为1~25小时， 进一步优选电解液浓度为1~10质量％、溶液溫度为0~20°C、电流密度为0.1~1 OA/dm2、电 压为10~200V、电解时间为2~20小时。
[0104] 阳极氧化处理的处理时间优选为0.5分钟~16小时，更优选为1分钟~12小时，进 一步优选为2分钟~8小时。
[0105] 在此，关于阳极氧化处理的自有序化法或恒压处理，能够实施与专利文献1(日本 特开2008-270158号公报）的[0056]~[010引段落及[图3]中记载的各处理相同的处理。
[0106] [贯穿处理工序]
[0107] 上述贯穿处理工序是在阳极氧化处理工序之后贯穿通过阳极氧化所生成的多个 细孔而得到具有多个贯穿孔的绝缘基材的工序。
[0108] 作为贯穿处理工序，具体而言，可W举出例如：在阳极氧化处理工序之后，将侣基 板进行溶解，并去除阳极氧化膜的底部的方法;及在阳极氧化处理工序之后对侣基板及侣 基板附近的阳极氧化膜进行切断的方法等。
[0109] 在此，关于贯穿处理工序中的运些方法，可W举出例如与专利文献1(日本特开 2008-270158号公报)的[0110]~[0121]段落和[图3]及[图4]中记载的各方法相同的方法。
[0110] [导电通路形成工序]
[0111] 上述导电通路形成工序是在贯穿处理工序之后对所得到的绝缘基材中的多个贯 穿孔的内部填充含有金属的导电材料而形成多个导电通路的工序。
[0112] 在此，所充填的金属与在上述微细结构体中说明的金属相同。
[0113] 并且，将金属填充于多个贯穿孔的方法，可W举出例如与专利文献1(日本特开 2008-270158号公报)的[0123 ]~[0126 ]段落及[图4 ]中记载的各方法相同的方法。
[0114] [表面平滑化处理]
[0115] 在本发明的制造方法中，在导电通路形成工序之后，优选具备通过化学机械研磨 处理等将表面及背面进行平滑化的表面平滑处理工序。
[0116] 通过进行化学机械研磨（CMP:化emical Mechanical Polishing)处理，能够使填 充金属后的表面及背面的平滑化，并能够去除附着于表面的多余的金属。
[0117] 在CMP处理中能够使用化jimi Inco巧orated公司制PNA肥化ITE-7000、H itacM Chemical Co.，Ltd.制GPX HSC800、Asahi Glass(Seimi Chemical)Co.，Ltd.审化klOOO等 CMP浆料。
[0118] 另外，由于不希望研磨阳极氧化膜，因此并不优选使用层间绝缘膜或势垒金属用 的浆料。
[0119] [修整处理]
[0120] 在本发明的制造方法中，在实施了导电通路形成工序或CMP处理的情况下，优选在 表面平滑处理工序之后具备修整处理工序。
[0121] 修整处理工序如下，在实施了导电通路形成工序或CMP处理的情况下，在表面平滑 处理工序之后，仅去除一部分微细结构体表面的绝缘基材，并使导电通路突出。
[0122] 在此，若为不溶解构成导电通路的金属的条件，则能够通过接触于在去除上述阳 极氧化膜的底部时使用的酸水溶液或碱水溶液的例如浸溃法及喷涂法等进行修整处理。尤 其，在修整处理中优选使用容易管理溶解速度的憐酸。
[0123] 通过实施运种前体形成工序，能够在绝缘基材中W连结相邻的贯穿孔之间的最短 距离的平均值为lOnm~300nm的方式设置平均开口直径为5nm~500nm的多个贯穿孔，得到 在该多个贯穿孔的内部填充含有金属的导电材料而形成导电通路的前体。
[0124] 在此，前体形成工序包括将绝缘基材暴露于水分的工序。例如在阳极氧化处理工 序中，将侣基板浸溃于酸性液体中进行阳极氧化，在导电通路形成工序中，由电解电锻法等 将金属填充于绝缘基材的多个贯穿孔，进而在各工序前后实施水洗处理。如此在前体形成 工序中绝缘基材屡次被暴露于水分，因此在绝缘基材的表面及内部含有多余的水分。
[0125] 在本发明中，通过后述的烧成处理工序去除在该前体形成工序中在绝缘基材中含 有的水分。
[0126] <烧成处理工序〉
[0127] 上述烧成处理工序如下，在前体形成工序之后，WlOOrW上的溫度实施3小时W 上的烧成处理，得到相对于总质量的含水率为0.005% W下的微细结构体。
[01%]并且，烧成处理工序优选W最高溫度为150°CW上的溫度进行烧成，由此微细结构 体的含水率显著地减少，从而能够进一步大幅提高绝缘基板的绝缘耐压。并且，烧成处理工 序优选W最高溫度为600°CW下的溫度进行烧成，由此能够抑制微细结构体因烧成而进一 步大幅劣化。
[0129] 并且，烧成处理工序优选WlOOrW上的溫度实施5小时W上的烧成，更优选WlOO 上的溫度实施10小时W上的烧成。由此，微细结构体的含水率显著地减少，从而能够进 一步大幅提高绝缘基板的绝缘耐压。
[0130] 并且，优选在最高溫度下烧成10分钟W上，更优选烧成1小时W上。例如在最高溫 度为200°C的情况下，优选烧成1小时W上，更优选烧成2小时W上，进一步优选烧成3小时W 上。
[0131 ]并且，烧成处理工序优选在氧浓度为0.1 % W下的减压气氛下进行，更优选在氧浓 度为0.01 % W下的减压气氛下进行。由此微细结构体的含水率显著减少，从而能够进一步 大幅提高绝缘基板的绝缘耐压。另外，由于烧成处理中的导电通路的氧化得到抑制，因此能 够进一步大幅提高导电通路的导电率。
[0132] 在此，作为减压气氛的装置，例如能够使用通常的真空累。
[0133] <疏水化处理工序〉
[0134] 上述疏水化处理工序如下，在前体形成工序之后，在前体的表面形成疏水膜。
[0135] 在此，优选通过对前体给予HLB值为9W下的表面活性剂而进行疏水化处理。
[0136] 运种通过给予表面活性剂而进行的疏水化处理是通过制备溶解表面活性剂的处 理液并将该处理液供给到前体而进行的。
[0137] 作为处理液的供给方法，可W举出例如在前体上涂布处理液的方法、将前体浸溃 于处理液中的方法等。
[0138] 另外，作为运种疏水化处理，可W举出例如在日本特开2009-68076号公报的 [0079 ]~[0089 ]段落中记载的处理方法。
[0139] [多层配线基板]
[0140] W下，关于本发明的多层配线基板进行详细说明。
[0141] 本发明的多层配线基板为具有上述微细结构体和一对配线基板的多层配线基板， 所述一对配线基板夹持微细结构体而配置，并经由导电通路彼此电连接。
[0142] 接着，用图4及图5对本发明的多层配线基板的结构进行说明。
[0143] 图4是表示本发明的多层配线基板的优选实施方式的一例的示意图。
[0144] 如图4所示，多层配线基板21具有作为各向异性导电部件而使用的微细结构体1和 夹持该微细结构体1而配置的一对配线基板22a及22b，在微细结构体1中，在厚度方向上贯 穿绝缘基材2的多个贯穿孔4中配置的导电通路3的两端部，分别连接有配线基板22a的电极 23a和配线基板22b的电极23b。
[0145] 并且，优选多层配线基板21具有多个微细结构体1和多个配线基板22,并通过微细 结构体1和配线基板22交替层叠，多个配线基板22经由多个微细结构体1的导电通路3彼此 电连接。例如，如图5所示，多层配线基板21通过2个微细结构体la及化和3个配线基板22a~ 22c交替层叠，经由微细结构体la的导电通路3能够将配线基板22a和配线基板22b彼此电连 接，并且经由微细结构体lb的导电通路3能够将配线基板22b和配线基板22c彼此电连接。如 此，通过层叠多个配线基板22a~22c能够提高放热性，从而提高装置的可靠性。
[0146] 在此，在本发明中，由于微细结构体的含水率相对于总质量降低为0.005%?下， 因此能够抑制在隔开被微细化的导电通路之间的绝缘基材中形成基于水分的导电路径，并 能够确保微细的导电通路且能够提高绝缘基材的绝缘耐压。由此，能够使多个导电通路对 应于配线被复杂化的配线基板，并且能够对被高电压化的配线基板确保导电通路之间的绝 缘性。
[0147] 运种本发明的多层配线基板能够适合作为半导体封装而使用。
[0148] 在此，作为半导体封装，可W举出例如在上述本发明的多层配线基板的两面具有 半导体元件的方式。
[0149] 作为半导体元件并无特别限定，能够举出例如逻辑集成电路[例如、ASIC (Application Specific Integrated Circuit)、FPGA(Field Programmabl e Gate Array)、ASSP(Application Specific Standard Product)等]、微处理器[例如CPU (Cental Processing Unit)、GPU(Graphics Processing Unit)等]、存储器[例如DRAM (Dynamic Random Access Memory)、HMC(Hyb rid Memory Cube)、MRAM(Magnetoresistive Random Access Memory)和PC M(Phase-Change Memory)、ReRAM(Resistance Random Access Memoir) JeRAIVKFerroelechic Random Access Memoir)、快闪存储器等]、Li曲t 血itting Diode(W下缩写为"LE护。）[例如便携终端的微型闪存、车载用、投影机光源、LCD 背光、普通照明等]、功率设备、模拟集成电路[例如DC(Direct Current)-DC(Direct Current)变频器、绝缘栅双极型晶体管（Insul ated Gate Bipolar Transistor:IGBT) 等]、MEMS(Mic;ro Electro Mechani cal Systems)[例如加速度传感器、压力传感器、振子、 巧螺仪传感器等]、无线[例如GPS(Global Positioning System)、FM(Frequency Modulation)、NFC(Near field communication)、RFEM(RF Expansion Module)、MMIC (Monolithic Microwave Integrated Circuit)、WLAN(Wireless LocalArea Network) 等]、离散元件、CMOS(Complementary Metal Oxide Semiconductor)、CM0S图像传感器、相 机模块、Passive 设备、SAW( Surface Acoustic Wave)滤波器、RF (高频）滤波器、IPD (integrated passive devices)等。
[0150] 实施例
[0151] W下，根据实施例对本发明进行进一步详细说明。W下实施例所示的材料、使用 量、比例、处理内容、处理顺序等，只要不脱离本发明的主旨则能够适当地进行变更。从而本 发明的范围不由W下所示的实施例限定地解释。
[0152] (实施例1)
[0153] (A)镜面精加工处理（电解研磨处理）
[0154] 将高纯度侣基板(Sumitomo Li曲t Metal Co.，Ltd.制，纯度为99.99质量％、厚度 为0.4mm)进行切断，W便能够WlOcm2的面积进行阳极氧化处理，并使用下述组成的电解研 磨液，在电压为25V、溶液溫度为65°C、溶液流速为3.0m/min的条件下，实施了电解研磨处 理。
[0155] 阴极设为碳电极，电源使用了GP0110-30R(Takasago，LTD.制）。并且使用满流流量 监测器FLM22-10PCW (AS 0肥Co巧oration制）测量电解液的流速。
[0156] (电解研磨液组成）
[0157] · 85质量％憐酸（Wako 化re Qiemical Industries，Ltd.制）660mL [015 引.纯水 leOmL
[0159].硫酸 150mL
[0160] ?乙二醇 30mL
[0161] (B)阳极氧化处理工序
[0162] 对电解研磨处理后的侣基板，W0.20mol/L硫酸的电解液，在电压为20V、溶液溫度 为l〇°C、溶液流速为3.0m/min的条件下，实施了 5小时的预阳极氧化处理。
[0163] 之后，对进行了预阳极氧化处理后的侣基板，实施了在0.2mol/L无水铭酸、 0.6mol/L憐酸的混合水溶液(溶液溫度:50°C)中浸溃12小时的脱膜处理。
[0164] 之后，在0.20mo 1 /L硫酸的电解液中，在电压为20V、溶液溫度为10°C、溶液流速为 3.Om/min的条件下，实施12小时的再阳极氧化处理，得到膜厚为100皿的阳极氧化膜。
[0165] 另外，在预阳极氧化处理及再阳极氧化处理中均将阴极设为不诱钢电极，电源使 用了6?0110-303(了日4日3日旨〇，^0.制）。并且，冷却装置使用了舶〇(：〇〇16036(￥日111日1〇 Scientific Co.，Ltd.制）、揽拌加溫装置使用了化irstirr er PS-10(KEYE；LA Tokyo Rikakikai Co.，LTD.制）。另外，使用满流流量监测器FLM22-10PCW(AS 0肥 Co巧oration 审IJ)测量电解液的流速。
[0166] (C)贯穿处理工序
[0167] 接着，通过在20质量％的氯化隶水溶液(升隶）中，在20°C下浸溃3小时而溶解侣基 板，进而在5质量％的憐酸中，在30°C下浸溃30分钟，从而去除阳极氧化膜的底部，制作出具 有多个贯穿孔的结构体(绝缘基材）。
[0168] (D)加热处理
[0169] 接着，对上述所得到的结构体，W溫度400°C实施了 1小时的加热处理。
[0170] 化)电极膜形成处理
[0171] 接着，对进行上述加热处理后的阳极氧化膜的一表面实施了形成电极膜的处理。
[0172] 目P，将0.7g/L的氯金酸水溶液涂布于一表面，并W140°C/1分钟进行干燥，进而W 500°C/1小时进行烧成处理，制作出锻金核。
[0173] 然后，使用PreciousFab ACG2000基础溶液/还原溶液化lectroplating Engineers of化pan Ltd.制）作为无电解电锻溶液，进行50°C/1小时的浸溃处理，形成无 空隙的电极膜。
[0174] (F)导电通路形成工序
[0175] 接着，使铜电极紧密接触于形成有上述电极膜的一面，将该铜电极作为阴极，将销 金作为正极，实施了电解电锻处理。通过使用W下所示组成的铜电锻溶液并实施恒流电解， 制作出在贯穿孔中填充有铜的微细结构体。
[0176] 在此，恒流电解中使用YAMAM0T0-MS C0.，LTD.制的电锻装置，并使用H0KUT0 DENK0 C0RP.制的电源化Z-3000)，在电锻溶液中进行循环伏安测试而确认沉积电位之后， 在W下所示的条件下实施了处理。
[0177] <铜电锻溶液组成〉 ?硫酸爾.H)〇g/L ?硫酸 5〇g/L
[017引?盐酸 巧g/L ?温度 2自。C ?电流密度lOA/dm2
[0179] (G)表面平滑化处理工序
[0180] 接着，对填充有金属的结构体的表面及背面实施CMP处理，对膜厚为80μπι的结构 体，从两面分别研磨15μπι，由此去除形成于阳极氧化膜上的电极膜，并且对阳极氧化膜的表 面及背面进行平滑化，从而得到膜厚50WI1的结构体。
[0181] 作为CMP浆料，使用了化jimi Inco巧orated制的ΡΝΑ肥化口Ε-7000。
[0182] 在CMP处理之后，用FE-SEM观察结构体的表面时，成为填充金属的一部分从阳极氧 化膜的表面溢出的形状。
[0183] (H)修整处理
[0184] 接着，将CMP处理后的结构体浸溃于憐酸溶液中，选择性地溶解阳极氧化膜，由此 使填充于多个贯穿孔中的充填金属的圆柱突出而得到结构体。憐酸溶液使用与上述贯穿处 理相同的溶液，并将处理时间设为5分钟。
[01化](I)烧成处理
[0186] 接着，如下述第1表所示，将修整处理后的结构体在氧浓度为0.001 %的减压气氛 下W最高溫度200°C的溫度进行了60min的烧成处理。此时，在烧成处理中，经过升溫时间 60min而升溫到最高溫度200°C，在最高溫度200°C下保持60min之后，经过降溫时间lOOOmin 而降溫。由此得到在l〇〇°CW上的溫度下保持eOOmin的微细结构体。
[0187] 通过用FE-SEM来观察如此得到的微细结构体的表面照片（放大率50000倍），确认 到贯穿孔的平均开口直径为30nm，贯穿孔之间的平均最短距离为33nm。另外，在使用聚焦离 子束[Focused Ion Beam(W下也缩写为"FIB")]对微细结构体进行切削加工之后，用FE- SEM观察其截面照片(放大率50000倍），由此确认到阳极氧化膜的厚度为100μπι，从阳极氧化 膜的表面突出的导电通路的突出部分的高度（凸块高度）的平均值为lOnm。并且，确认到相 对于阳极氧化膜的厚度的导电通路的中屯、线的长度(导电通路的长度/阳极氧化膜的厚度） 为1.01。
[01则（实施例2)
[0189] 通过由W下所示方法进行阳极氧化处理工序，将贯穿孔的平均开口直径变更为 6化m，并且将贯穿孔之间的平均最短距离变更为40加1，除此W外，W与实施例1相同的方法 制作出微细结构体。
[0190] (B)阳极氧化处理工序
[0191] 对进行了电解研磨处理后的侣基板，在0.50mol/L草酸的电解液中，在电压为40V、 溶液溫度为15°C、溶液流速为3.Om/min的条件下，实施了 5小时的预阳极氧化处理。
[0192] 之后，对进行了预阳极氧化处理后的侣基板，实施了在0.2mol/L无水铭酸、 0.6mol/L憐酸的混合水溶液(溶液溫度:50°C)中浸溃12小时的脱膜处理。
[0193] 之后，在0.50mo 1 /L草酸的电解液中，在电压为40V、溶液溫度为15 °C、溶液流速为 3.0m/min的条件下，实施10小时的再阳极氧化处理，得到膜厚80WI1的阳极氧化膜。
[0194] 另外，阳极氧化处理均将阴极设为不诱钢电极，电源使用了GP0110-30R (Takasago，LTD.制）。并且，冷却装置使用了化oCool 抓36(Yamato Scien tific Co.，Ltd. 制）、揽拌加溫装置使用了化irstirrer PS-10(KEYELA Toky ο R化aldkai Co.，LTD.制）。 另外，使用满流流量监测器FLM22-10PCW(AS 0肥Co巧oration制）来测量电解液的流速。 [01M]并且，与实施例1相同，通过用FE-SEM来观察进行了烧成处理后而得到的微细结构 体，确认到阳极氧化膜的厚度为80μπι，贯穿孔的平均开口直径为60nm，贯穿孔之间的平均最 短距离为40nm。
[0196] (实施例3)
[0197] 在阳极氧化处理工序中，使用0.50mol/L丙二酸的电解液来代替硫酸，通过在电压 115V、溶液溫度：TC的条件下实施18小时的再阳极氧化处理，将贯穿孔的平均开口直径变更 为150加1，并且将贯穿孔之间的平均最短距离变更为150加1，除此W外，W与实施例1相同的 方法制作出微细结构体。
[019引（实施例4、5、7及8)
[0199] 按照第1表来变更烧成处理的条件，除此W外，W与实施例1相同的方法制作出微 细结构体。
[0200] (实施例6)
[0201] 将进行修整处理后的结构体浸溃于下述组成的疏水化处理液中5分钟之后，实施 烧成处理，将在绝缘基材的内部所含有的水分和疏水化处理液的溶剂一同挥发去除，由此 对结构体的表面给予作为表面活性剂而起作用的疏水膜，除此W外，W与实施例1相同的方 法制作出微细结构体。
[0202] <疏水化处理液〉
[020；3] · G0-4(聚氧乙締山梨醇四油酸醋、皿B值二8.5、刷出〇 Chemicals防.，L td.制）0.025邑
[0204] ?甲基乙基酬 30.00g
[0205] (实施例9)
[0206] 在导电通路形成工序中，使用W下所示组成的儀电锻溶液来实施恒流电解，由此 形成将儀填充于贯穿孔的导电通路，除此W外，W与实施例1相同的方法制作出微细结构 体。
[0207] <儀电锻溶液组成〉 ?硫酸媒30()g'化 ?氯化媒6(也/[.
[0208] ·测酸 40g/L ?温废5(rc ?电流密渡?Α/dr
[0209] (实施例10)
[0210] 在导电通路形成工序中，将保持为60°C的20质量％的氯金酸钢溶液作为电解质而 使用并实施电位扫描电解，由此形成将金填充于贯穿孔的导电通路，除此w外，w与实施例 1相同的方法制作出微细结构体。
[0別。在此，电位扫描电解中使用YAMAMOTO-MS Co.，Ltd.审揃电锻装置，并使用册KUTO DENK0 C0RP.制的电源化Z-3000)，在电锻溶液中进行循环伏安测试而确认沉积电位之后， 将覆膜侧的电位从0V逐渐变更至2V。电位的变更速度为0.5mV/sec，电解的总处理时间为 4000秒。
[0212] (比较例1)
[0213] 除去了烧成处理，除此W外，W与实施例1相同的方法制作出微细结构体。
[0214] (比较例2)
[0215] 除去了烧成处理，除此W外，从与实施例2相同的方法制作出微细结构体。
[0216] (比较例3及5)
[0217] 除了按照第1表变更烧成处理的条件W外，W与实施例1相同的方法制作出微细结 构体。
[021引（比较例4)
[0219] 除了按照第1表变更烧成处理的条件W外，W与实施例3相同的方法制作出微细结 构体。
[0220] [表1]
[02別]第1表 [0222]
[0。引在此，由FE-SEM拍摄阳极氧化膜的表面照片(放大率50000倍），并作为测定50点的 平均值算出在所制作的微细结构体中形成的多个贯穿孔的平均开口直径。该结果在下述第 2表中示出。
[0224]并且，由FE-SEM拍摄阳极氧化膜的表面照片(放大率50000倍），并作为测定50点的 平均值算出在所制作的微细结构体中形成的贯穿孔之间的平均最短距离。该结果在下述第 2表中示出。
[0225] 并且，使用FIB对微细结构体进行切削加工之后，由FE-SB1拍摄阳极氧化膜的截面 照片(放大率50000倍），并作为测定50点的平均值算出在所制作的微细结构体中形成的导 电通路的凸块平均高度。该结果在下述第2表中示出。
[0226] 另外，测定在23°C、相对湿度为30~60%的条件下放置10天之后的微细结构体的 质量(加热前质量)之后，使用Q500型热量计测量装置(TA Instr皿ents化pan Ltd.制），在 氮气氛下，W升溫速度l〇°C/min加热微细结构体，测定达到150°C时的微细结构体的质量 (加热后质量），并根据[(加热前质量-加热后质量)/加热前质量]X 100算出所制作的微细 结构体的含水率。该结果在下述第2表中示出。
[0227] 另外，在下述第2表中，表示在绝缘基材的表面上未形成有疏水膜。
[022引[表 2]
[0229] 第 2表
[0230]
[0231] (评价方法）
[0232] 如图6所示，在分开500nm的导电通路上，使用探测器（纳米探测器NE-4000、 Hitachi Hi曲-Technologies Corporation制）连接一对探头P，从而使所施加的电压逐渐 上升，并使用半导体设备分析仪(B1500A、Agilent Techno logies Co.，Ltd.制）测定出电 流开始流动的时刻的电压值，从而测定出绝缘基材的最低绝缘耐压。在下述第3表中示出该 结果。
[0233] 在对所制作的微细结构体实施高溫高湿保管处理之后，W相同的方法，在分开 500nm的导电通路上，使用探测器（纳米探测器肥-4000、Hitachi High-Technologies Co巧oration制)连接一对探头P，从而使所施加的电压逐渐上升，并使用半导体设备分析仪 (B1500A、Agilent Technologies Co.，Ltd.制)测定出电流开始流动的时刻的电压值，从而 得到实施了高溫高湿保管处理的绝缘基材的最低绝缘耐压。在此，在溫度为85°C且相对湿 度为85%畑的环境下，将微细结构体放置100小时，由此进行了高溫高湿保管处理。该结果 在下述第3表中示出。
[0234] 另外，在下述第2表中，"一"表示未测定实施了高溫高湿保管处理的绝缘基材的最 低绝缘耐压。
[0235] 关于导电通路的导电率，测定导电通路的体积电阻率，算出将作为IACS的基准的 体积电阻率1.7241 Xl0-2μΩm作为导电率100%IACS时的测定值的比例。该结果在下述第3 表中示出。
[0236] 在此，如图7所示，在微细结构体的单面，通过瓣射法而制作3WI1厚度的电极，从而 将导电路径之间进行电连接，并且使用探测器（纳米探测器NE-4000、Hitachi High- Technologies Co巧oration制)将一对探头P连接于相邻的导电通路而施加规定的电压，并 使用半导体设备分析仪(B1500A、Agilent Technologies Co.，Ltd.制）测定在导电通路之 间流过的电流I的电流值，利用由此求出的电阻值R并根据P = R · A/L算出导电通路的体积 电阻率。在此，P表示体积电阻率，A表示导电通路的截面面积(r23i)，L表示导电通路的长度。 另外，在贯穿孔的部分，使用FIB对阳极氧化膜进行切削加工之后，由FF-SEM拍摄其截面照 片(放大率50000倍），从而测定出导电通路的半径r及长度L。
[0237] [表 3]
[023引第3表 [0239]
[0240]
[0241] 由表1所示结果可知，使贯穿孔的平均开口直径在20nm~200nm的范围内变化，且 使贯穿孔之间的平均最短距离在10皿~300皿的范围内变化的实施例1~3, W100 °C W上的 溫度实施3小时W上的烧成处理，从而将微细结构体的含水率相对于总质量设为0.005%? 下，由此绝缘基板的最低绝缘耐压均显示出10VW上的较高的值。
[0242] 并且，通过WlOOrW上的溫度实施3小时W上的烧成处理而将微细结构体的含水 率相对于总质量设为0.005% W下的实施例1~10,与通过未实施烧成处理或者W100°CW 上的溫度实施小于3小时的烧成处理而使微细结构体的含水率相对于总质量超过0.005% 的比较例1~5相比，可知绝缘基板的最低绝缘耐压大幅提高。
[0243] 并且，在氧浓度为0.1% W下的减压气氛中实施烧成处理的实施例7,与在氧浓度 超过0.1 %的大气气氛中实施烧成处理的实施例8相比，可知绝缘基板的最低绝缘耐压提 高，进而导电通路的导电率显著提高为20% IACSW上。
[0244] 并且，对绝缘基材的表面给予疏水膜的实施例6,与对绝缘基材的表面未给予疏水 膜的实施例1相比，在实施高溫高湿保管处理之前和之后，绝缘基材的最低绝缘耐压维持得 较高，可知通过防止大气中的水分附着于绝缘基材而维持绝缘基材的绝缘耐压。
[0245] 并且，变更导电通路的金属种类的实施例1、9及10均显示出较高值的绝缘基板的 最低绝缘耐压，掲示了与导电通路的金属种类无关便能够提高绝缘基板的绝缘耐压。
[0246] 符号说明
[0247] 1、laab-微细结构体，2-绝缘基材，2a--表面，2b-另一表面，3-导电通路，4-贯穿 孔，5-疏水膜，6-贯穿孔的开口直径，7-连结贯穿孔之间的最短距离，8-绝缘基材的厚度， 21-多层配线基板，22a、2化、22c-配线基板，23曰、236、23(：、23(1-电极，？-探头，101、102、104、 105、107、108-贯穿孔，103、106、109-圆。
【主权项】
1. 一种微细结构体，具有:绝缘基材，具有多个贯穿孔;及导电通路，由填充于多个所述 贯穿孔的内部且含有金属的导电材料构成，其中， 多个所述贯穿孔的平均开口直径为5nm~500nm， 连结彼此相邻的所述贯穿孔之间的最短距离的平均值为lOnm~300nm， 相对于微细结构体的总质量的含水率为〇 .005%以下。2. 根据权利要求1所述的微细结构体，其中， 所述绝缘基材为铝的阳极氧化膜。3. 根据权利要求1或2所述的微细结构体，其中， 所述微细结构体用作各向异性导电部件。4. 一种多层配线基板，具有:权利要求3所述的微细结构体;及一对配线基板，夹持所述 微细结构体而配置，并经由导电通路彼此电连接。5. -种半导体封装，其使用了权利要求4所述的多层配线基板。6. -种微细结构体的制造方法，具备： 前体形成工序，在绝缘基材中，以连结相邻的所述贯穿孔之间的最短距离的平均值为 10hm~300nm的方式设置平均开口直径为5nm~500nm的多个贯穿孔之后，在多个所述贯穿 孔的内部填充含有金属的导电材料而形成导电通路，并获得前体;及 烧成处理工序，在所述前体形成工序之后，以l〇〇°C以上的温度实施3小时以上的烧成 处理，得到相对于总质量的含水率为0.005%以下的微细结构体。7. 根据权利要求6所述的微细结构体的制造方法，其中， 在氧浓度为〇. 1 %以下的减压气氛中进行所述烧成处理工序。
【文档编号】H01R43/00GK106063041SQ201580004364
【公开日】2016年10月26日
【申请日】2015年1月19日
【发明人】山下广祐
【申请人】富士胶片株式会社