半导体结构及其制造方法
【专利摘要】本发明提供了一种用于制造半导体结构的方法。多个沟槽形成在衬底中。沟槽限定位于其之间的至少一个鳍。鳍被氢退火。介电材料形成在沟槽中。沟槽中的介电材料被凹入。本发明还提供了一种半导体结构。
【专利说明】半导体结构及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2015年4月24日提交的美国临时专利申请第62/152，192号的优先权，其全部内容通过引用结合于此作为参考。
技术领域
[0003]本申请通常涉及半导体器件，更具体地，涉及鳍状场效应晶体管(FinFET)。
【背景技术】
[0004]双栅极金属氧化物半导体场效应晶体管(双栅极M0SFET)是将两个栅极结合至单一器件中的M0SFET。由于它们的结构包括从衬底延伸的薄的“鳍”，因此这些器件也被称为鳍状场效应晶体管(FinFET)。双栅极为在沟道的两侧上的允许从两侧对沟道进行栅极控制的栅极。此外，FinFET可降低短沟道效应并提供高电流。其它FinFET结构也可包括三个或多个有效栅极。
【发明内容】
[0005]根据本发明的一方面，提供了一种用于制造半导体结构的方法，该方法包括:在衬底中形成多个沟槽，其中沟槽限定位于沟槽之间的至少一个鳍;氢退火鳍;在沟槽中形成介电材料;以及在沟槽中凹入介电材料。
[0006]根据本发明的一个实施例，氢退火在包括水蒸气(H2O)的空气中执行。
[0007]根据本发明的一个实施例，氢退火在包括氨气(NH3)的空气中执行。
[0008]根据本发明的一个实施例，进一步包括:在形成介电材料之前以及氢退火鳍之后，在沟槽的侧壁和底表面上形成至少一个第一衬垫层。
[0009]根据本发明的一个实施例，通过热氧化形成第一衬垫层。
[0010]根据本发明的一个实施例，通过采用原位蒸气生成(ISSG)的热氧化形成第一衬垫层。
[0011]根据本发明的一个实施例，进一步包括:在第一衬垫层上形成至少一个第二衬垫层。
[0012]根据本发明的一个实施例，通过化学汽相沉积(CVD)形成第二衬垫层。
[0013]根据本发明的一个实施例，进一步包括:在无氧环境中退火鳍。
[0014]根据本发明的另一方面，提供了一种用于制造半导体结构的方法，该方法包括:在包括含氢气体的空气中退火衬底，其中衬底具有设置在衬底上的多个鳍以及分离鳍的至少一个沟槽;以介电材料填充沟槽;以及移除介电材料的上部部分以暴露鳍的上部部分。
[0015]根据本发明的一个实施例，含氢气体包括水蒸气(H2O)。
[0016]根据本发明的一个实施例，含氢气体包括氨气(NH3)。
[0017]根据本发明的又一方面，提供了一种半导体结构，包括:衬底，衬底具有多个沟槽以限定位于沟槽之间的至少一个鳍，其中鳍具有至少一个氢终止表面；以及介电材料，介电材料设置在沟槽中并围绕鳍的底部部分。
[0018]根据本发明的一个实施例，氢终止表面具有以至少一个氢原子终止的至少一个自由键。
[0019]根据本发明的一个实施例，氢终止表面被平顺至原子等级。
[0020]根据本发明的一个实施例，鳍由娃(Si)制成，并且氢终止表面具有至少一个娃-氢(S1-H)键。
[0021]根据本发明的一个实施例，进一步包括:设置在介电材料和鳍之间的至少一个衬垫层。
[0022]根据本发明的一个实施例，鳍具有与衬垫层的界面，并且界面具有在至少一个氢原子处终止的至少一个自由键。
[0023]根据本发明的一个实施例，至少一个沟槽具有至少一个侧壁，侧壁具有被介电材料覆盖的掩埋部分，并且掩埋部分具有在至少一个氢原子处终止的至少一个自由键。
[0024]根据本发明的一个实施例，至少一个沟槽具有被介电材料覆盖的底表面，并且底表面具有在至少一个氢原子处终止的至少一个自由键。
【附图说明】
[0025]当结合附图进行阅读时，通过以下详细描述可以更好地理解本发明的各个方面。应该注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了清楚讨论，各个部件的尺寸可以任意地增大或缩小。
[0026]图1是根据本发明的一些实施例的用于制造半导体结构的方法的流程图。
[0027]图2至图9是根据本发明的一些实施例的处于各个制造阶段的半导体结构的截面图。
【具体实施方式】
[0028]以下公开内容提供了许多用于实现所提供主题的不同特征的许多不同实施例或实例。以下描述组件或布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在约束本发明。例如，在以下的描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成其他部件使得第一部件和第二部分不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这些重复是为了简化和清楚的目的，并且其本身并不表示所讨论的多个实施例和/或配置之间的关系。
[0029]此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除图中所示的定向之外，空间关系术语还包括使用或操作中器件的不同定向。装置可以以其他方式定向(旋转90度或在其他方位上)，以及本文使用的空间相对描述符可以同样地作相应的解释。
[0030]图1是根据本发明的一些实施例的用于制造半导体结构的方法的流程图。图2至图9是根据本发明的一些实施例的处于各个制造阶段的半导体结构的截面图。该方法开始于框10，其中在衬底120上形成硬掩模层110(如图2所示)。方法继续至框20，其中在衬底120中形成沟槽122(如图3所示)。方法继续至框30，其中衬底120被氢气退火(如图3所示)。方法继续至框40，其中在沟槽122的侧壁S和底表面B上形成第一衬垫层130(如图4所示)。方法继续至框50，其中在第一衬垫层130上形成第二衬垫层140(如图5所示)。方法继续至框60，其中介电材料150过填充沟槽122 (如图6所示)ο方法继续至框70，其中移除沟槽122外部的过量介电材料150(如图7所示)。方法继续至框80，其中移除硬掩模层110(如图8所示)。方法继续至框90，其中凹入沟槽122中的介电材料150(如图9所示)。
[0031]参照图2。硬掩模层110形成在衬底120上并具有位于其中的开口112以限定鳍，其在后续步骤中形成。衬底120可由半导体材料制成，例如金刚石、硅(Si)、锗(Ge)、碳化硅(SiC)、硅锗(SiGe)或它们的结合。衬底120例如掺杂或未掺杂块状硅(Si)。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
[0032]硬掩模层110可由能够阻挡水分子(H2O)和氧(O)的阻挡材料制成。在一些实施例中，硬掩模层110例如由氮化硅(Si3N4)制成。硬掩模层110的厚度介于约400埃至约2000埃的范围内。例如，通过化学汽相沉积(CVD)、低压化学汽相沉积(LPCVD)、等离子体增强化学汽相沉积(PECVD)或其它沉积工艺形成硬掩模层110。
[0033]术语“大约”可被应用为修改任何定量表示，在不引起其所涉及的基础功能发生改变的情况下，定量表示可允许改变。例如，如果其阻挡能力没有本质上改变，本文公开的具有介于约400埃至约2000埃的范围内厚度的硬掩模层110可允许具有稍微小于400埃的厚度。
[0034]在形成硬掩模层110之前，在衬底120上形成阻挡层115。阻挡层115由可提高硬掩模层110与衬底120之间粘附性的材料制成。在一些实施例中，阻挡层115例如由氧化硅(S12)制成。阻挡层115的厚度介于约50埃至约200埃的范围内。阻挡层115例如由热氧化、化学汽相沉积(CVD)或其它沉积工艺形成。
[0035]虽然图2示出了阻挡层115被夹置在硬掩模层110和衬底120之间，但是阻挡层115可允许被省略。在一些实施例中，如果硬掩模层110和衬底120之间的粘附性在可接受的等级内，则硬掩模层110可在省略阻挡层115的情况下形成在衬底120上。
[0036]硬掩模层110和阻挡层115被图案化以在其中形成开口112从而暴露衬底120的一部分，其中沟槽在随后的步骤中形成。硬掩模层110和阻挡层115通过光刻和蚀刻工艺图案化。光刻和蚀刻工艺包括光刻胶应用、曝光、显影、蚀刻和光刻胶移除。例如通过旋转涂布将光刻胶应用在硬掩模层110上。然后光刻胶被预烘焙以去除过量的光刻胶溶剂。在预烘焙之后，光刻胶被暴露至强光图案。暴露至光引起化学变化，其允许一些光刻胶在显影剂中可溶。曝光后烘焙(PEB)可在显影之前执行以帮助降低由入射光的破坏性和结构性的干涉图案引起的驻波现象。显影剂然后施加在光刻胶上以移除在显影剂中可溶的一些光刻胶。剩余的光刻胶然后被后烘焙以固化剩余的光刻胶。蚀刻未被剩余的光刻胶保护的硬掩模层110和阻挡层115的部分以形成开口 112。硬掩模层110和阻挡层115的蚀刻可例如为反应性离子蚀刻(RIE)。
[0037]反应性离子蚀刻(RIE)为干蚀刻的一种类型，其具有不同于湿蚀刻的特性。反应性离子蚀刻(RIE)使用化学反应等离子体以形成开口 112。等离子体由电磁场在低压(真空)下产生。来自化学反应等离子体的高能量离子轰击硬掩模层110和阻挡层115并与它们反应。在一些实施例中，基于反应性离子蚀刻(RIE)的碳氟化合物或氢碳氟化合物可用于形成开P112o
[0038]在蚀刻硬掩模层110和阻挡层115之后，例如通过等离子体灰化或剥离从硬掩模层110移除光刻胶。等离子体灰化使用等离子体源以产生单原子反应组分，诸如氧或氟。反应组分与光刻胶结合以形成灰分，其由真空栗移除。剥离使用诸如丙酮或苯酚溶剂的光刻胶剥离剂以将光刻胶从硬掩模层110移除。
[0039]在硬掩模层110和阻挡层115被图案化之后，可执行清洗工艺以移除衬底120的自然氧。在一些实施例中，当衬底120由硅(Si)制成时，衬底120的自然氧可通过氢氟酸(HF)移除。清洗工艺是可选的。在一些实施例中，如果衬底120的自然氧在可接受的等级内，则清洗工艺可被省略。
[0040]参照图3。沟槽122形成在衬底120中。沟槽122限定鳍124。也就是说，沟槽122将鳍124彼此分开。为了在衬底120中形成沟槽122，通过诸如反应性离子蚀刻(RIE)的蚀刻工艺将通过开口 112的衬底120的暴露部分移除。
[0041]在一些实施例中，基于反应性离子蚀刻(RIE)的氯(Cl)或溴(Br)可用于形成沟槽122。至少一个沟槽122的深度介于约0.3μπι至约0.5μπι的范围内。至少一个沟槽122具有至少一个侧壁S、底表面B以及位于侧壁S和由底表面B延伸出的平面之间的锥形角度α。沟槽122的锥形角度α介于约78°至约88°的范围内。
[0042]在鳍124形成之后，鳍124和衬底120被氢气退火，以使沟槽122的侧壁S和底表面B平顺。也就是说，鳍124和衬底120在包括含氢气体的空气中退火。含氢气体例如包括水蒸气(Η20)、氨气(NH3)或它们的组合。在一些实施例中，用于含氢气体退火的温度在从约500摄氏度到约1100摄氏度的范围内。如果用于含氢气体退火的温度低于500摄氏度，则含氢气体退火无法使得沟槽122的侧壁S和底表面B平顺。如果用于含氢气体退火的温度高于1100摄氏度，则含氢气体退火会显著地增加半导体结构制造的热预算。在一些实施例中，用于含氢气体退火的温度在从约790摄氏度到约950摄氏度的范围内。用于氢的部分压力在从约I托至约900托的范围内。
[0043]术语“大约”可被应用为修改任何定量表示，在不引起其所涉及的基础功能发生改变的情况下，定量表示可允许改变。例如，如果其平顺能力没有本质上改变，则本文所公开的用于含氢气体退火的在从约500摄氏度到约1100摄氏度的范围内的温度可允许低于500摄氏度。
[0044]含氢气体退火将沟槽122的至少一部分侧壁S和底表面B转移至氢终止表面中。氢终止表面具有以至少一个氢原子终止的至少一个自由键。当衬底120和/或鳍124由硅(Si)制成时，氢终止表面具有至少一个硅-氢(S1-H)键。
[0045]含氢气体退火可修复在衬底120和/或鳍124中由用于形成沟槽122的蚀刻工艺引起的结构损伤，并因此使沟槽122的侧壁S和底表面B平顺。如果沟槽122的侧壁S和底表面B是粗糙的，则由粗糙表面产生的角落或尖端会充当鳍124中的应力集中器引起鳍碎裂。在一些实施例中，由于沟槽122的侧壁S和底表面B通过含氢气体退火平顺，当弯曲力施加在鳍124上时，该力均匀地分布在鳍124上，并且因此可以防止初始和生长时的碎裂。在一些实施例中，当衬底120和/或鳍124由硅(Si)制成时，沟槽122的侧壁S和底表面B可被平顺至原子等级。
[0046]参照图4。在沟槽122的侧壁S和底表面B上形成第一衬垫层130。在一些实施例中，第一衬垫层130例如由氧化硅(S12)制成。第一衬垫层130的厚度介于约5埃至约100埃的范围内。第一衬垫层130可例如通过采用原位蒸气生成(ISSG)的热氧化形成。在一些实施例中，用于形成第一衬垫层130的温度在从约800摄氏度到约1200摄氏度的范围内。
[0047]虽然图4示出了第一衬垫层130形成在沟槽122的侧壁S和底表面B上，但是第一衬垫层130可允许被省略。在一些实施例中，如果衬底120和/或鳍124中引起的结构损伤是可接受的，则介电材料可在没有第一衬垫层130的情况下形成在沟槽122中。
[0048]在第一衬垫层130形成之后，对衬底120和鳍124退火以进一步修复衬底120和/或鳍124中由形成沟槽122的蚀刻工艺引起的结构损伤。在一些实施例中，在无氧环境中对衬底120和鳍124退火。在一些实施例中，用于退火衬底120和鳍124的温度在从约900摄氏度到约1200摄氏度的范围内。在一些实施例中，用于退火衬底120和鳍124的工艺时间在约15分钟到约60分钟的范围内。该退火工艺是可选的。在一些实施例中，如果在衬底120和/或鳍124中引起的结构损伤是可接受的，则退火工艺可以被省略。
[0049]参照图5。在第一衬垫层130上形成第二衬垫层140。在一些实施例中，第二衬垫层140例如由氧化硅(S12)制成。第二衬垫层140的厚度介于约10埃至约100埃的范围内。第二衬垫层140可例如通过化学汽相沉积(CVD)或者更具体地通过等离子体增强原子层沉积(PEALD)形成。
[0050]虽然图5示出了第二衬垫层140形成在第一衬垫层130上，但是第二衬垫层140可允许被省略。在一些实施例中，如果衬底120和/或鳍124中引起的结构损伤是可接受的，则介电材料可在没有第二衬垫层140的情况下形成在沟槽122中。
[0051]参考图6。介电材料150过填充沟槽122。介电材料150例如包括氧化硅(S12)、氮化硅(Si3N4)、氮氧化硅(S1xNy)或它们的结合。在一些实施例中，例如通过化学汽相沉积(CVD)形成介电材料150。在一些其它实施例中，介电材料150包括可流动的介电材料以改善沟槽填充性能。可流动的介电材料例如包括氢倍半硅氧烷(HSQ)、聚亚芳基醚(PAE)、多孔氧化硅(即，干凝胶或气凝胶)、甲基倍半硅氧烷(MSQ)、甲基倍半硅氧烷(MSQ)/氢倍半硅氧烷(HSQ)、全氢硅氮烷(TCPS)、全氢聚硅氮烷(PSZ)、硅酸盐、硅氧烷或它们的组合。例如通过旋转涂布形成可流动的介电材料。
[0052]然后，在可流动的介电材料上执行固化工艺。在固化工艺中，可流动的介电材料被烘焙以去除过量的溶剂并固化可流动的介电材料。在一些实施例中，用于固化工艺的温度在从约150摄氏度到约500摄氏度的范围内。
[0053]参照图7。通过移除工艺移除沟槽122外部的过量介电材料150。在一些实施例中，通过化学机械抛光(CMP)工艺来移除过载的介电材料150。在一些实施例中，使用等离子体回蚀刻及随后的化学机械抛光(CMP)工艺的组合。硬掩模层110充当抛光停止层以保护其下面的鳍124免受化学机械抛光(CMP)损坏。
[0054]参照图8。通过诸如湿蚀刻工艺的蚀刻工艺移除硬掩模层110。在一些实施例中，当硬掩模层110由氮化硅(Si3N4)制成时，硬掩模层110可通过热磷酸(H3PO4)移除。
[0055]参照图9。凹入沟槽122中的介电材料150。也就是说，移除沟槽122中的介电材料150的上部部分。可例如通过湿蚀刻工艺执行介电材料150的凹入。在一些实施例中，当介电材料150由氧化硅(S12)制成时，介电材料150可通过氢氟酸(HF)凹入。
[0056]沟槽122的至少一个侧壁S被分离成上部部分US和掩埋部分BS。在介电材料150的凹入过程中，移除沟槽122的侧壁S的上部部分US上的第一衬垫层130、第二衬垫层140以及介电材料150。此外，当阻挡层115、第一衬垫层130、第二衬垫层140以及介电材料150由诸如氧化硅(S12)的基本上相同的材料制成时，在介电材料150凹入过程中阻挡层115也可以被移除。因此，在介电材料150凹入之后，沟槽122的侧壁S的上部部分US从第一衬垫层130、第二衬垫层140和介电材料150暴露，同时沟槽122的侧壁S的掩埋部分BS被第一衬垫层130、第二衬垫层140和/或介电材料150覆盖。
[0057]由于在第一衬垫层130形成之前鳍124和衬底120被含氢气体退火，因此第一衬垫层130与鳍124和衬底120的结合部分之间的界面被氢终止。也就是说，第一衬垫层130与鳍124和衬底120的结合部分之间的界面具有以至少一个氢原子终止的至少一个自由键。当鳍124和衬底120由硅(Si)制成时，第一衬垫层130与鳍124和衬底120的结合部分之间的界面具有至少一个硅-氢(S1-H)键。此外，当鳍124和衬底120由硅(Si)制成时，第一衬垫层130与鳍124和衬底120的结合部分之间的界面可被平顺至原子等级。
[0058]在图9中，至少一个沟槽122的侧壁S的掩埋部分BS和底表面150为氢终止表面。也就是说，至少一个沟槽122的侧壁S的掩埋部分BS具有以至少一个氢原子终止的至少一个自由键和/或至少一个沟槽122的底表面B具有以至少一个氢原子终止的至少一个自由键。当鳍124和/或衬底120由硅(Si)制成时，至少一个沟槽122的侧壁S的掩埋部分BS具有至少一个硅-氢(S1-H)键和/或至少一个沟槽122的底表面B具有至少一个硅-氢(S1-H)键。此外，当鳍124和/或衬底120由硅(Si)制成时，至少一个沟槽122的侧壁S的掩埋部分BS可被平顺至原子等级和/或至少一个沟槽122的底表面B可被平顺至原子等级。
[0059]在图9中，至少一个沟槽122的侧壁S的上部部分US可为氢终止表面。也就是说，至少一个沟槽122的侧壁S的上部部分US可具有以至少一个氢原子终止的至少一个自由键。当鳍124由硅(Si)制成时，至少一个沟槽122的侧壁S的上部部分US具有至少一个硅-氢(S1-H)键。此外，当鳍124由硅(Si)制成时，至少一个沟槽122的侧壁S的上部部分US可被平顺至原子等级。
[0060]在一些实施例中，硬掩模层110和阻挡层115的移除可在介电材料150的凹入过程之后执行。也就是说，首先移除沟槽122的侧壁S的上部部分US上的第一衬垫层130、第二衬垫层140和介电材料150，然后移除硬掩模层110和阻挡层115。
[0061]应当理解，对于上文中示出的实施例，可以实施额外的步骤以完成鳍状场效应晶体管器件(FinFET器件)的制造。例如，这些额外的步骤可包括栅极电介质的形成、栅极的形成、源极和漏极区域的形成、接触件的形成、互连结构(例如，提供至FinFET器件的线和通孔、金属层和层间电介质)的形成、钝化层的形成以及FinFET器件的封装。
[0062]为了修复在鳍124中由用于形成沟槽122的蚀刻工艺引起的结构损伤，在鳍124上执行含氢气体退火工艺。含氢气体退火工艺可使得沟槽122的侧壁S和底表面B平顺。由于沟槽122的侧壁S和底表面B通过含氢气体退火工艺平顺，当弯曲力施加在鳍124上时，该力均匀地分布在鳍124上，并且因此可以防止初始和生长时的碎裂。
[0063]根据一些实施例，提供了用于制造半导体结构的方法。该方法包括在衬底中形成多个沟槽，其中沟槽限定位于其之间的至少一个鳍;氢退火鳍;在沟槽中形成介电材料；以及在沟槽中凹入介电材料。
[0064]根据一些实施例，提供了用于制造半导体结构的方法。该方法包括在包括含氢气体的空气中退火衬底，其中衬底具有设置在其上的多个鳍以及分离鳍的至少一个沟槽；以介电材料填充沟槽;以及移除介电材料的上部部分以暴露鳍的上部部分。
[0065]根据一些实施例，半导体结构包括衬底和介电材料。衬底具有多个沟槽以限定位于其之间的至少一个鳍。鳍具有至少一个氢终止表面。介电材料设置在沟槽中并围绕鳍的底部部分。
[0066]上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以做出多种变化、替换以及改变。
【主权项】
1.一种用于制造半导体结构的方法，所述方法包括: 在衬底中形成多个沟槽，其中所述沟槽限定位于所述沟槽之间的至少一个鳍； 氢退火所述鳍； 在所述沟槽中形成介电材料；以及 在所述沟槽中凹入所述介电材料。2.根据权利要求1所述的方法，其中，所述氢退火在包括水蒸气(H2O)的空气中执行。3.根据权利要求1所述的方法，其中，所述氢退火在包括氨气(NH3)的空气中执行。4.根据权利要求1所述的方法，进一步包括: 在形成所述介电材料之前以及氢退火所述鳍之后，在所述沟槽的侧壁和底表面上形成至少一个第一衬垫层。5.根据权利要求4所述的方法，其中，通过热氧化形成所述第一衬垫层。6.根据权利要求4所述的方法，其中，通过采用原位蒸气生成(ISSG)的热氧化形成所述第一衬垫层。7.根据权利要求4所述的方法，进一步包括: 在所述第一衬垫层上形成至少一个第二衬垫层。8.根据权利要求7所述的方法，其中，通过化学汽相沉积(CVD)形成所述第二衬垫层。9.一种用于制造半导体结构的方法，所述方法包括: 在包括含氢气体的空气中退火衬底，其中所述衬底具有设置在所述衬底上的多个鳍以及分离所述鳍的至少一个沟槽； 以介电材料填充所述沟槽；以及 移除所述介电材料的上部部分以暴露所述鳍的上部部分。10.一种半导体结构，包括: 衬底，所述衬底具有多个沟槽以限定位于所述沟槽之间的至少一个鳍，其中所述鳍具有至少一个氢终止表面；以及 介电材料，所述介电材料设置在所述沟槽中并围绕所述鳍的底部部分。
【文档编号】H01L21/336GK106067422SQ201510790930
【公开日】2016年11月2日
【申请日】2015年11月17日 公开号201510790930.6, CN 106067422 A, CN 106067422A, CN 201510790930, CN-A-106067422, CN106067422 A, CN106067422A, CN201510790930, CN201510790930.6
【发明人】周振成, 张简旭珂, 吴政达
【申请人】台湾积体电路制造股份有限公司