具有埋栅结构的半导体器件及制造其的方法

文档序号:10698198阅读:1313来源:国知局
具有埋栅结构的半导体器件及制造其的方法
【专利摘要】一种半导体器件包括:衬底,包含沟槽;栅极介电层,形成在沟槽的表面之上;栅电极,栅电极定位在比衬底的顶表面低的水平处,且包括嵌入至栅极介电层之上的沟槽的下部中的下掩埋部分以及定位在下掩埋部分之上的上掩埋部分;以及介电功函数调节内衬,定位在下掩埋部分与栅极介电层之间;以及偶极子,形成在介电功函数调节内衬与栅极介电层之间。
【专利说明】
具有埋栅结构的半导体器件及制造其的方法
[0001] 相关申请的交叉引用
[0002] 本申请要求2015年4月22日提交的申请号为10-2015-0056595的韩国专利申请的 优先权,其通过引用整体合并于此。
技术领域
[0003] 本发明的示例性实施例涉及一种半导体器件,更具体地,涉及一种具有掩埋金属 栅极结构的半导体器件、用于制造其的方法、具有其的存储单元以及具有其的电子设备。
【背景技术】
[0004] 金属栅电极用于改善晶体管的性能。具体地,在埋栅型晶体管中,需要调节阈值电 压以执行高性能操作。此外,栅极诱导漏极泄漏(GIDL)对埋栅型晶体管产生巨大的影响。

【发明内容】

[0005] 本发明的实施例针对一种能够偏移阈值电压的埋栅结构以及制造其的方法。
[0006] 本发明的另一个实施例针对一种能够改善栅极诱导漏极泄漏(GIDL)的半导体器 件以及制造其的方法。
[0007] 本发明的又一个实施例针对一种能够改善刷新特性的存储单元。
[0008] 本发明的又一个实施例针对一种具有改善性能的电子设备。
[0009] 根据本发明的一个实施例,半导体器件可以包括:衬底,包括沟槽;栅极介电层,形 成在沟槽的表面之上;栅电极,定位在比衬底的顶表面低的水平处,且包括嵌入至栅极介电 层之上的沟槽的下部中的下掩埋部分以及定位在下掩埋部分之上的上掩埋部分;介电功函 数调节内衬,定位在下掩埋部分与栅极介电层之间;以及偶极子,形成在介电功函数调节内 衬与栅极介电层之间。上掩埋部分具有第一功函数,以及通过介电功函数调节内衬形成的 偶极子诱导出比第一功函数高的第二功函数。下掩埋部分具有比上掩埋部分的功函数高的 第一高功函数,以及通过介电功函数调节内衬形成的偶极子诱导出比第一高功函数高的第 二高功函数。上掩埋部分可以包括N型掺杂多晶硅。介电功函数调节内衬可以包括高含氧金 属氧化物,所述高含氧金属氧化物具有比栅极介电层的每单位体积氧含量大的每单位体积 氧含量。栅极介电层可以包括氧化硅(SiO 2),以及功函数调节内衬可以包括氧化铝(Al2O3)、 氧化钛(Ti〇2)、氧化铪(Hf 〇2)、氧化错(Zr〇2)和氧化镁(MgO)中的一种或更多种。下掩埋部分 可以包括具有比上掩埋部分的电阻率低的电阻率的材料。下掩埋部分可以包括与上掩埋部 分不反应的金属材料和与上掩埋部分反应的金属材料中的一种或更多种。半导体器件还可 以包括在下掩埋部分与上掩埋部分之间的中间阻挡物,其中,下掩埋部分可以包括与上掩 埋部分反应的金属材料。半导体器件还可以包括:中间阻挡物,位于下掩埋部分与上掩埋部 分之间;以及下阻挡物,位于下掩埋部分与介电功函数调节内衬之间,其中,下掩埋部分可 以包括与上掩埋部分反应且不包含氟的金属材料。半导体器件还可以包括鳍状物,鳍状物 形成在下掩埋部分之下的衬底中,栅极介电层介于鳍状物与下掩埋部分之间。半导体器件 还可以包括形成在栅电极的两侧上的衬底中的第一杂质区和第二杂质区,其中,第一杂质 区和第二杂质区具有与上掩埋部分交迭的深度。
[0010] 根据本发明的另一个实施例,半导体器件可以包括:衬底,包括沟槽;栅极介电层, 形成在沟槽的表面之上;栅电极,定位在比衬底的顶表面低的水平处,且包括嵌入至栅极介 电层之上的沟槽的下部中的下掩埋部分以及定位在下掩埋部分之上的上掩埋部分;介电功 函数调节内衬,定位在下掩埋部分与栅极介电层之间;导电功函数内衬,定位在上掩埋部分 与栅极介电层之间;以及偶极子,形成在介电功函数调节内衬与栅极介电层之间。功函数内 衬具有第一功函数,以及其中通过介电功函数调节内衬形成的偶极子诱导出比第一功函数 高的第二功函数。下掩埋部分具有比功函数内衬的功函数高的第一高功函数,以及通过介 电功函数调节内衬形成的偶极子诱导出比第一高功函数高的第二高功函数。介电功函数调 节内衬可以包括高含氧金属氧化物,所述高含氧金属氧化物具有比栅极介电层的每单位体 积氧含量大的每单位体积氧含量。栅极介电层可以包括氧化硅(SiO 2),以及其中介电功函 数调节内衬可以包括氧化铝(Al2O3)。栅极介电层可以包括氧化硅(SiO 2),以及其中介电功 函数调节内衬可以包括氧化钛(Ti〇2)、氧化铪(Hf 〇2)、氧化错(ZrO2)和氧化镁(MgO)中的一 种或更多种。功函数内衬可以包括N型掺杂多晶硅。下掩埋部分和上掩埋部分可以包括具有 比功函数内衬的电阻率低的电阻率的材料。半导体器件还可以包括:上阻挡物,位于上掩埋 部分与功函数内衬之间;以及下阻挡物,位于下掩埋部分与介电功函数调节内衬之间,其 中,上阻挡物在下掩埋部分与上掩埋部分之间延伸。半导体器件还可以包括在下掩埋部分 与介电功函数调节内衬之间的下阻挡物,其中,下掩埋部分由于下阻挡物而不接触功函数 内衬。半导体器件还可以包括在上掩埋部分与功函数内衬之间的上阻挡物,其中,下掩埋部 分由与功函数内衬不反应的金属材料形成。半导体器件还可以包括鳍状物,鳍状物形成在 下掩埋部分之下的衬底中,栅极介电层介于鳍状物与下掩埋部分之间。功函数内衬在下掩 埋部分与上掩埋部分之间延伸。半导体器件还可以包括在功函数内衬与下掩埋部分之间的 中间阻挡物。半导体器件还可以包括在上掩埋部分与功函数内衬之间的上阻挡物。半导体 器件还可以包括在下掩埋部分与介电功函数调节内衬之间的下阻挡物。半导体器件还可以 包括形成在栅电极的两侧上的衬底中的第一杂质区和第二杂质区,其中,第一杂质区和第 二杂质区具有与功函数内衬交迭的深度。半导体器件还可以包括鳍状物,鳍状物形成在下 掩埋部分之下的衬底中,栅极介电层介于鳍状物与下掩埋部分之间。
[0011] 根据本发明的又一个实施例,半导体器件可以包括:衬底,包括沟槽;栅极介电层, 形成在沟槽的表面之上;栅电极,定位在比衬底的顶表面低的水平处,且包括嵌入至栅极介 电层之上的沟槽的下部中的下掩埋部分以及定位在下掩埋部分之上的上掩埋部分;第一介 电功函数调节内衬,定位在下掩埋部分与栅极介电层之间;第二介电功函数调节内衬,定位 在上掩埋部分与栅极介电层之间;第一偶极子,形成在第一介电功函数调节内衬与栅极介 电层之间;以及第二偶极子,形成在第二介电功函数调节内衬与栅极介电层之间。第一偶极 子可以包括在诱导出高功函数的方向上的偶极子,以及其中,第一介电功函数调节内衬具 有与栅极介电层的氧含量不同的氧含量,由此形成第一偶极子。第二偶极子可以包括在诱 导出低功函数的方向上的偶极子,以及其中,第二介电功函数调节内衬具有与栅极介电层 的氧含量不同的氧含量,由此形成第二偶极子。第一介电功函数调节内衬可以包括高含氧 金属氧化物,该高含氧金属氧化物具有比栅极介电层的每单位体积氧含量大的每单位体积 氧含量。栅极介电层可以包括氧化硅(SiO2),以及第一介电功函数调节内衬可以包括氧化 铝(Al2〇3)、氧化钛(TiO2)、氧化铪(Hf〇2)、氧化错(ZrO2)和氧化镁(MgO)中的一种或更多种。 第二介电功函数调节内衬可以包括低含氧金属氧化物,该低含氧金属氧化物具有比栅极介 电层的每单位体积氧含量低的每单位体积氧含量。栅极介电层可以包括氧化硅(SiO 2),以 及第二介电功函数调节内衬可以包括氧化钇(Y2O3)、氧化镧(La2〇3)、氧化锗(GeO 2)、氧化镥 (Lu2O3)和氧化锶(SrO)中的一种或更多种。半导体器件还可以包括形成在栅电极的两侧上 的衬底中的第一杂质区和第二杂质区,其中,第一杂质区和第二杂质区具有与第二介电功 函数调节内衬交迭的深度。半导体器件还可以包括形成在下掩埋部分之下的衬底中的鳍状 物,栅极介电层介于鳍状物与下掩埋部分之间。
[0012] 根据本发明的又一个实施例,半导体器件可以包括:衬底,包括沟槽;栅极介电层, 形成在沟槽的表面之上;单个栅电极,定位在比衬底的顶表面低的水平处,且嵌入至栅极介 电层之上的沟槽中;介电功函数调节内衬,定位在单个栅电极与栅极介电层之间的第一介 面处,且在第一介面处形成诱导出高功函数的偶极子;以及导电低功函数内衬,定位在单个 栅电极与栅极介电层之间的第二介面处;以及偶极子,形成在介电功函数调节内衬与栅极 介电层之间,其中,第二介面邻近于沟槽的顶部,以及其中,第一介面位于比第二介面低的 水平处,且邻近于沟槽的下部和底部。介电功函数调节内衬可以包括高含氧金属氧化物,该 高含氧金属氧化物具有比栅极介电层的每单位体积氧含量大的每单位体积氧含量。栅极介 电层可以包括氧化硅(SiO 2),以及其中,介电功函数调节内衬可以包括氧化铝(Al2〇3)、氧化 钛(TiO2)、氧化铪(HfO 2)、氧化锆(ZrO2)和氧化镁(MgO)中的一种或更多种。导电低功函数内 衬可以包括N型掺杂多晶硅。半导体器件还可以包括形成在单个栅电极的两侧上的衬底中 的第一杂质区和第二杂质区,其中,第一杂质区和第二杂质区具有与导电低功函数内衬交 迭的深度。半导体器件还可以包括形成在单个栅电极之下的衬底中的鳍状物,栅极介电层 介于鳍状物与单个栅电极之间。
[0013] 根据本发明的另一个实施例,半导体器件可以包括:衬底,包括沟槽;栅极介电层, 形成在沟槽的表面之上;单个栅电极,定位在比衬底的顶表面低的水平处,且嵌入至栅极介 电层之上的沟槽中;第一介电功函数调节内衬,定位在单个栅电极与栅极介电层之间的第 一介面处;第二介电功函数调节内衬,定位在单个栅电极与栅极介电层之间的第二介面处; 第一偶极子,在第一介面处诱导出高功函数;以及第二偶极子,在第二介面处诱导出低功函 数,其中,第二介面邻近于沟槽的顶部,其中,第一介面位于比第二介面低的水平处,且邻近 于沟槽的下部和底部。第一介电功函数调节内衬可以包括高含氧金属氧化物,该高含氧金 属氧化物具有比栅极介电层的每单位体积氧含量大的每单位体积氧含量。栅极介电层可以 包括氧化娃(SiO 2),以及其中,第一介电功函数调节内衬可以包括氧化铝(AI2O3)、氧化钛 (TiO2)、氧化铪(Hf〇2)、氧化锆(ZrO 2)和氧化镁(MgO)中的一种或更多种。第二介电功函数调 节内衬可以包括低含氧金属氧化物,该低含氧金属氧化物具有比栅极介电层的每单位体积 氧含量低的每单位体积氧含量。栅极介电层可以包括氧化硅(SiO 2),以及其中,第二介电功 函数调节内衬包括氧化纪(Y2O3)、氧化镧(La2Os)、氧化锗(GeO 2)、氧化镥(Lu2Os)和氧化锁 (SrO)中的一种或更多种。半导体器件还可以包括形成在单个栅电极的两侧上的衬底中的 第一杂质区和第二杂质区,其中,第一杂质区和第二杂质区具有与第二介电功函数调节内 衬交迭的深度。半导体器件还可以包括形成在单个栅电极之下的衬底中的鳍状物,栅极介 电层介于鳍状物与单个栅电极之间。
[0014] 根据本发明的又一个实施例,制造半导体器件的方法可以包括:在衬底中形成沟 槽;形成埋栅结构,所述埋栅结构嵌入至沟槽中,且包括栅极介电层、栅极介电层之上的栅 电极和栅电极之上的覆盖层;以及在埋栅结构的两侧上的衬底中形成第一杂质区和第二杂 质区,其中,形成埋栅结构可以包括形成与第一杂质区和第二杂质区不交迭的介电功函数 调节内衬。介电功函数调节内衬由高含氧金属氧化物形成,所述高含氧金属氧化物具有比 栅极介电层的每单位体积氧含量大的每单位体积氧含量。栅极介电层可以包括氧化硅 (SiO 2),以及介电功函数调节内衬可以包括氧化铝(Ah〇3)、氧化钛(TiO2)、氧化铪(Hf〇2)、氧 化锆(ZrO 2)和氧化镁(MgO)中的一种或更多种。形成埋栅结构可以包括:在沟槽的表面之上 形成栅极介电层;在栅极介电层之上形成介电功函数调节内衬层;在介电功函数调节内衬 层之上形成第一导电层以填充沟槽;以及凹进第一导电层和介电功函数调节内衬层以形成 下掩埋部分和介电功函数调节内衬。形成埋栅结构可以包括:在下掩埋部分和介电功函数 调节内衬之上形成导电功函数层;凹进导电功函数层以形成上掩埋部分,该上掩埋部分与 第一杂质区和第二杂质区交迭;以及形成覆盖层,该覆盖层填充上掩埋部分之上的沟槽。形 成埋栅结构可以包括:在下掩埋部分和介电功函数调节内衬之上共形地形成导电功函数 层;凹进导电功函数层以形成导电功函数内衬,该导电功函数内衬与第一杂质区和第二杂 质区交迭;在导电功函数内衬和下掩埋部分之上形成第二导电层;凹进第二导电层以在下 掩埋部分之上形成上掩埋部分;以及在上掩埋部分之上形成覆盖层以填充沟槽。形成埋栅 结构可以包括:在下掩埋部分和介电功函数调节内衬之上共形地形成导电功函数层;在导 电功函数层之上形成第二导电层;凹进导电功函数层和第二导电层以形成导电功函数内衬 和上掩埋部分,导电功函数内衬和上掩埋部分与第一杂质区和第二杂质区交迭;以及在上 掩埋部分和导电功函数内衬之上形成覆盖层以填充沟槽。导电功函数层由具有比硅的中间 禁带功函数低的低功函数的材料形成。导电功函数层由N型掺杂多晶硅形成。制造半导体器 件的方法还可以包括:在形成沟槽之后,在沟槽之下形成鳍状物。
[0015] 根据本发明的又一个实施例,制造半导体器件的方法可以包括:在衬底中形成沟 槽;形成埋栅结构,埋栅结构嵌入至沟槽中,且包括栅极介电层、栅极介电层之上的栅电极 和栅电极之上的覆盖层;以及在埋栅结构的两侧上的衬底中形成第一杂质区和第二杂质 区,其中,形成埋栅结构可以包括:在栅电极与栅极介电层之间形成第一介电功函数调节内 衬,第一功函数调节内衬与第一杂质区和第二杂质区不交迭;以及在与栅极介电层的介面 处形成第二介电功函数调节内衬,第二介电功函数调节内衬与第一杂质区和第二杂质区交 迭。第一介电功函数调节内衬由高含氧金属氧化物形成,该高含氧金属氧化物具有比栅极 介电层的每单位体积氧含量大的每单位体积氧含量。栅极介电层可以包括氧化硅(SiO 2), 以及其中,介电功函数调节内衬可以包括氧化铝(Al2〇3)、氧化钛(TiO2)、氧化铪(Hf〇2)、氧 化锆(ZrO 2)和氧化镁(MgO)中的一种或更多种。第二介电功函数调节内衬由低含氧金属氧 化物形成,低含氧金属氧化物具有比栅极介电层的每单位体积氧含量低的每单位体积氧含 量。栅极介电层可以包括氧化硅(SiO 2),以及其中,第二介电功函数调节内衬可以包括氧化 ?乙(Y2O3)、氧化镧(La2〇3)、氧化锗(GeO 2)、氧化镥(Lu2〇3)和氧化锁(SrO)中的一种或更多种。 制造半导体器件的方法还可以包括:在形成沟槽之后,在沟槽之下形成鳍状物。
[0016] 根据本发明的又一个实施例,半导体器件可以包括:衬底,包括沟槽;栅极介电层, 形成在沟槽的表面之上;栅电极,定位在比衬底的顶表面低的水平处,且包括嵌入在栅极介 电层之上的沟槽的下部中的下掩埋部分以及定位在下掩埋部分之上的上掩埋部分;第一金 属氧化物内衬,定位在下掩埋部分与栅极介电层之间,且具有比栅极介电层的每单位体积 氧含量大的每单位体积氧含量;以及第二金属氧化物内衬,定位在上掩埋部分与栅极介电 层之间,且具有比栅极介电层的每单位体积氧含量低的每单位体积氧含量。
[0017] 根据本发明的又一个实施例,晶体管电路可以包括:衬底,衬底包括第一区,第一 区具有通过沟槽彼此间隔的源极区和漏极区;非平面型晶体管,包括嵌入至沟槽中的埋栅 结构;以及平面型晶体管,包括形成在衬底的第二区之上的平面栅结构,其中,埋栅结构可 以包括:功函数调节内衬,功函数调节内衬与源极区和漏极区不交迭,且在与栅极介电层的 介面处形成诱导出高功函数的偶极子;以及N型掺杂多晶硅,与源极区和漏极区交迭。此外, 根据实施例的晶体管电路的埋栅结构可以包括:第一介电功函数调节内衬,第一介电功函 数调节内衬与源极区和漏极区不交迭,且在与栅极介电层的介面处产生诱导出高功函数的 偶极子;以及第二介电功函数调节内衬,第二介电功函数调节内衬与源极区和漏极区交迭, 且在与栅极介电层的介面处产生诱导出低功函数的偶极子。
[0018] 根据本发明的又一个实施例,存储单元可以包括:衬底,包括通过沟槽彼此间隔的 第一杂质区和第二杂质区;掩埋字线结构,位于沟槽中,且定位在比衬底的顶表面低的水平 处;位线,电耦接至第一杂质区;以及存储元件,电耦接至第二杂质区,其中,掩埋字线结构 可以包括功函数调节内衬,功函数调节内衬与第一杂质区和第二杂质区不交迭,且在与栅 极介电层的介面处产生诱导出高功函数的偶极子;以及N型掺杂多晶硅,与第一杂质区和第 二杂质区交迭。此外,根据实施例的存储单元的掩埋字线结构可以包括第一介电功函数调 节内衬,第一介电功函数调节内衬与第一杂质区和第二杂质区不交迭,且在与栅极介电层 的介面处产生高功函数;以及第二介电功函数调节内衬,第二介电功函数调节内衬与第一 杂质区和第二杂质区交迭,且在与栅极介电层的介面处产生诱导出低功函数的偶极子。
[0019] 根据本发明的又一个实施例,电子设备可以包括一个或更多个非平面型晶体管, 非平面型晶体管包括:衬底,包括通过沟槽而彼此间隔的第一杂质区和第二杂质区;以及埋 栅结构,位于沟槽中,且定位在比衬底的顶表面低的水平处,其中,埋栅结构可以包括:功函 数调节内衬,功函数调节内衬与源极区和漏极区不交迭,且在与栅极介电层的介面处形成 诱导出高功函数的偶极子;以及N型掺杂多晶硅,与源极区和漏极区交迭。此外,根据实施例 的电子设备的埋栅结构可以包括:第一介电功函数调节内衬,第一介电功函数调节内衬与 源极区和漏极区不交迭,且在与栅极介电层的介面处产生诱导出高功函数的偶极子;以及 第二介电功函数调节内衬,第二介电功函数调节内衬与源极区和漏极区交迭,且在与栅极 介电层的介面处产生诱导出低功函数的偶极子。
【附图说明】
[0020] 图1是图示根据第一实施例的半导体器件的平面图。
[0021] 图2A是沿图1的A-A'线截取得到的剖视图。
[0022]图2B是沿图1的B-B'线截取得到的剖视图。
[0023]图3A和图3B是图示根据第一实施例的埋栅型鳍状沟道晶体管的剖视图。
[0024]图4是图示根据第一实施例的变型的半导体器件的剖视图。
[0025] 图5A至图5G是描述制造根据第一实施例的半导体器件的方法的剖视图。
[0026] 图6是图示根据第二实施例的半导体器件的剖视图。
[0027] 图7A至图7C是图示第二实施例的变型的剖视图。
[0028]图8A至图8G是描述制造根据第二实施例的半导体器件的方法的示例的剖视图。 [0029]图9是图示根据第三实施例的半导体器件的剖视图。
[0030]图IOA至图IOC是图示第三实施例的变型的剖视图。
[0031]图IlA至图IlF是描述制造根据第三实施例的半导体器件的方法的示例的剖视图。
[0032] 图12是图示根据第四实施例的半导体器件的剖视图。
[0033] 图13A至图13C是图示第四实施例的变型的剖视图。
[0034]图14A是图示根据第五实施例的半导体器件的剖视图。
[0035] 图14B是图示根据第五实施例的变型的半导体器件的剖视图。
[0036] 图15A是图示根据第六实施例的半导体器件的剖视图。
[0037] 图15B是图示根据第六实施例的变型的半导体器件的剖视图。
[0038] 图16是图示包括根据实施例的半导体器件的晶体管电路的示例的剖视图。
[0039] 图17是图示包括根据实施例的半导体器件的存储单元的示例的剖视图。
[0040] 图18是图示包括根据实施例的半导体器件的电子设备的示例的示图。
【具体实施方式】
[0041] 下面将参照附图来更详细地描述本发明的示例性实施例。然而,本发明可以以不 同的形式来实施,而不应当被解释为局限于本文中所阐述的实施例。相反地,这些实施例被 提供使得本公开将彻底且完整,且这些实施例将把本发明的范围充分传达给本领域技术人 员。贯穿本公开,相同的附图标记在本发明的各种附图和实施例中指代相同的部分。
[0042]附图不一定按比例,且在一些情况下,已经夸大比例以清楚地示出实施例的特征。 当第一层被称作在第二层"上"或在衬底"上"时,其不仅指第一层直接形成在第二层或衬底 上的情况,还指在第一层与第二层或衬底之间存在第三层的情况。
[0043] 在实施例中,功函数调节内衬与功函数内衬起不同的作用。功函数调节内衬与相 邻材料形成偶极子以改变功函数,而功函数内衬具有固定值的功函数。例如,通过功函数调 节内衬形成的偶极子引起导致更高的功函数的能带改变。功函数内衬可以具有低功函数。
[0044] 图1是图示根据实施例的半导体器件100的平面图。
[0045] 参见图1,半导体器件100可以包括埋栅结构100G、第一杂质区113和第二杂质区 114。隔离层102和有源区104可以形成在衬底101中。第一杂质区113和第二杂质区114可以 设置在有源区104中。可以形成穿过有源区104和隔离层102的栅极沟槽105。埋栅结构100G 可以形成在栅极沟槽105中。沟道115可以通过栅极沟槽105而形成在第一杂质区113与第二 杂质区114之间。
[0046] 半导体器件100可以包括晶体管。在下文中,可以将实施例及其变型应用至非平面 晶体管,例如,埋栅型晶体管。
[0047] 下面将详细描述根据第一实施例的半导体器件100。
[0048] 图2A和图2B是根据第一实施例的半导体器件的剖视图。图2A是沿图1的A-A'线截 取得到的剖视图。图2B是沿图1的B-B'线截取得到的剖视图。
[0049] 半导体器件100可以形成在衬底101中。衬底101可以是适用于半导体处理的材料。 衬底101可以包括半导体衬底。衬底101可以由含硅材料形成。衬底101可以包括硅、单晶硅、 多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅、其组合以及其多层中的一种或更多 种。衬底101可以包括另外的半导体材料,诸如锗。而且,衬底101可以包括III-V族半导体, 例如,诸如GaAs的化合物半导体衬底。此外,衬底101可以包括绝缘体上娃(S i I i con-on-insulator ,SOI)衬底。
[0050] 隔离层102和有源区104可以形成在衬底101中。有源区104可以通过隔离层102来 限定。隔离层102可以为通过沟槽刻蚀形成的浅沟槽隔离(STI)区。隔离层102可以通过将介 电材料填充在浅沟槽(例如,隔离沟槽103)中来形成。
[0051] 栅极沟槽105可以形成在衬底101中。当从平面图来看时,栅极沟槽105可以形成沿 任意一个方向延伸的直线。栅极沟槽105可以延伸穿过有源区104和隔离层102。栅极沟槽 105可以具有比隔离沟槽103的深度浅的深度。栅极沟槽105可以包括第一沟槽105A和第二 沟槽105B。第一沟槽105A可以形成在有源区104中。第二沟槽105B可以形成在隔离层102中。 第二沟槽105B可以从第一沟槽105A连续延伸。第一沟槽105A的底表面和第二沟槽105B的底 表面可以定位于同一水平处。栅极沟槽105的下部可以弯曲。栅极沟槽105可以包括沟道 115〇
[0052] 第一杂质区113和第二杂质区114可以形成在有源区104中。第一杂质区113和第二 杂质区114可以用导电类型的杂质来掺杂。例如,导电类型的杂质可以包括磷(P)、砷(As)、 锑(Sb)和硼(B)中的一种或更多种。第一杂质区113和第二杂质区114可以用同一导电类型 的杂质来掺杂。第一杂质区113和第二杂质区114可以定位在栅极沟槽105的两侧上的有源 区104中。第一杂质区113和第二杂质区114可以分别对应于源极区和漏极区。第一杂质区 113的底表面和第二杂质区114的底表面可以定位在距离有源区104的顶表面的预定深度 处。第一杂质区113和第二杂质区114可以接触栅极沟槽105的侧壁。第一杂质区113的底表 面和第二杂质区114的底表面可以处于比栅极沟槽105的底表面高的水平处。
[0053] 栅极结构100G可以嵌入在栅极沟槽105中。埋栅结构100G可以设置在第一杂质区 113与第二杂质区114之间的有源区104中,且延伸至隔离层102。栅极结构100G的设置在有 源区104中的部分的底表面与栅极结构100G的设置在隔离层102中的部分的底表面可以定 位在同一水平处。
[0054]埋栅结构100G可以包括栅极介电层106、栅电极BG、覆盖层109和功函数调节内衬 110。栅电极BG可以定位在比有源区104的顶表面低的水平处。栅电极BG可以部分地填充栅 极沟槽105。因此,栅电极BG可以为埋栅电极。覆盖层109可以定位在栅电极BG上。栅极介电 层106可以形成在栅极沟槽105的底表面和侧壁上。功函数调节内衬110可以设置在栅电极 BG与栅极介电层106之间。
[0055]栅极介电层106可以包括氧化硅、氮化硅、氮氧化硅、高k材料和其组合中的一种或 更多种。高k材料可以包括具有比氧化硅的介电常数大的介电常数的材料。例如,高k材料可 以包括具有大于3.9的介电常数的材料。又例如,高k材料可以包括具有大于10的介电常数 的材料。又例如,高k材料可以包括具有从大约10至大约30范围的介电常数的材料。高k材料 可以包括一种或更多种金属元素。高k材料可以包括含铪材料。含铪材料可以包括氧化铪、 氧化硅铪、氮氧化硅铪和其组合中的一种或更多种。在另一实施例中,高k材料可以包括氧 化镧、氧化铝镧、氧化错、氧化娃错、氮氧化娃错、氧化铝和其组合中的一种或更多种。可以 选择性地使用本领域中已知的其他高k材料作为该高k材料。栅极介电层106可以根据功函 数调节内衬110由合适材料形成。例如,栅极介电层106可以由具有比功函数调节内衬110的 每单位体积氧含量低的每单位体积氧含量的材料形成。
[0056] 沟道115可以沿第一杂质区113与第二杂质区114之间的栅电极BG形成。沟道115可 以具有比常规平面型晶体管的沟道长度长的沟道长度。因此,有可能防止短沟道效应。 [0057] 栅电极BG可以包括下掩埋部分107和上掩埋部分108。上掩埋部分108可以定位在 下掩埋部分107上,且上掩埋部分108可以与第一杂质区113和第二杂质区114交迭。上掩埋 部分108可以部分地填充下掩埋部分107上的栅极沟槽105。上掩埋部分108的顶表面可以低 于衬底101的顶表面。上掩埋部分108可以与第一杂质区113和第二杂质区114交迭,且栅极 介电层106可以介于它们之间。即,第一杂质区113和第二杂质区114可以具有与上掩埋部分 108交迭的深度。
[0058]覆盖层109可以形成在上掩埋部分108之上。覆盖层109可以保护栅电极BG。覆盖层 109可以包括介电材料。覆盖层109可以包括氮化硅、氮氧化硅和其组合中的一种或更多种。 在另一示例中,覆盖层109可以包括氮化硅和氧化硅的组合。例如,为了形成覆盖层109,可 以在内衬了氮化娃之后填充旋涂电介质(spin-on-dielectric,S0D)。
[0059] 下面将详细描述栅电极BG和功函数调节内衬110。
[0060] 功函数调节内衬110可以为用于调节功函数的材料,例如,用于调节下掩埋部分 107的有效功函数的材料。功函数调节内衬110可以形成在下掩埋部分107与栅极介电层106 之间。下掩埋部分107的增大的功函数(即,高功函数)可以通过功函数调节内衬110来呈现。 高功函数可以大于硅的中间禁带功函数。低功函数可以低于硅的中间禁带功函数。即,高功 函数材料可以大于4.5eV,而低功函数材料可以小于4.5eV。功函数调节内衬110和栅极介电 层106可以包括产生偶极子并因能带改变而诱导出高功函数的材料。偶极子可以形成在栅 极介电层106与功函数调节内衬110之间。偶极子可以用来增大下掩埋部分107的有效功函 数。功函数调节内衬110在氧含量上可以与栅极介电层106不同。功函数调节内衬110和栅极 介电层106可以被称作偶极子形成层。功函数调节内衬110可以由高含氧金属氧化物形成, 高含氧金属氧化物的每单位体积氧含量比栅极介电层106的每单位体积氧含量大。如果栅 极介电层106由SiO 2形成,则功函数调节内衬110可以包括氧化铝(Al2O3)、氧化钛(TiO 2)、氧 化铪(HfO2)、氧化锆(ZrO2)和氧化镁(MgO)中的一种或更多种。在实施例中,功函数调节内衬 110可以包括氧化铝(Ah〇3)。氧化铝具有比其他高含氧金属氧化物的氧含量大的氧含量。因 此,其阈值电压被偏移得更多。当功函数调节内衬110由氧化铝(Al 2O3)形成时,与栅极介电 层106的介面可以保持稳定。功函数调节内衬110可以是薄的。这样,栅极沟槽105中的下掩 埋部分107的体积可以增大,使得可以大幅降低栅电极BG的电阻率。
[0061] 栅电极BG的下掩埋部分107和上掩埋部分108可以间断。例如,下掩埋部分107和上 掩埋部分108可以由不同的材料形成。栅电极BG的上掩埋部分108可以具有第一功函数。这 里,第一功函数可以低于硅的中间禁带功函数。例如,第一功函数可以低于4.5eV。上掩埋部 分108可以包括非金属材料。上掩埋部分108可以包括具有N型掺杂剂的含硅材料。在实施例 中,上掩埋部分108可以包括用N型掺杂剂掺杂的多晶硅(在下文中,N型掺杂多晶硅KN型掺 杂多晶硅可以具有低功函数。N型掺杂剂可以包括磷(P)和砷(As)中的一种或更多种。上掩 埋部分108可以与第一杂质区113和第二杂质区114交迭。例如,上掩埋部分108可以与第一 杂质区113和第二杂质区114水平地交迭。可以通过偶极子来诱导出比上掩埋部分108的第 一功函数大的下掩埋部分107的第二功函数。例如,第二功函数可以为高功函数。在另一示 例中,如果下掩埋部分107由具有第一高功函数的材料形成,则可以通过偶极子来诱导出比 第一高功函数大的第二高功函数。
[0062] 栅电极BG的下掩埋部分107可以包括低电阻率金属以降低栅电极BG的电阻率。下 掩埋部分107可以包括具有比上掩埋部分108的电阻率低的电阻率的材料。在第一实施例 中,下掩埋部分107可以由关于上掩埋部分108的反应材料形成。即,下掩埋部分107可以由 可能与上掩埋部分108反应的材料形成。例如,下掩埋部分107可以由钨(W)形成。下掩埋部 分107中的钨可以与上掩埋部分108中的硅反应以形成硅化钨。硅化钨可以导致电阻率增 大。因此,为了防止形成这种硅化物,可以在下掩埋部分107与上掩埋部分108之间形成中间 阻挡物112。
[0063] 这样,下掩埋部分107可以由低电阻率金属形成,该低电阻率金属具有比上掩埋部 分108的电阻率低的电阻率,且与上掩埋部分108反应。如果下掩埋部分107由钨形成,则栅 极介电层106可能受到侵蚀。例如,当钨通过六氟化钨(WF 6)而被沉积时,栅极介电层106可 以被氟侵蚀。因此,为了防止这种氟侵蚀,可以在下掩埋部分107与栅极介电层106之间形成 下阻挡物111。下阻挡物111可以定位在下掩埋部分107与功函数调节内衬110之间。下阻挡 物111可以由具有低电阻率的材料形成。在一些示例中,当钨通过不包含氟的钨源而被沉积 时,可以省略下阻挡物111。
[0064]第一杂质区113、第二杂质区114和埋栅结构100G可以形成晶体管。例如,该晶体管 可以被称作埋栅型晶体管。沟道115可以沿着第一杂质区113与第二杂质区114之间的栅极 沟槽105的表面来限定。在一些示例中,沟道115可以包括掺杂剂。
[0065] 根据第一实施例,功函数调节内衬110可以诱导出高功函数,而上掩埋部分108可 以具有低功函数。
[0066] 阈值电压Vt可以通过功函数调节内衬110来调节。例如,阈值电压可以通过功函数 调节内衬110来偏移。通过功函数调节内衬110可以在功函数调节内衬110与栅极介电层106 的介面处形成偶极子。偶极子可以通过功函数调节内衬110与栅极介电层106之间的氧含量 的差来产生。偶极子可以用来增大下掩埋部分107的功函数,从而可以偏移阈值电压。结果, 通过功函数调节内衬110可以减小沟道115的剂量。可以通过控制偶极子的极性方向来调节 栅电极BG的功函数。照此,可以增大或减小栅电极BG的下掩埋部分107的功函数。例如,当功 函数调节内衬110由具有比栅极介电层106的每单位体积氧含量大的每单位体积氧含量的 材料形成时,可以产生将功函数改变为高功函数的方向上的偶极子。当功函数调节内衬110 由具有比栅极介电层106的每单位体积氧含量低的每单位体积氧含量的材料形成时,可以 产生将功函数改变为低功函数的方向上的偶极子。在实施例中,由于功函数调节内衬110可 以由具有比栅极介电层106大的每单位体积氧含量的材料形成,因此可以在与栅极介电层 106的介面处产生在将功函数改变为高功函数的方向上的偶极子。当栅极介电层106由SiO 2 形成时,具有比SiO2的每单位体积氧含量大的每单位体积氧含量的材料可以包括氧化铝 (Ah〇3)、氧化钛(TiO 2)、氧化铪(HfO2)、氧化错(ZrO2)和氧化镁(MgO)中的一种或更多种。具 有比Si O2的每单位体积氧含量小的每单位体积氧含量的材料可以包括氧化钇(Y2O3 )、氧化 镧(La2O3)、氧化锗(GeO2)、氧化镥(Lu2O 3)和氧化锶(SrO)中的一种或更多种。例如,Al2O3的 每单位体积氧含量与Si〇2的每单位体积氧含量的比仞 了以为1.21。例如,La2O 3
的每单位体积氧含量与SiO2的每单位体积氧含量的比 可以为0.77。例如,HfO2 的每单位体积氧含量与Si02的每单位体积氧含量的比例可以为1.05。当功函数调节内衬 110由氧化铝(Al2O3)形成时,相比于氧化铪(HfO2),阈值电压可以被偏移得更多。例如,当使 用氧化铝(Al 2〇3)时,大于+0.57V的阈值电压偏移可以出现。当使用氧化铪(Hf O2)时,大约+ 0.31V的阈值电压偏移可以出现。
[0067] 由于栅极沟槽105具有高的高宽比,因此难以使用传统方法对栅极沟槽105的底部 进行掺杂。因此,在初始的沟道掺杂之后,可以对栅极沟槽105的底部局部地执行额外的沟 道掺杂,这被称作局部沟道掺杂。如果局部沟道掺杂应用了注入,则其被称作局部沟道注入 (LCI) 0
[0068] 由于通过功函数调节内衬110可以减小沟道剂量,因此可以减小局部沟道掺杂的 剂量,或者可以省略局部沟道掺杂。结果,在实施例中,由于减小了沟道剂量,因此可以改善 结泄漏。
[0069] 此外,在第一实施例中,由于上掩埋部分108具有低功函数,因此第一杂质区113和 第二杂质区114中的栅极诱导漏极泄漏(GIDL)可以得到抑制。如果功函数调节内衬110与第 一杂质区113和第二杂质区114交迭,则栅极诱导漏极泄漏可以通过诱导出高功函数而增 大。因此,可以调节功函数调节内衬110的高度以与第一杂质区113和第二杂质区114不交 迭。
[0070] 虽然上掩埋部分108的电阻率可以高于其他金属材料的电阻率,但可以通过减小 栅电极BG中的上掩埋部分108的比率(即,厚度)来使对栅电极BG的电阻率产生的影响最小 化。
[0071] 在对比示例中,当上掩埋部分108可以由低功函数金属材料(即,N型功函数金属) 形成时,该N型功函数金属可以具有比η型掺杂多晶硅大的功函数。因此,通过该N型功函数 金属难以获得与N型掺杂多晶硅相对应的低功函数。此外,当功函数调节内衬110由具有高 功函数的导电材料(诸如TiAlN)形成时,由于TiAlN具有比钨(W)的电阻率高的电阻率,因此 相比于介电功函数调节内衬110或Al 2〇3,存在对栅电极BG的电阻率的减小的限制。此外,由 于通过TiAlN产生的偶极子密度低于通过Al 2O3产生的偶极子密度,因此阈值电压的偏移可 能不显著。
[0072]根据第一实施例的埋栅结构100G可以被应用至埋栅型鳍状沟道晶体管。
[0073]图3A和图3B是图示根据第一实施例的埋栅型鳍状沟道晶体管的剖视图。图3A是沿 图1中的A-A'线截取得到的剖视图。图3B是沿图1中的B-B'线截取得到的剖视图。半导体器 件100F的一些组件可以与根据第一实施例的半导体器件100的组件相同。
[0074] 参见图3A和图3B,栅极沟槽105可以包括第一沟槽105AF和第二沟槽105BF。第一沟 槽105AF可以形成在有源区104中。第二沟槽105BF可以形成在隔离层102中。第二沟槽105BF 可以从第一沟槽105AF连续延伸。在栅极沟槽105中,第一沟槽105AF的底表面和第二沟槽 105BF的底表面可以定位在不同的水平处。例如,第一沟槽105AF的底表面可以定位在比第 二沟槽105BF的底表面高的水平处。在隔离层102被凹进时可以引起第一沟槽105AF与第二 沟槽105BF的深度差。相应地,第二沟槽105BF可以包括凹进区R,凹进区R具有比第一沟槽 105AF的底表面低的底表面。
[0075] 鳍状区104F可以由于第一沟槽105AF与第二沟槽105BF的深度差而形成在有源区 104中。因此,有源区104可以包括鳍状区104F。
[0076] 这样,鳍状区104F可以形成在第一沟槽105AF之下,且鳍状区104F的侧壁可以通过 凹进的隔离层102F而暴露。沟道可以形成在鳍状区104F中。鳍状区104F可以为鞍形鳍状。通 过形成鳍状区104F,可以增大沟道宽度,且可以改善电特性。
[0077] 半导体器件100F的埋栅结构100G可以包括栅极介电层106、功函数调节内衬110、 栅电极BG和覆盖层109。栅极介电层106可以形成在鳍状区104F的侧壁和顶表面上。功函数 调节内衬110和下掩埋部分107可以覆盖鳍状区104F的侧壁和顶表面。下掩埋部分107可以 形成在栅极沟槽105中,同时填充凹进区R。在隔离层102中下掩埋部分107的横截面积可以 比在有源区104中大。上掩埋部分108可以不定位在鳍状区104F的侧壁周围。鳍状区104F的 沟道剂量可以受到功函数调节内衬110的影响。
[0078]图4是图示根据第一实施例的变型的半导体器件的剖视图。半导体器件100M的一 些组件可以与根据第一实施例的半导体器件100的组件相同。
[0079 ] 半导体器件IOOM的埋栅结构IOOGM可以包括栅极介电层106、功函数调节内衬110、 栅电极BGM和覆盖层109。
[0080] 栅电极BGM可以包括下掩埋部分107M和上掩埋部分108。下掩埋部分107M可以与沟 道115交迭,而上掩埋部分108可以与第一杂质区113和第二杂质区114交迭。
[0081 ] 栅电极BGM的下掩埋部分107M可以包括低电阻率金属以减小栅电极BGM的电阻率。 下掩埋部分107M可以包括具有比上掩埋部分108的电阻率低的电阻率的材料。下掩埋部分 107M可以由关于上掩埋部分108的非反应材料形成。即,上掩埋部分108可以由与上掩埋部 分108不反应的材料形成。例如,当下掩埋部分107M由氮化钛形成时,上掩埋部分108中的硅 不会与下掩埋部分107M反应。因此,可以省略下掩埋部分107M与上掩埋部分108之间的中间 阻挡物。
[0082] 这样,下掩埋部分107M可以由低电阻率金属形成,该低电阻率金属具有比上掩埋 部分108的电阻率低的电阻率,且为关于上掩埋部分108的非反应材料。
[0083] 此外,下掩埋部分107M可以由不侵蚀栅极介电层106的材料形成。例如,下掩埋部 分107M可以由不包含诸如氟的杂质的材料形成。因此,可以省略下掩埋部分107M与栅极介 电层106之间的下阻挡物。
[0084]下掩埋部分107M可以包括氮化钛。由于下掩埋部分107M由与上掩埋部分108不反 应且不包含氟的材料形成,因此栅电极BGM可以不需要阻挡物,从而其可以被称作无阻挡物 栅电极。
[0085]图4的埋栅结构100GM可以被应用至埋栅型鳍状沟道晶体管(诸如图3A和图3B中的 埋栅型鳍状沟道晶体管)。
[0086]在下文中,将描述制造根据第一实施例的半导体器件的方法。
[0087]图5A至图5G是描述制造根据第一实施例的半导体器件的方法的剖视图。图5A至图 5G是沿着图1的A-A'线的剖视图,图5A至图5G示出处理步骤。
[0088]如图5A中所示,可以在衬底11中形成隔离层12。可以通过隔离层12限定有源区14。 隔离层12可以通过浅沟槽隔离(STI)工艺来形成。例如,在衬底11上形成焊盘层(未示出)之 后,可以通过隔离掩膜(未示出)来刻蚀焊盘层和衬底11。结果,可以形成隔离沟槽13。可以 用介电材料填充隔离沟槽13,从而可以形成隔离层12。隔离层12可以包括氧化硅、氮化硅和 其组合中的一种或更多种。可以执行化学气相沉积(CVD)工艺或其他沉积工艺来用介电材 料填充隔离沟槽13。可以额外执行诸如化学机械抛光(CMP)工艺的平坦化工艺。
[0089] 可以在衬底11中形成栅极沟槽15。栅极沟槽15可以形成为穿过有源区14和隔离层 12的直线。可以通过在衬底11上形成掩膜图案(未示出)并使用该掩膜图案作为刻蚀掩膜执 行刻蚀工艺来形成栅极沟槽15。栅极沟槽15可以被形成为比隔离沟槽13浅。栅极沟槽15可 以足够深以增大随后要形成的栅电极的平均横截面积,从而可以减小栅电极的电阻率。可 以使栅极沟槽15的底部弯曲。通过形成具有弯曲的栅极沟槽15,可以使栅极沟槽15底部的 粗糙度最小化,因此可以容易地进行栅电极的填充。此外,由于栅极沟槽15被弯曲,因此可 以在栅极沟槽15的底部的拐角处去除角形状,使得可以缓解电场的集中。
[0090] 如图5B中所示,可以在栅极沟槽15的表面上形成栅极介电层16。在形成栅极介电 层16之前,可以执行工艺以修补对栅极沟槽15的表面的刻蚀损坏。例如,在通过热氧化工艺 形成牺牲氧化物之后,可以去除该牺牲氧化物。
[0091] 可以通过热氧化工艺形成栅极介电层16。在另一实施例中,可以通过化学气相沉 积(CVD)工艺或原子层沉积(ALD)工艺来形成栅极介电层16。栅极介电层16可以包括高k材 料、氧化物、氮化物、氮氧化物和其组合中的一种或更多种。高k材料可以包括含铪材料。含 铪材料可以包括氧化铪、氧化硅铪、氮氧化硅铪和其组合中的一种或更多种。在另一实施例 中,高k材料可以包括氧化镧、氧化铝镧、氧化错、氧化娃错、氮氧化娃错、氧化铝和其组合中 的一种或更多种。作为高k材料,可以使用本领域中已知的其他高k材料。
[0092] 可以在栅极介电层16上形成功函数调节内衬层17A。可以在栅极介电层16的表面 上共形地形成功函数调节内衬层17A。功函数调节内衬层17A可以调节功函数。功函数调节 内衬层17A可以包括在与栅极介电层16的介面处产生偶极子且因能带改变而诱导出高功函 数的材料。功函数调节内衬层17A可以由具有比SiO 2的每单位体积氧含量大的每单位体积 氧含量的材料形成。功函数调节内衬层17A可以包括氧化铝(Al2O 3)、氧化钛(TiO2)、氧化铪 (HfO2)、氧化锆(ZrO 2)和氧化镁(MgO)中的一种或更多种。在实施例中,功函数调节内衬层 17A可以包括Al2〇 3。由于功函数调节内衬层17A可以由氧化铝形成,因此有可能维持与栅极 介电层16的稳定介面。功函数调节内衬层17A可以被形成为薄的。
[0093] 可以在功函数调节内衬层17A上形成第一低电阻率层19A。第一低电阻率层19A可 以填充栅极沟槽15。第一低电阻率层19A可以包括低电阻率金属材料。第一低电阻率层19A 可以由关于后续要形成的功函数内衬的反应材料形成。第一低电阻率层19A可以包括钨。当 钨包含氟时,可以在形成第一低电阻率层19A之前形成下阻挡物层18A。可以在功函数调节 内衬层17A的表面上共形地形成下阻挡物层18A。下阻挡物层18A可以由含金属材料形成。下 阻挡物层18A可以包括金属氮化物。例如,下阻挡物层18A可以包括氮化钛。下阻挡物层18A 可以通过后续的凹进工艺而变成下阻挡物。在另一示例中,第一低电阻率层19A可以由不包 含诸如氟的杂质的材料形成以防止对栅极介电层16的侵蚀。此外,第一低电阻率层19A可以 由关于后续要形成的功函数内衬层的非反应材料形成。在另一示例中,第一低电阻率层19A 可以由氮化钛形成。可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成第一 低电阻率层19A。
[0094]如图5C中所示,可以以下掩埋部分19保留在栅极沟槽15中的方式来执行第一凹进 工艺。可以通过干法刻蚀工艺(例如,回刻蚀工艺(etch-back process))来执行第一凹进工 艺。可以通过对第一功函数内衬层17A的回刻蚀工艺形成第一功函数内衬。可以通过对第一 低电阻率层19A的回刻蚀工艺形成下掩埋部分19。在另一示例中,可以以如下的方式来执行 第一凹进工艺,即,在平坦化工艺之后,随后执行回刻蚀工艺。通过上述的第一凹进工艺可 以形成下阻挡物层。因此,可以形成下阻挡物18。下阻挡物18可以设置在下掩埋部分19与栅 极介电层16之间。下阻挡物18的顶表面可以与下掩埋部分19的顶表面位于同一水平处。
[0095] 根据上述的第一凹进工艺,可以形成下掩埋部分19。下掩埋部分19可以被凹进为 比有源区14的顶表面低。
[0096]如图5D中所示,可以以功函数调节内衬17保留在栅极沟槽15中的方式来执行第二 凹进工艺。可以通过干法刻蚀工艺或湿法刻蚀工艺来执行第二凹进工艺。可以通过对功函 数调节内衬层17A的回刻蚀工艺形成功函数调节内衬17。可以在不侵蚀栅极介电层16的情 况下执行第二凹进工艺。功函数调节内衬17可以定位在下掩埋部分19与栅极介电层16之 间。下阻挡物18可以定位在功函数调节内衬17与下掩埋部分19之间。功函数调节内衬17的 顶表面、下阻挡物18的顶表面和下掩埋部分19的顶表面可以位于同一水平处。
[0097]如图5E中所示,可以形成中间阻挡物20。可以通过形成中间阻挡物层(未示出)然 后执行凹进工艺来形成中间阻挡物20。中间阻挡物20可以由与下阻挡物18的材料相同的材 料形成。中间阻挡物20可以由含金属材料形成。中间阻挡物20可以包括金属氮化物。例如, 中间阻挡物20可以包括氮化钛。功函数调节内衬17的顶表面、下阻挡物18的顶表面和下掩 埋部分19的顶表面可以被中间阻挡物20覆盖。
[0098] 如图5F中所示,可以形成上掩埋部分21。可以通过用上掩埋层21A填充中间阻挡物 20的上部然后执行第三凹进工艺来形成上掩埋部分21。上掩埋部分21可以包括具有低功函 数的材料。上掩埋部分21可以由非金属材料形成。上掩埋部分21可以包括用N型杂质掺杂的 多晶硅。上掩埋部分21可以位于比有源区14的顶表面低的水平处。
[0099] 如图5G中所示,可以在上掩埋部分21上形成覆盖层22。覆盖层22可以包括介电材 料。覆盖层22可以填充上掩埋部分21上的栅极沟槽15。覆盖层22可以包括氮化硅。随后,可 以对覆盖层22执行平坦化工艺,直到暴露衬底11的顶表面。在对覆盖层22执行平坦化工艺 时或之后,可以去除衬底11的顶表面上的栅极介电层16。
[0100] 根据以上的过程,埋栅结构可以形成。该埋栅结构可以包括栅极介电层16、功函数 调节内衬17、栅电极BG和覆盖层22。栅电极BG可以包括下阻挡物18、下掩埋部分19、中间阻 挡物20和上掩埋部分21。功函数调节内衬17可以定位在栅电极BG的下掩埋部分19与栅极介 电层16之间。栅电极BG的顶表面可以被定位为比衬底11的顶表面低。因此,当栅电极BG的顶 表面被凹进为低时,有可能保证栅电极BG与其他导电结构(诸如接触插塞)之间的距离。因 此,可以改善栅电极BG与其他导电结构之间的绝缘内部压力。
[0101] 在形成覆盖层22之后,可以通过注入或另外的掺杂技术来执行杂质掺杂工艺。因 此,可以在衬底11中形成第一杂质区23和第二杂质区24。当执行杂质掺杂工艺时,覆盖层22 可以被用作阻挡物。第一杂质区23和第二杂质区24可以分别对应于源极区和漏极区。可以 在杂质掺杂工艺之后去除衬底11的顶表面上的栅极介电层16。
[0102]第一杂质区23和第二杂质区24可以具有与上掩埋部分21交迭的深度。因此,上掩 埋部分21可以与第一杂质区23和第二杂质区24交迭。
[0103]在另一示例中,可以在形成栅极沟槽15之前形成第一杂质区23和第二杂质区24。 例如,在通过经由离子注入掩膜将杂质掺杂至有源区14中而形成杂质区之后,可以形成栅 极沟槽15。这里,杂质区可以通过栅极沟槽而被划分为第一杂质区23和第二杂质区24。
[0104]图6是图示根据第二实施例的半导体器件的剖视图。半导体器件200的除埋栅结构 200G之外的一些组件可以与半导体器件100的组件相同。
[0105] 半导体器件200可以形成在衬底201中。半导体器件200的埋栅结构200G可以嵌入 至栅极沟槽205中。埋栅结构200G可以设置在第一杂质区213与第二杂质区214之间的有源 区204中,并延伸至隔离层202中。隔离层202可以通过用介电材料填充隔离沟槽203来形成。 [0106]埋栅结构200G可以包括栅极介电层206、栅电极BG、功函数调节内衬210H、覆盖层 209和功函数内衬210L。栅电极BG可以定位在比有源区204的顶表面低的水平处。栅电极BG 可以部分地填充栅极沟槽205。覆盖层209可以定位在栅电极BG上。栅极介电层206可以形成 在栅极沟槽205的底表面和侧壁上。功函数调节内衬210可以定位在栅电极BG与栅极介电层 206之间。
[0107] 栅电极BG可以包括下阻挡物211B、下掩埋部分207、上阻挡物211T和上掩埋部分 208。上掩埋部分208可以定位在下掩埋部分207上,且上掩埋部分208可以与第一杂质区213 和第二杂质区214交迭。上掩埋部分208可以部分地填充下掩埋部分207上的栅极沟槽205。 上掩埋部分208的顶表面可以位于比衬底201的顶表面低的水平处。上掩埋部分208可以与 第一杂质区213和第二杂质区214交迭,且栅极介电层206可以介于它们之间。覆盖层209可 以填充在上掩埋部分208之上。
[0108]功函数调节内衬210H可以由与根据第一实施例的功函数调节内衬110的材料相同 的材料形成。即,功函数调节内衬210H可以调节功函数,从而调节下掩埋部分207的有效功 函数。通过功函数调节内衬210H,下掩埋部分207可以具有增大的有效功函数,即,高功函 数。功函数调节内衬210H可以包括产生偶极子且由于能带改变而诱导出高功函数的材料。 功函数调节内衬210H可以由具有比栅极介电层206的每单位体积氧含量大的每单位体积氧 含量的高含氧金属氧化物形成。当栅极介电层206由SiO 2形成时,功函数调节内衬210H可以 由具有比Si02的每单位体积氧含量大的每单位体积氧含量的高含氧金属氧化物形成。例 如,功函数调节内衬210H可以包括氧化铝(AI2O3)、氧化钛(TiO 2)、氧化铪(HfO2)、氧化错 (ZrO2)和氧化镁(MgO)中的一种或更多种。在实施例中,功函数调节内衬210H可以包括 AI2O3。当功函数调节内衬210H由氧化错形成时,有可能维持与栅极介电层206的稳定介面。 功函数调节内衬210H可以形成为薄的。结果,可以增大栅极沟槽205中的下掩埋部分207的 体积,使得可以降低栅电极BG的电阻率。
[0109 ]功函数内衬21OL可以具有第一功函数。这里,第一功函数可以低于硅的中间禁带 功函数。例如,第一功函数可以低于4.5eV。功函数内衬210L可以包括非金属材料。功函数内 衬210L可以包括包含N型掺杂剂的含硅材料。在实施例中,功函数内衬210L可以包括用N型 掺杂剂掺杂的多晶硅(在下文中被称作N型掺杂多晶硅)A型掺杂多晶硅可以具有低功函 数。N型掺杂剂可以包括磷(P)和砷(As)中的一种或更多种。功函数内衬210L可以与第一杂 质区213和第二杂质区214交迭。例如,功函数内衬210L可以与第一杂质区213和第二杂质区 214水平交迭。功函数内衬2IOL可以具有间隔区形状(spacer shape)。即,功函数内衬210L 可以不定位在上掩埋部分208与下掩埋部分207之间。功函数内衬210L可以定位在上掩埋部 分208与第一杂质区213和第二杂质区214之间。功函数内衬210L可以电耦接至功函数调节 内衬210H。功函数内衬210L的厚度可以与功函数调节内衬210H的厚度相同或不同。通过功 函数调节内衬210H,可以诱导出比功函数内衬210L的第一功函数高的下掩埋部分207的第 二功函数。例如,第二功函数可以为高功函数。在另一示例中,当下掩埋部分207由第一高功 函数形成时,通过功函数调节内衬21OH,可以诱导出比第一高功函数高的第二高功函数。 [0110] 栅电极BG的下掩埋部分207和上掩埋部分208可以包括低电阻率材料以降低栅电 极BG的电阻率。下掩埋部分207和上掩埋部分208可以包括具有比功函数内衬210L的电阻率 低的电阻率的材料。在第二实施例中,下掩埋部分207和上掩埋部分208可以由关于功函数 内衬210L的反应材料形成。即,下掩埋部分207可以由可能与功函数内衬210L反应的材料形 成。例如,下掩埋部分207和上掩埋部分208可以由钨(W)形成。上掩埋部分208中的钨可以与 功函数内衬210L中的硅反应以形成硅化钨。硅化钨可以增大电阻率。因此,为了防止这种硅 化物的形成,可以在上掩埋部分208与功函数内衬210L之间形成上阻挡物211T。上阻挡物 211T可以延伸以定位在下掩埋部分207与上掩埋部分208之间。
[0111] 这样,下掩埋部分207和上掩埋部分208可以由低电阻率金属形成,该低电阻率金 属具有比功函数内衬2IOL的电阻率低的电阻率,且为关于功函数内衬21OL的反应材料。当 下掩埋部分207由钨形成时,栅极介电层206可以受到侵蚀。例如,当钨通过诸如六氟化钨 (WF 6)的源气体而被沉积时,栅极介电层206可以被氟侵蚀。因此,为了防止这种氟侵蚀,可 以在下掩埋部分207与栅极介电层206之间形成下阻挡物211B。下阻挡物211B可以设置在下 掩埋部分207与功函数调节内衬210H之间。下阻挡物211B可以由具有低电阻率的材料形成。 在一些示例中,当通过无氟钨源沉积钨层时,可以省略下阻挡物211B。
[0112] 第一杂质区213、第二杂质区214和埋栅结构200G可以形成埋栅型晶体管。沟道可 以沿着第一杂质区213与第二杂质区214之间的栅极沟槽205的表面来限定。
[0113]根据第二实施例,功函数调节内衬21OH可以由诱导出高功函数的材料形成,且功 函数内衬210L可以由具有低功函数的材料形成。
[0114] 阈值电压Vt可以通过功函数调节内衬210H来调节。例如,阈值电压可以通过功函 数调节内衬210H来偏移。通过功函数调节内衬210H,在功函数调节内衬210H与栅极介电层 206之间的介面处可以产生偶极子。该偶极子可以被用来增大下掩埋部分207的功函数,从 而偏移阈值电压。结果,可以通过功函数调节内衬210H来减小沟道剂量。
[0115] 由于可以通过功函数调节内衬21OH减小沟道剂量,因此可以减小局部沟道掺杂的 剂量或者可以省略局部沟道掺杂。结果,在实施例中,由于减小了沟道剂量,因此可以改善 结泄漏。
[0116] 此外,在第二实施例中,由于功函数内衬210L具有低功函数,因此第一杂质区213 和第二杂质区214中的栅极诱导漏极泄漏(GIDL)可以受到抑制。当功函数调节内衬210H与 第一杂质区213和第二杂质区214交迭时,栅极诱导漏极泄漏可以由于诱导出高功函数而增 大。因此,可以调节功函数调节内衬210H的高度以与第一杂质区213和第二杂质区214不交 迭。
[0117] 虽然功函数内衬210L的电阻率可以相对高于下掩埋部分207和上掩埋部分208的 电阻率,但通过减小栅电极BG中功函数内衬210L的比率(即,厚度)可以使对栅电极BG的电 阻率产生的影响最小化。在第一实施例中,上掩埋部分108可以由低功函数材料形成,而在 第二实施例中,上掩埋部分208可以由低电阻率金属形成,以及功函数内衬210L可以薄地形 成。
[0118]在对比示例中,当功函数内衬210L由低功函数金属材料(即,N型功函数金属)形成 时,N型功函数金属可以具有比N型掺杂多晶硅的功函数高的功函数。因此,通过N型功函数 金属难以获得与N型掺杂多晶硅相对应的低功函数。此外,即使功函数调节内衬210H可以由 具有高功函数的导电材料(诸如,TiAlN)形成,由于TiAlN具有比钨(W)的电阻率高的电阻 率,因此与使用电介质Al 2O3相比,存在对降低栅电极BG的电阻率的限制。此外,由于通过 TiAlN产生的偶极子密度低于通过Al2O3产生的偶极子密度,因此阈值电压的偏移可能不显 著。
[0119]根据第二实施例的埋栅结构200G可以被应用至埋栅型鳍状沟道晶体管。
[0120]图7A至图7C是图示第二实施例的变型的剖视图。根据第二实施例的变型的半导体 器件200的一些组件可以与根据第二实施例的半导体器件200的组件相同。除栅电极BG1、 BG2和BG3之外的剩余组件可以与第二实施例的组件相同。
[0121]参见图7A,根据第一变型的半导体器件200的栅极结构200G可以包括栅极介电层 206、功函数调节内衬210H、栅电极BGl、功函数内衬210L和覆盖层209。栅电极BGl可以包括 下掩埋部分207M和上掩埋部分208M。
[0122] 栅电极BGl的下掩埋部分207M和上掩埋部分208M可以包括低电阻率金属以减小栅 电极BGl的电阻率。下掩埋部分207M和上掩埋部分208M可以包括具有比功函数内衬210L的 电阻率低的电阻率的材料。下掩埋部分207M和上掩埋部分208M可以由关于功函数内衬2IOL 的非反应材料形成。下掩埋部分207M和上掩埋部分208M可以包括氮化钛。当上掩埋部分 208M由氮化钛形成时,上掩埋部分208M不会与功函数内衬210L反应。因此,可以省略上掩埋 部分208M与功函数内衬210L之间的上阻挡物。此外,下掩埋部分207M可以由不侵蚀栅极介 电层206的材料形成。例如,下掩埋部分207M可以由不包含诸如氟的杂质的材料形成。因此, 可以省略下掩埋部分207M与栅极介电层206之间的下阻挡物。下掩埋部分207M可以包括氮 化钛。
[0123] 这样,由于下掩埋部分207M和上掩埋部分208M不会与功函数内衬210L反应,且不 包含氟,因此栅电极BGl可以变成无阻挡物栅电极。
[0124] 参见图7B,根据第二变型的半导体器件200的栅极结构200G可以包括栅极介电层 206、功函数调节内衬210H、栅电极BG2、功函数内衬210L和覆盖层209。栅电极BG2可以包括 下掩埋部分207和上掩埋部分208M。
[0125] 栅电极BG2的下掩埋部分207和上掩埋部分208M可以包括低电阻率金属以降低栅 电极BG2的电阻率。下掩埋部分207和上掩埋部分208M可以包括具有比功函数内衬210L的电 阻率低的电阻率的材料。下掩埋部分207可以由关于功函数内衬210L的反应材料形成。上掩 埋部分208M可以由与功函数内衬210L不反应的材料形成。下掩埋部分207可以包括钨,而上 掩埋部分208M可以包括氮化钛。当上掩埋部分208M由氮化钛形成时,上掩埋部分208M不会 与功函数内衬21OL反应。因此,可以省略上掩埋部分208M与功函数内衬21OL之间的上阻挡 物。当下掩埋部分207包括钨时,可以需要下阻挡物211B以防止对栅极介电层206的氟侵蚀。 下阻挡物21IB可以包括氮化钛。
[0126] 参见图7C,根据第三变型的半导体器件200的栅极结构200G可以包括栅极介电层 206、功函数调节内衬210H、栅电极BG3、功函数内衬210L和覆盖层209。栅电极BG3可以包括 下掩埋部分207M和上掩埋部分208。
[0127] 栅电极BG3的下掩埋部分207M和上掩埋部分208可以包括低电阻率金属以降低栅 电极BG3的电阻率。下掩埋部分207M和上掩埋部分208可以包括具有比功函数内衬210L的电 阻率低的电阻率的材料。下掩埋部分207M可以由与功函数内衬210L不反应的材料形成。上 掩埋部分208可以由关于功函数内衬210L的反应材料形成。下掩埋部分207M可以包括氮化 钛,而上掩埋部分208可以包括钨。当上掩埋部分208由钨形成时,上掩埋部分208可以与功 函数内衬210L反应。因此,可以在上掩埋部分208与功函数内衬210L之间形成上阻挡物 211T。当下掩埋部分207M包括氮化钛时,由于不存在对栅极介电层206的氟侵蚀,因此可以 省略下阻挡物。上阻挡物211T可以包括氮化钛。
[0128] 可以将上述的变型应用至埋栅型鳍状沟道晶体管。
[0129] 在下文中,将描述制造根据第二实施例的半导体器件的方法。
[0130]图8A至图8G是描述制造根据第二实施例的半导体器件的方法的示例的剖视图。 [0131]如图8A中所示,可以在衬底31中形成隔离层32。可以通过隔离层32限定有源区34。
[0132] 可以在衬底31中形成栅极沟槽35。
[0133] 可以在栅极沟槽35的表面上形成栅极介电层36。
[0134]可以在栅极介电层36上形成功函数调节内衬层37A。可以在栅极介电层36的表面 上共形地形成功函数调节内衬层37A。功函数调节内衬层37A可以包括在与栅极介电层16的 介面处产生偶极子且由于能带改变而诱导出高功函数的材料。功函数调节内衬层37A可以 包括具有比SiO 2的每单位体积氧含量大的每单位体积氧含量的材料。例如,功函数调节内 衬层37A可以包括氧化铝(AI2O3)、氧化钛(TiO 2)、氧化铪(HfO2)、氧化错(ZrO2)和氧化镁 (MgO)中的一种或更多种。在实施例中,功函数调节内衬层37A可以包括Al 2〇3。当功函数调节 内衬层37A可以由氧化铝形成时,有可能维持与栅极介电层36的稳定介面。功函数调节内衬 层37A可以形成为薄的。
[0135]可以在功函数调节内衬层37A上形成第一低电阻率层39A。第一低电阻率层39A可 以填充栅极沟槽35。第一低电阻率层39A可以包括低电阻率金属材料。第一低电阻率层39A 可以由关于后续要形成的功函数内衬层的反应材料形成。第一低电阻率层39A可以包括钨。 当钨包含氟时,可以在形成第一低电阻率层39A之前形成下阻挡物层38A。下阻挡物层38A可 以共形地形成在功函数调节内衬层37A的表面上。下阻挡物层38A可以由含金属材料形成。 下阻挡物层38A可以包括金属氮化物。例如,下阻挡物层38A可以包括氮化钛。下阻挡物层 38A可以通过后续的凹进工艺变为下阻挡物。在另一示例中,第一低电阻率层39A可以由不 包含诸如氟的杂质的材料形成以防止对栅极介电层36的侵蚀。此外,第一低电阻率层39A可 以由与后续的功函数内衬层不反应的材料形成。在另一示例中,第一低电阻率层39A可以由 氮化钛形成。第一低电阻率层39A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工 艺来形成。
[0136] 如图8B中所示,可以以下掩埋部分39和功函数调节内衬37保留在栅极沟槽35中的 方式来执行凹进工艺。可以通过对功函数调节内衬层37A的回刻蚀工艺来形成功函数调节 内衬37。可以通过对第一低电阻率层39A的回刻蚀工艺来形成下掩埋部分39。通过凹进工 艺,下阻挡物层38A也可以被凹进。结果,可以形成下阻挡物38。下阻挡物38可以设置在下掩 埋部分39与栅极介电层36之间。功函数调节内衬37的顶表面、下阻挡物38的顶表面和下掩 埋部分39的顶表面可以位于同一水平处。功函数调节内衬37、下阻挡物38和下掩埋部分39 可以被凹进为比有源区34的顶表面低。
[0137] 如图8C中所示,可以形成功函数内衬层40A。功函数内衬层40A可以包括具有低功 函数的材料。功函数内衬层40A可以由非金属材料形成。功函数内衬层40A可以包括N型杂质 掺杂多晶硅。
[0138] 如图8D中所示,可以形成功函数内衬40。功函数内衬40可以通过对功函数内衬层 40A的回刻蚀工艺来形成。功函数内衬40可以被凹进为比衬底31的顶表面低。功函数内衬40 可以接触功函数调节内衬37。通过功函数内衬40可以暴露下掩埋部分39的顶表面和下阻挡 物38的顶表面。
[0139] 如图8E中所示,第二低电阻率层42A可以填充栅极沟槽35。第二低电阻率层42A可 以包括低电阻率金属材料。第二低电阻率层42A可以由关于功函数内衬40的反应材料形成。 第二低电阻率层42A可以包括钨。在形成第二低电阻率层42A之前,可以形成上阻挡物层 41A。上阻挡物层41A可以共形地形成在功函数内衬40的表面上。上阻挡物层41A可以由含金 属材料形成。上阻挡物层41A可以包括金属氮化物。例如,上阻挡物层41A可以包括氮化钛。 上阻挡物层41A可以通过后续的凹进工艺而变成上阻挡物。在另一示例中,第二低电阻率层 42A可以由与功函数内衬40不反应的材料形成。在另一示例中,第二低电阻率层42A可以由 氮化钛形成。当第二低电阻率层42A由氮化钛形成时,可以省略上阻挡物层。第二低电阻率 层42A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成。
[0140]如图8F中所示,可以以上掩埋部分42和上阻挡物41保留在栅极沟槽35中的方式来 执行凹进工艺。可以通过对第二低电阻率层42A的回刻蚀工艺来形成上掩埋部分42。通过凹 进工艺,上阻挡物层41A也可以被凹进。结果,可以形成上阻挡物41。上阻挡物41可以定位在 上掩埋部分42与功函数内衬40之间。功函数内衬40的顶表面、上阻挡物41的顶表面和上掩 埋部分42的顶表面可以位于同一水平处。功函数内衬40、上阻挡物41和上掩埋部分42可以 被凹进为比有源区34的顶表面低。
[0141] 如图8G中所示,可以在上掩埋部分42上形成覆盖层43。覆盖层43可以包括介电材 料。覆盖层43可以填充上掩埋部分42上的栅极沟槽35。覆盖层43可以包括氮化硅。随后,可 以执行对覆盖层43的平坦化工艺,直到暴露衬底31的顶表面。在对覆盖层43执行平坦化工 艺时或之后,可以去除衬底31的顶表面上的栅极介电层36。
[0142] 根据以上过程,可以形成埋栅结构。该埋栅结构可以包括栅极介电层36、功函数调 节内衬37、栅电极BG和覆盖层43。栅电极BG可以包括下阻挡物38、下掩埋部分39、上阻挡物 41和上掩埋部分42。功函数调节内衬37可以定位在栅电极BG的下掩埋部分39与栅极介电层 36之间。功函数内衬40可以定位在栅电极BG的上掩埋部分42与栅极介电层36之间。栅电极 BG的顶表面可以定位在比衬底31的顶表面低的水平处。因此,由于栅电极BG的顶表面被凹 进为低,因此有可能保证栅电极BG与诸如接触插塞的其他导电结构之间的距离。结果,可以 改善栅电极BG与其他导电结构之间的绝缘内部压力。
[0143] 在形成覆盖层43之后,可以通过注入或其他掺杂技术来执行杂质掺杂工艺。因此, 在衬底31中可以形成第一杂质区44和第二杂质区45。在执行杂质掺杂工艺时,可以使用覆 盖层43作为阻挡物。第一杂质区44和第二杂质区45可以分别变为源极区和漏极区。在杂质 掺杂工艺之后,可以去除衬底31的顶表面上的栅极介电层36。
[0144] 第一杂质区44和第二杂质区45可以具有与功函数内衬40交迭的深度。因此,功函 数内衬40可以与第一杂质区44和第二杂质区45交迭。
[0145] 在另一示例中,可以在栅极沟槽35之前形成第一杂质区44和第二杂质区45。例如, 在通过经由离子注入将杂质掺杂至有源区34中而形成杂质区之后,可以形成栅极沟槽35。 杂质区可以通过栅极沟槽35而被划分为第一杂质区44和第二杂质区45。
[0146] 图9是图示根据第三实施例的半导体器件的剖视图。半导体器件300的除埋栅结构 300G之外的一些组件可以分别与根据第一实施例的半导体器件100的组件和根据第二实施 例的半导体器件200的组件相同。
[0147] 半导体器件300可以形成在衬底301中。半导体器件300的埋栅结构300G可以嵌入 至栅极沟槽305中。埋栅结构300G可以设置在第一杂质区313与第二杂质区314之间的有源 区304中,且延伸至隔离层302中。隔离层302可以通过用介电材料填充隔离沟槽303来形成。
[0148] 埋栅结构300G可以包括栅极介电层306、栅电极BG、功函数调节内衬310H、覆盖层 309和功函数内衬310L。栅电极BG可以定位在比有源区304的顶表面低的水平处。栅电极BG 可以部分地填充栅极沟槽305。覆盖层309可以定位在栅电极BG上。栅极介电层306可以形成 在栅极沟槽305的底表面和侧壁上。功函数调节内衬310H可以定位在栅电极BG与栅极介电 层306之间。
[0149] 栅电极BG可以包括下阻挡物311B、下掩埋部分307、中间阻挡物312、上阻挡物311T 和上掩埋部分308。上掩埋部分308可以定位在下掩埋部分307上,且上掩埋部分308可以与 第一杂质区313和第二杂质区314交迭。上掩埋部分308可以部分地填充下掩埋部分307上的 栅极沟槽305。上掩埋部分308的顶表面可以位于比衬底301的顶表面低的水平处。上掩埋部 分308可以与第一杂质区313和第二杂质区314交迭,且栅极介电层306可以介于它们之间。 覆盖层309可以形成在上掩埋部分308之上。
[0150] 功函数调节内衬310H可以由与根据第一实施例的功函数调节内衬110的材料相同 的材料形成。功函数调节内衬310H可以包括产生偶极子并由于能带改变而诱导出高功函数 的材料。在氧含量方面,功函数调节内衬310H可以与栅极介电层306不同。功函数调节内衬 310H可以由高含氧金属氧化物形成,该高含氧金属氧化物具有比栅极介电层306的每单位 体积氧含量大的每单位体积氧含量。当栅极介电层106由SiO 2形成时,功函数调节内衬31OH 可以包括氧化铝(Ah〇3)、氧化钛(TiO2)、氧化铪(Hf〇2)、氧化错(ZrO2)和氧化镁(MgO)中的一 种或更多种。在实施例中,功函数调节内衬310H可以包括Al 2〇3。当功函数调节内衬310H由氧 化铝形成时,有可能维持与栅极介电层306的稳定介面。功函数调节内衬310H可以形成为薄 的。结果,可以增大栅极沟槽305中的下掩埋部分307的体积,使得可以降低栅电极BG的电阻 率。在另一示例中,当下掩埋部分307由具有第一高功函数的材料形成时,通过功函数调节 内衬310H可以诱导出比第一高功函数高的第二高功函数。
[0151] 功函数内衬31OL可以具有比硅的中间禁带功函数低的功函数。例如,功函数内衬 310L可以低于4.5eV。功函数内衬310L可以包括非金属材料。功函数内衬310L可以包括包含 N型掺杂剂的含硅材料。在实施例中,功函数内衬31OL可以包括包含N型掺杂剂的多晶硅(在 下文中被称作N型掺杂多晶硅)A型掺杂多晶硅可以具有低功函数。N型掺杂剂可以包括N-磷(P)和砷(As)中的一种或更多种。功函数内衬310L可以与第一杂质区313和第二杂质区 314交迭。例如,功函数内衬310L可以与第一杂质区313和第二杂质区314水平交迭。功函数 内衬3IOL可以具有与根据第二实施例的功函数内衬31OL的形状不同的形状。即,功函数内 衬310L可以定位在上掩埋部分308与下掩埋部分307之间。因此,可以形成中间阻挡物312以 防止功函数内衬310L与下掩埋部分307反应。功函数内衬310L可以定位在上掩埋部分308与 第一杂质区313和第二杂质区314之间。功函数内衬310L可以接触功函数调节内衬310H。功 函数内衬310L的厚度可以与功函数调节内衬310H的厚度相同或不同。
[0152] 栅电极BG的下掩埋部分307和上掩埋部分308可以包括低电阻率金属以降低栅电 极BG的电阻率。下掩埋部分307和上掩埋部分308可以包括具有比功函数内衬310L的电阻率 低的电阻率的材料。下掩埋部分307和上掩埋部分308可以由关于功函数内衬310L的反应材 料形成。即,下掩埋部分307和上掩埋部分308可以由可能与功函数内衬310L反应的材料形 成。例如,下掩埋部分307和上掩埋部分308可以由钨(W)形成。为了防止上掩埋部分308与功 函数内衬310L的硅化物形成反应,可以在上掩埋部分308与功函数内衬310L之间形成上阻 挡物31IT。
[0153] 这样,下掩埋部分307和上掩埋部分308可以由低电阻率金属形成,该低电阻率金 属具有比功函数内衬310L的电阻率低的电阻率,且与功函数内衬310L反应。由于下掩埋部 分307由钨形成,因此栅极介电层306可以被侵蚀。例如,当钨通过诸如六氟化钨(WF 6)的源 气体而被沉积时,栅极介电层306可以被氟侵蚀。因此,为了防止这种氟侵蚀,可以在下掩埋 部分307与栅极介电层306之间形成下阻挡物311B。下阻挡物311B可以定位在下掩埋部分 307与功函数调节内衬310H之间。下阻挡物311B可以由具有低电阻率的材料形成。在一些示 例中,当通过无氟钨源沉积钨层时,可以省略下阻挡物311B。
[0154] 第一杂质区313、第二杂质区314和埋栅结构300G可以形成埋栅型晶体管。沟道可 以沿着第一杂质区313与第二杂质区314之间的栅极沟槽305的表面来限定。
[0155] 根据第三实施例,功函数调节内衬31OH可以由诱导出高功函数的材料形成,以及 功函数内衬310L可以由具有低功函数的材料形成。
[0156] 通过功函数调节内衬310H,可以调节阈值电压Vt。例如,通过功函数调节内衬310H 可以偏移阈值电压。通过功函数调节内衬31OH可以在功函数调节内衬31OH与栅极介电层 306之间的介面处形成偶极子。该偶极子可以被用来增大下掩埋部分307的功函数,从而偏 移阈值电压。结果,通过功函数调节内衬31OH可以减小沟道剂量。
[0157] 由于通过功函数调节内衬31OH可以减小沟道剂量,因此可以减小局部沟道掺杂的 剂量或者可以省略局部沟道掺杂。结果,在实施例中,由于减小了沟道剂量,因此可以改善 结泄漏。
[0158] 此外,在第三实施例中,由于功函数内衬310L具有低功函数,因此第一杂质区313 和第二杂质区314中的栅极诱导漏极泄漏(GIDL)可以受到抑制。当功函数调节内衬310H与 第一杂质区313和第二杂质区314交迭时,栅极诱导漏极泄漏可以由于诱导出高功函数而增 大。因此,可以调节功函数调节内衬310H的高度以与第一杂质区313和第二杂质区314不交 迭。
[0159] 虽然功函数内衬310L的电阻率可以比下掩埋部分307和上掩埋部分308的电阻率 高,但通过减小功函数内衬310L的比率(即,厚度)可以使对栅电极BG的电阻率产生的影响 最小化。
[0160] 在对比示例中,当功函数内衬310L由低功函数金属材料(即,N型功函数金属)形成 时,N型功函数金属可以具有比η型掺杂多晶硅的功函数大的功函数。因此,难以通过N型功 函数金属获得与N型掺杂多晶硅相对应的低功函数。此外,当功函数调节内衬310Η被形成为 具有高功函数的导电材料(诸如TiAlN)时,由于TiAlN具有比钨(W)的电阻率高的电阻率,因 此与电介质Al 2O3相比,存在对降低栅电极BG的电阻率的限制。此外,由于通过TiAlN而产生 的偶极子密度低于通过Al 2O3而产生的偶极子密度,因此阈值电压的偏移可以不显著。
[0161]可以将根据第三实施例的埋栅结构300G应用至埋栅型鳍状沟道晶体管。
[0162] 图IOA至图IOC是图示第三实施例的变型的剖视图。根据第三实施例的变型的半导 体器件300的一些组件可以与根据第三实施例的半导体器件300的组件相同。除栅电极BG1、 BG2和BG3之外的剩余组件可以与第三实施例的组件相同。
[0163] 参见图10Α,根据第一变型的半导体器件300的栅极结构300G可以包括栅极介电层 306、功函数内衬310Η、栅电极BGl、功函数内衬310L和覆盖层309。栅电极BGl可以包括下掩 埋部分307Μ和上掩埋部分308Μ。
[0164] 栅电极BGl的下掩埋部分307Μ和上掩埋部分308Μ可以包括低电阻率金属以降低栅 电极BGl的电阻率。下掩埋部分307Μ和上掩埋部分308Μ可以包括具有比功函数内衬310L的 电阻率低的电阻率的材料。下掩埋部分307Μ和上掩埋部分308Μ可以由与功函数内衬310L不 反应的材料形成。下掩埋部分307Μ和上掩埋部分308Μ可以包括氮化钛。当上掩埋部分308Μ 由氮化钛形成时,上掩埋部分308Μ不会与功函数内衬310L反应。因此,可以省略上掩埋部分 308Μ与功函数内衬310L之间的上阻挡物。此外,下掩埋部分307Μ可以由不侵蚀栅极介电层 306的材料形成。例如,下掩埋部分307Μ可以由不包含诸如氟的杂质的材料形成。因此,可以 省略下掩埋部分307Μ与栅极介电层306之间的下阻挡物。此外,可以省略下掩埋部分307Μ与 功函数内衬31OL之间的中间阻挡物。下掩埋部分307Μ可以包括氮化钛。
[0165] 这样,由于下掩埋部分307Μ和上掩埋部分308Μ可以由与功函数内衬310L不反应且 不包含氟的材料形成,因此栅电极BGl可以变成无阻挡物栅电极。
[0166] 参见图10Β,根据第二变型的半导体器件300的栅极结构300G可以包括栅极介电层 306、功函数内衬310Η、栅电极BG2、功函数内衬310L和覆盖层309。栅电极BG2可以包括下掩 埋部分307和上掩埋部分308Μ。
[0167] 栅电极BG2的下掩埋部分307和上掩埋部分308Μ可以包括低电阻率金属以降低栅 电极BG2的电阻率。下掩埋部分307和上掩埋部分308Μ可以包括具有比功函数内衬310L的电 阻率低的电阻率的材料。下掩埋部分307可以由关于功函数内衬310L的反应材料形成。上掩 埋部分308Μ可以由与功函数内衬310L不反应的材料形成。下掩埋部分307可以包括钨,而上 掩埋部分308Μ可以包括氮化钛。当上掩埋部分308Μ可以由氮化钛形成时,上掩埋部分308Μ 与功函数内衬3IOL不反应。因此,可以省略上掩埋部分308Μ与功函数内衬31OL之间的上阻 挡物。当下掩埋部分307包括钨时,可以需要下阻挡物311以防止对栅极介电层306的氟侵 蚀。此外,在功函数内衬31OL与下掩埋部分307之间可以需要中间阻挡物312。中间阻挡物 312和下阻挡物311可以包括氮化钛。
[0168] 参见图10C,根据第三变型的半导体器件300的栅极结构300G可以包括栅极介电层 306、功函数内衬310H、栅电极BG3、功函数内衬310L和覆盖层309。栅电极BG3可以包括下掩 埋部分307M和上掩埋部分308。
[0169] 栅电极BG3的下掩埋部分307M和上掩埋部分308可以包括低电阻率金属以降低栅 电极BG3的电阻率。下掩埋部分307M和上掩埋部分308可以包括具有比功函数内衬310L的电 阻率低的电阻率的材料。下掩埋部分307M可以由与功函数内衬3IOL不反应的材料形成。上 掩埋部分308可以由关于功函数内衬310L的反应材料形成。当下掩埋部分307M包括氮化钛 时,上掩埋部分308可以包括钨。当上掩埋部分308由钨形成时,上掩埋部分308可以与功函 数内衬310L反应。因此,可以在上掩埋部分308与功函数内衬310L之间形成上阻挡物316。当 下掩埋部分307M包括氮化钛时,栅极介电层306可以不被氟侵蚀,从而可以省略下阻挡物。 此外,在下掩埋部分307M与功函数内衬310L之间可以省略中间阻挡物。上阻挡物316可以包 括氮化钛。
[0170] 可以将上述的变型应用至埋栅型鳍状沟道晶体管。
[0171]在下文中,将描述制造根据第三实施例的半导体器件的方法。
[0172] 图IlA至图IlF是描述制造根据第三实施例的半导体器件的方法的剖视图。根据第 三实施例的方法可以类似于根据第二实施例的方法。
[0173] 如图IlA中所示,可以在衬底31中形成隔离层32。通过隔离层32可以限定有源区 34。
[0174]可以在衬底31中形成栅极沟槽35。可以在栅极沟槽35的表面上形成栅极介电层 36。可以在栅极介电层36上形成功函数调节内衬层37A。功函数调节内衬层37A可以共形地 形成在栅极介电层36的表面上。功函数调节内衬层37A可以包括在与栅极介电层36的介面 处产生偶极子并由于能带改变而诱导出高功函数的材料。功函数调节内衬层37A可以包括 氧化铝(Ah〇3)、氧化钛(TiO 2)、氧化铪(HfO2)、氧化错(ZrO2)和氧化镁(MgO)中的一种或更多 种。在实施例中,功函数调节内衬层37A可以包括Al 2O3。当功函数调节内衬层37A由氧化铝形 成时,有可能维持与栅极介电层36的稳定介面。功函数调节内衬层37A可以被形成为薄的。
[0175] 可以在功函数调节内衬层37A上形成第一低电阻率层39A。第一低电阻率层39A可 以填充栅极沟槽35。第一低电阻率层39A可以包括低电阻率金属材料。第一低电阻率层39A 可以由关于后续的功函数内衬层的反应材料形成。第一低电阻率层39A可以包括钨。当钨包 含氟时,可以在形成第一低电阻率层39A之前形成下阻挡物层38A。下阻挡物层38A可以共形 地形成在功函数调节内衬层37A的表面上。下阻挡物层38A可以由含金属材料形成。下阻挡 物层38A可以包括金属氮化物。例如,下阻挡物层38A可以包括氮化钛。下阻挡物层38A可以 通过后续的凹进工艺而变成下阻挡物。在另一示例中,第一低电阻率层39A可以由不包含诸 如氟的杂质的材料形成以防止对栅极介电层36的侵蚀。此外,第一低电阻率层39A可以由与 后续的功函数内衬层不反应的材料形成。在另一示例中,第一低电阻率层39A可以由氮化钛 形成。第一低电阻率层39A可以通过化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形 成。
[0176] 如图IlB中所示,可以以下掩埋部分39和功函数调节内衬37保留在栅极沟槽35中 的方式执行凹进工艺。可以通过对功函数调节内衬层37A的回刻蚀工艺来形成功函数调节 内衬37。可以通过对第一低电阻率层39A的回刻蚀工艺来形成下掩埋部分39。也可以通过该 凹进工艺来凹进下阻挡物层38A。因此,可以形成下阻挡物38。下阻挡物38可以定位在下掩 埋部分39与栅极介电层36之间。功函数调节内衬37的顶表面、下阻挡物38的顶表面和下掩 埋部分39的顶表面可以位于同一水平处。功函数调节内衬37、下阻挡物38和下掩埋部分39 可以被凹进为比有源区34的顶表面低。
[0177]如图IlC中所示,可以形成中间阻挡物46。可以通过形成中间阻挡物层(未示出)然 后执行凹进工艺来形成中间阻挡物46。中间阻挡物46可以由与下阻挡物38的材料相同的材 料形成。中间阻挡物46可以由含金属材料形成。中间阻挡物46可以包括氮化钛。
[0178]如图IlD中所示,可以形成功函数内衬层40A。功函数内衬层40A可以包括具有低功 函数的材料。功函数内衬层40A可以由非金属材料形成。功函数内衬层40A可以包括N型杂质 掺杂多晶硅。
[0179]可以在功函数内衬层40A上形成第二低电阻率层42A。第二低电阻率层42A可以填 充栅极沟槽35。第二低电阻率层42A可以包括低电阻率金属材料。第二低电阻率层42A可以 由关于功函数内衬层40A的反应材料形成。第二低电阻率层42A可以包括钨。在形成第二低 电阻率层42A之前,可以形成上阻挡物层41A。上阻挡物层41A可以共形地形成在功函数内衬 层40A的表面上。上阻挡物层41A可以由含金属材料形成。上阻挡物层41A可以包括金属氮化 物。例如,上阻挡物层41A可以包括氮化钛。上阻挡物层41A可以通过后续的凹进工艺变成上 阻挡物。在另一示例中,第二低电阻率层42A可以由与功函数内衬层40A不反应的材料形成。 在另一示例中,第二低电阻率层42A可以由氮化钛形成。当第二低电阻率层42A由氮化钛形 成时,可以省略上阻挡物层。第二低电阻率层42A可以通过化学气相沉积(CVD)工艺或原子 层沉积(ALD)工艺来形成。
[0180]如图IlE中所示,可以以功函数内衬40、上掩埋部分42和上阻挡物41保留在栅极沟 槽35中的方式执行凹进工艺。可以通过对第二低电阻率层42A的回刻蚀工艺来形成上掩埋 部分42。上阻挡物层41A可以通过该凹进工艺而被凹进。因此,可以形成上阻挡物41。
[0181] 接下来,可以执行对功函数内衬层40A的凹进工艺。上阻挡物41可以定位在上掩埋 部分42与功函数内衬40之间。功函数内衬40的顶表面、上阻挡物41的顶表面和上掩埋部分 42的顶表面可以位于同一水平处。功函数内衬40、上阻挡物41和上掩埋部分42可以被凹进 为比有源区34的顶表面低。
[0182] 如图IlF中所示,可以在上掩埋部分42上形成覆盖层43。覆盖层43可以包括介电材 料。覆盖层43可以填充上掩埋部分42上的栅极沟槽35。覆盖层43可以包括氮化硅。随后,可 以对覆盖层43执行平坦化工艺以暴露衬底31的顶表面。在对覆盖层43的平坦化工艺时或之 后,可以去除衬底31的顶表面上的栅极介电层36。
[0183] 根据以上的过程,可以形成埋栅结构。该埋栅结构可以包括栅极介电层36、功函数 调节内衬37、栅电极BG和覆盖层43。栅电极BG可以包括下阻挡物38、下掩埋部分39、中间阻 挡物46、上阻挡物41和上掩埋部分42。功函数调节内衬37可以定位在栅电极BG的下掩埋部 分39与栅极介电层36之间。功函数内衬40可以定位在栅电极BG的上掩埋部分42与栅极介电 层36之间。此外,功函数内衬40可以定位在下掩埋部分39与上掩埋部分42之间,以及中间阻 挡物46可以介于它们之间。栅电极BG的顶表面可以定位在比衬底31的顶表面低的水平处。 因此,由于栅电极BG的顶表面被凹进,因此可以充分保证栅电极BG与诸如接触插塞的其他 导电结构之间的距离。结果,可以改善栅电极BG与其他导电结构之间的绝缘内部压力。
[0184] 在形成覆盖层43之后,可以通过注入或另外的掺杂技术来执行杂质掺杂工艺。这 样可以在衬底31中形成第一杂质区44和第二杂质区45。在执行杂质掺杂工艺时,覆盖层43 可以被用作阻挡物。第一杂质区44和第二杂质区45可以分别变成源极区和漏极区。在杂质 掺杂工艺之后可以去除衬底31的顶表面上的栅极介电层36。
[0185] 第一杂质区44的底表面和第二杂质区45的底表面可以具有与功函数内衬40交迭 的深度。因此,功函数内衬40可以与第一杂质区44和第二杂质区45交迭。
[0186] 在另一示例中,可以在形成栅极沟槽35之前形成第一杂质区44和第二杂质区45。 例如,在通过经由离子注入掩膜将杂质掺杂至有源区34中来形成杂质区之后,可以形成栅 极沟槽35。杂质区可以通过栅极沟槽35而划分为第一杂质区44和第二杂质区45。
[0187] 图12是图示根据第四实施例的半导体器件的剖视图。半导体器件400的除埋栅结 构400G之外的一些组件可以与根据以上实施例的组件相同。
[0188] 半导体器件400可以形成在衬底401中。埋栅结构400G可以嵌入至半导体器件400 的栅极沟槽405中。埋栅结构400G可以设置在第一杂质区413与第二杂质区414之间的有源 区404中,且延伸至隔离层402中。隔离层402可以通过用介电材料填充隔离层403来形成。
[0189] 埋栅结构400G可以包括栅极介电层406、栅电极BG、第一功函数调节内衬410H、覆 盖层409和第二功函数调节内衬410L。栅电极BG可以定位在比有源区404的顶表面低的水平 处。栅电极BG可以部分地填充栅极沟槽405。覆盖层409可以定位在栅电极BG上。栅极介电层 406可以形成在栅极沟槽405的底表面和侧壁上。
[0190] 栅电极BG可以包括下阻挡物411B、下掩埋部分407、上阻挡物411T和上掩埋部分 408。上掩埋部分408可以定位在下掩埋部分407上,且上掩埋部分408可以与第一杂质区413 和第二杂质区414交迭。上掩埋部分408可以部分地填充下掩埋部分407上的栅极沟槽405。 上掩埋部分408的顶表面可以位于比衬底401的顶表面低的水平处。上掩埋部分408可以与 第一杂质区413和第二杂质区414交迭,且栅极介电层406可以介于它们之间。覆盖层409可 以形成在上掩埋部分408之上。
[0191]第一功函数调节内衬41OH可以由与功函数调节内衬110的材料相同的材料形成。 即,第一功函数调节内衬410H可以由可以诱导出下掩埋部分407的高功函数的材料形成。第 一功函数调节内衬410H可以包括产生第一偶极子且由于能带改变而诱导出高功函数的材 料。第一功函数调节内衬410H在氧含量方面可以与栅极介电层406不同。第一功函数调节内 衬410H可以由高含氧金属氧化物形成,该高含氧金属氧化物具有比栅极介电层406的每单 位体积氧含量大的每单位体积氧含量。该高含氧金属氧化物可以包括氧化铝(Al 2O3)、氧化 钛(TiO2)、氧化铪(HfO2)、氧化锆(ZrO 2)和氧化镁(MgO)中的一种或更多种。在实施例中,第 一功函数调节内衬410H可以包括Ah〇3。当第一功函数调节内衬410H由Al 2O3形成时,有可能 维持与栅极介电层406的稳定介面。第一功函数调节内衬410H可以形成为薄的。结果,栅极 沟槽405中的下掩埋部分407的体积可以增大,使得栅电极BG的电阻率可以降低。在另一示 例中,当下掩埋部分407由具有第一高功函数的材料形成时,通过第一功函数调节内衬410H 可以诱导出比第一高功函数高的第二高功函数。
[0192]第二功函数调节内衬410L可以调节功函数。第二功函数调节内衬410L可以诱导出 上掩埋部分408的低功函数。第二功函数调节内衬410L可以包括产生第二偶极子并由于能 带改变而诱导出低功函数的材料。第二偶极子可以用来减小上掩埋部分408的功函数。第二 功函数调节内衬410L在氧含量方面可以与栅极介电层406不同。第二功函数调节内衬410L 可以由低含氧金属氧化物形成,该低含氧金属氧化物具有比栅极介电层406的每单位体积 氧含量低的每单位体积氧含量。低含氧金属氧化物可以包括氧化钇(Y 2O3 )、氧化镧(La2O3)、 氧化锗(GeO2 )、氧化镥(Lu2O3)和氧化锶(SrO)中的一种或更多种。第二功函数调节内衬41OL 可以与第一杂质区413和第二杂质区414交迭。例如,第二功函数调节内衬410L可以与第一 杂质区413和第二杂质区414水平交迭。第二功函数调节内衬410L可以具有间隔区形状。即, 第二功函数调节内衬410L可以不定位在上掩埋部分408与下掩埋部分407之间。第二功函数 调节内衬410L可以定位在上掩埋部分408与第一杂质区413和第二杂质区414之间。第二功 函数调节内衬41OL可以电耦接至第一功函数调节内衬41OH。第二功函数调节内衬41OL的厚 度可以与第一功函数调节内衬410H的厚度相同或不同。
[0193] 栅电极BG的下掩埋部分407和上掩埋部分408可以包括低电阻率金属以降低栅电 极BG的电阻率。例如,下掩埋部分407和上掩埋部分408可以由钨(W)形成。当上掩埋部分408 和下掩埋部分407由钨形成时,栅极介电层406可以被侵蚀。例如,当钨通过六氟化钨(WF 6) 而被沉积时,栅极介电层406可以被氟侵蚀。因此,为了防止这种氟侵蚀,可以在下掩埋部分 407与栅极介电层406之间形成下阻挡物411B。可以在上掩埋部分408与栅极介电层406之间 形成上阻挡物411T。下阻挡物411B可以定位在下掩埋部分407与第一功函数调节内衬410H 之间。上阻挡物411T可以定位在上掩埋部分408与第二功函数调节内衬410L之间。下阻挡物 411B和上阻挡物411T可以由具有低电阻率的材料形成。下阻挡物411B和上阻挡物411T可以 由氮化钛形成。通过下阻挡物41IB和上阻挡物41IT,可以分别防止对第一功函数调节内衬 410H和第二功函数调节内衬410L的氟侵蚀。在一些示例中,当通过无氟钨源沉积钨层时,可 以省略下阻挡物411B和上阻挡物411T。
[0194] 第一杂质区413、第二杂质区414和埋栅结构400G可以形成埋栅型晶体管。沟道可 以沿着第一杂质区413与第二杂质区414之间的栅极沟槽405来限定。
[0195] 根据第四实施例,第一功函数调节内衬41OH可以由诱导出高功函数的材料形成, 而第二功函数调节内衬410L可以诱导出低功函数。
[0196] 通过第一功函数调节内衬410H可以调节阈值电压。例如,通过第一功函数调节内 衬41OH可以偏移阈值电压。通过第一功函数调节内衬41OH可以在第一功函数调节内衬41OH 与栅极介电层406之间的介面处形成第一偶极子。第一偶极子可以诱导出下掩埋部分407的 高功函数,从而可以偏移阈值电压。结果,通过第一功函数调节内衬41OH可以减小沟道剂 量。
[0197] 由于沟道剂量通过第一功函数调节内衬410H而减小,因此可以减小局部沟道掺 杂,或者可以省略局部沟道掺杂。结果,在实施例中,由于减小了沟道剂量,因此可以改善结 泄漏。
[0198] 此外,在第四实施例中,通过第二功函数调节内衬410L可以在第二功函数调节内 衬410L与栅极介电层406之间的介面处形成第二偶极子。第二偶极子可以诱导出上掩埋部 分408的低功函数,从而可以抑制第一杂质区413和第二杂质区414中的栅极诱导漏极泄漏 (GIDL)。当第一功函数调节内衬410H与第一杂质区413和第二杂质区414交迭时,栅极诱导 漏极泄漏可以由于诱导出高功函数而增大。因此,可以调节第一功函数调节内衬410H的高 度以与第一杂质区413和第二杂质区414不交迭。
[0199] 此外,在第四实施例中,由于第一功函数调节内衬410H和第二功函数调节内衬 41OL由介电材料形成,因此栅电极BG的电阻率可以进一步降低。
[0200] 可以将根据第四实施例的埋栅结构400G应用至埋栅型鳍状沟道晶体管。
[0201] 图13A至图13C是图示第四实施例的变型的剖视图。根据第四实施例的变型的半导 体器件400的一些组件可以与根据第四实施例的半导体器件400的组件相同。除栅电极BG1、 BG2和BG3之外的剩余组件可以与第四实施例的组件相同。
[0202]参见图13A,根据第一变型的半导体器件400的栅极结构400G可以包括栅极介电层 406、第一功函数调节内衬410H、栅电极BG1、第二功函数调节内衬410L和覆盖层209。栅电极 BGl可以包括下掩埋部分407M和上掩埋部分408M。
[0203]下掩埋部分407M和上掩埋部分408M可以包括低电阻率金属以降低栅电极BGl的电 阻率。下掩埋部分407M和上掩埋部分408M可以由不侵蚀栅极介电层406的材料形成。例如, 下掩埋部分407M和上掩埋部分408M可以由不包含诸如氟的杂质的材料形成。因此,可以省 略下掩埋部分407M与栅极介电层406之间的下阻挡物。此外,可以省略上掩埋部分408M与栅 极介电层406之间的上阻挡物。下掩埋部分407M和上掩埋部分408M可以包括氮化钛。
[0204] 这样,由于下掩埋部分407M和上掩埋部分408M由不包含氟的材料形成,因此栅电 极BGl可以变成无阻挡物栅电极。
[0205]参见图13B,根据第二变型的半导体器件400的栅极结构400G可以包括栅极介电层 406、第一功函数调节内衬410H、栅电极BG2、第二功函数调节内衬410L和覆盖层409。栅电极 BG2可以包括下掩埋部分407和上掩埋部分408M。
[0206] 栅电极BG2的下掩埋部分407和上掩埋部分408M可以包括低电阻率金属以降低栅 电极BG2的电阻率。下掩埋部分407可以由含氟材料形成,而上掩埋部分408M可以由无氟材 料形成。下掩埋部分407可以包括钨,而上掩埋部分408M可以包括氮化钛。当上掩埋部分 408M由氮化钛形成时,第二功函数调节内衬410L和栅极介电层406可以不被氟侵蚀。因此, 可以省略上掩埋部分408M与第二功函数调节内衬410L之间的上阻挡物。当下掩埋部分407 包括钨时,可以需要下阻挡物411B以防止对栅极介电层406的氟侵蚀。下阻挡物411B可以包 括氮化钛。
[0207]参见图13C,根据第三变型的半导体器件400的栅极结构400G可以包括栅极介电层 406、第一功函数调节内衬410H、栅电极BG3、第二功函数调节内衬410L和覆盖层409。栅电极 BG3可以包括下掩埋部分407M和上掩埋部分408。
[0208] 栅电极BG3的下掩埋部分407M和上掩埋部分408可以包括低电阻率金属以降低栅 电极BG3的电阻率。下掩埋部分407M可以由无氟材料形成,而上掩埋部分408可以由含氟材 料形成。上掩埋部分408可以包括钨,而下掩埋部分407M可以包括氮化钛。当上掩埋部分408 由钨形成时,第二功函数调节内衬410L和栅极介电层406可以被上掩埋部分408侵蚀。因此, 可以在上掩埋部分408与第二功函数调节内衬410L之间形成上阻挡物411T。当下掩埋部分 407M包括氮化钛时,栅极介电层406和第一功函数调节内衬410H可以不被氟侵蚀,从而可以 省略下阻挡物。上阻挡物41IT可以包括氮化钛。
[0209] 可以将上述的变型应用至埋栅型鳍状沟道晶体管。
[0210] 制造根据第四实施例及其变型的半导体器件的方法可以类似于第二实施例的制 造方法。
[0211] 图14A是图示根据第五实施例的半导体器件的剖视图。半导体器件500的除埋栅结 构500G之外的一些组件可以与根据上述实施例的半导体器件的组件相同。
[0212] 半导体器件500可以形成在衬底501中。半导体器件500的埋栅结构500G可以嵌入 至栅极沟槽505中。埋栅结构500G可以设置在第一杂质区513与第二杂质区514之间的有源 区504中,且延伸至隔离层502中。隔离层502可以通过用介电材料填充隔离沟槽503来形成。 [0213]埋栅结构500G可以包括栅极介电层506、栅电极520、功函数调节内衬510H、覆盖层 509和功函数内衬510L。栅电极520可以定位在比有源区504的顶表面低的水平处。栅电极 520可以部分地填充栅极沟槽505。覆盖层509可以定位在栅电极520上。栅极介电层506可以 形成在栅极沟槽505的底表面和侧壁上。
[0214] 这样,在第五实施例中,与以上实施例相反的是,栅电极520可以具有由单个低电 阻率层形成的单结构(single structure)。例如,在单结构中,下掩埋部分和上掩埋部分可 以保持连续,以及单个低电阻率金属材料可以部分地填充栅极沟槽505。
[0215] 栅电极520可以包括低电阻率金属。栅电极520可以由无氟材料形成。栅电极520可 以由氮化钛形成。
[0216] 第一介面和第二介面可以包括在栅电极520与栅极介电层506之间。第二介面可以 邻近于栅极沟槽505的顶部,而第一介面可以处于比第二介面低的水平处,且邻近于栅极沟 槽505的下部和底部。第一介面可以对应于根据上述实施例的下掩埋部分与栅极介电层之 间的介面,而第二介面可以对应于根据上述实施例的上掩埋部分或功函数内衬与栅极介电 层之间的介面。
[0217] 功函数调节内衬510H可以包括产生偶极子并由于能带改变而诱导出高功函数的 材料。功函数调节内衬510H可以由高含氧金属氧化物形成,该高含氧金属氧化物具有比栅 极介电层506的每单位体积氧含量大的每单位体积氧含量。高含氧金属氧化物可以包括氧 化铝(AI2O3)、氧化钛(TiO 2)、氧化铪(HfO2)、氧化错(ZrO2)和氧化镁(MgO)中的一种或更多 种。
[021 S]功函数内衬51OL可以包括低功函数。功函数内衬51OL可以包括包含N型掺杂剂的 含硅材料。在实施例中,功函数内衬5IOL可以包括用N型掺杂剂掺杂的多晶硅(在下文中被 称作N型掺杂多晶硅)A型掺杂多晶硅可以具有低功函数。N型掺杂剂可以包括磷(Ph)和砷 (As)中的一种或更多种。功函数内衬510L可以与第一杂质区513和第二杂质区514交迭。 [0219]图14B是图示根据第五实施例的变型的半导体器件的剖视图。半导体器件500的除 埋栅结构500G之外的一些组件可以与根据第五实施例的半导体器件500的组件相同。
[0220] 半导体器件500可以形成在衬底501中。半导体器件500的埋栅结构500G可以嵌入 至栅极沟槽505中。埋栅结构500G可以设置在第一杂质区513与第二杂质区514之间的有源 区504中,且延伸至隔离层502中。隔离层502可以通过用介电材料填充隔离沟槽503来形成。 [0221]埋栅结构500G可以包括栅极介电层506、栅电极BG、功函数调节内衬510H、覆盖层 509和功函数内衬510L。栅电极BG可以位于比有源区504的顶表面低的水平处。栅电极BG可 以部分地填充栅极沟槽505。覆盖层509可以定位在栅电极BG上。栅极介电层506可以形成在 栅极沟槽505的底表面和侧壁上。
[0222] 栅电极BG可以包括单个低电阻率电极520和阻挡物521。单个低电阻率电极520可 以由含氟材料形成。单个低电阻率电极520可以由钨形成。可以形成阻挡物521以防止单个 低电阻率电极520与功函数内衬510L反应。阻挡物521可以包括氮化钛。通过阻挡物521可以 防止对功函数调节内衬51OH和栅极介电层506的氟侵蚀。
[0223] 第一介面和第二介面可以包括在单个低电阻率电极520与栅极介电层506之间。第 二介面可以邻近于栅极沟槽505的顶部,而第一介面可以位于比第二介面低的水平处,且邻 近于栅极沟槽505的下部和底部。第一介面可以对应于根据上述实施例的下掩埋部分与栅 极介电层之间的介面,而第二介面可以对应于根据上述实施例的上掩埋部分或功函数内衬 与栅极介电层之间的介面。
[0224] 功函数调节内衬510H可以包括产生偶极子并由于能带改变而诱导出高功函数的 材料。功函数调节内衬510H可以由高含氧金属氧化物形成,该高含氧金属氧化物具有比栅 极介电层506的每单位体积氧含量大的每单位体积氧含量。
[0225] 功函数内衬510L可以包括低功函数材料。功函数内衬510L可以包括包含N型掺杂 剂的含硅材料。在实施例中,功函数内衬51OL可以包括用N型掺杂剂掺杂的多晶硅(在下文 中被称作N型掺杂多晶硅)A型掺杂多晶硅可以具有低功函数。N型掺杂剂可以包括磷(Ph) 和砷(As)中的一种或更多种。功函数内衬510L可以与第一杂质区513和第二杂质区514交 迭。
[0226] 根据第五实施例及其变型,通过功函数调节内衬510H可以调节阈值电压Vt。例如, 通过功函数调节内衬51OH可以偏移阈值电压。通过功函数调节内衬5IOH可以在功函数调节 内衬510H与栅极介电层506之间形成偶极子。该偶极子可以诱导出单个低电阻率电极520的 高功函数,从而偏移阈值电压。结果,通过功函数调节内衬51OH可以减小沟道剂量。
[0227] 此外,由于功函数内衬510L具有低功函数,因此在第一杂质区513和第二杂质区 514中栅极诱导漏极泄漏(GIDL)可以受到抑制。
[0228] 图15A是图示根据第六实施例的半导体器件的剖视图。半导体器件600的除埋栅结 构600G之外的一些组件可以与根据第五实施例的半导体器件500的组件相同。
[0229] 半导体器件600可以形成在衬底601中。半导体器件600的埋栅结构600G可以嵌入 至栅极沟槽605中。埋栅结构600G可以设置在第一杂质区613与第二杂质区614之间的有源 区604中,且延伸至隔离层602中。隔离层602可以通过用介电材料填充隔离沟槽603来形成。 [0230] 埋栅结构600G可以包括栅极介电层606、栅电极620、第一功函数调节内衬610H、覆 盖层609和第二功函数调节内衬610L。栅电极620可以位于比有源区604的顶表面低的水平 处。栅电极620可以部分地填充栅极沟槽605。覆盖层609可以定位在栅电极620上。栅极介电 层606可以形成在栅极沟槽605的底表面和侧壁上。
[0231 ]在第六实施例中,栅电极620可以具有单结构。
[0232]栅电极620可以包括低电阻率金属。栅电极620可以由无氟材料形成。栅电极620可 以由氮化钛形成。
[0233]第一介面和第二介面可以包括在栅电极620与栅极介电层606之间。第二介面可以 邻近于栅极沟槽605的顶表面,而第一介面可以位于比第二介面低的水平处,且邻近于栅极 沟槽605的下部和底部。第一介面可以对应于根据上述实施例的下掩埋部分与栅极介电层 之间的介面,而第二介面可以对应于根据上述实施例的上掩埋部分或功函数内衬与栅极介 电层之间的介面。
[0234] 第一功函数调节内衬610H可以包括产生第一偶极子并由于能带改变而诱导出高 功函数的材料。第一功函数调节内衬610H可以由高含氧金属氧化物形成,该高含氧金属氧 化物具有比栅极介电层606的每单位体积氧含量大的每单位体积氧含量。该高含氧金属氧 化物可以包括氧化铝(Al2〇3)、氮化钛(TiO 2)、氧化铪(Hf 〇2)、氧化错(ZrO2)和氧化镁(MgO)中 的一种或更多种。
[0235] 第二功函数调节内衬610L可以包括在与栅极介电层606的介面处产生第二偶极子 并由于能带改变而诱导出低功函数的材料。第二功函数调节内衬610L可以由低含氧金属氧 化物形成,该低含氧金属氧化物具有比栅极介电层606的每单位体积氧含量低的每单位体 积氧含量。该低含氧金属氧化物可以包括氧化纪(Y 2〇3)、氧化镧(La2〇3)、氧化锗(GeO2)、氧化 镥(Lu 2O3)和氧化锶(SrO)中的一种或更多种。第二功函数调节内衬610L可以与第一杂质区 613和第二杂质区614交迭。第二功函数调节内衬610L可以具有间隔区形状。第二功函数调 节内衬610L可以电親接至第一功函数调节内衬610H。第二功函数调节内衬610L的厚度可以 与第一功函数调节内衬610H的厚度相同或不同。
[0236] 图15B是图示根据第六实施例的变型的半导体器件的剖视图。半导体器件600的除 埋栅结构600G之外的一些组件可以与根据第六实施例的组件相同。
[0237] 半导体器件600可以形成在衬底601中。半导体器件600的埋栅结构600G可以嵌入 至栅极沟槽605中。埋栅结构600G可以设置在第一杂质区613与第二杂质区614之间的有源 区604中,且延伸至隔离层602中。隔离层602可以通过用介电材料填充隔离沟槽603来形成。
[0238] 埋栅结构600G可以包括栅极介电层606、栅电极BG、第一功函数调节内衬610H、覆 盖层609和第二功函数调节内衬610L。栅电极BG可以位于比有源区604的顶表面低的水平 处。栅电极BG可以部分地填充栅极沟槽605。覆盖层609可以定位在栅电极BG上。栅极介电层 606可以形成在栅极沟槽605的底表面和侧壁上。
[0239] 栅电极BG可以包括单个低电阻率电极620和阻挡物621。单个低电阻率电极620可 以由含氟材料形成。单个低电阻率电极620可以由钨形成。阻挡物621可以包括氮化钛。通过 阻挡物621可以防止对第一功函数调节内衬610H、第二功函数调节内衬610L和栅极介电层 606的氟侵蚀。
[0240]第一介面和第二介面可以包括在单个低电阻率电极620与栅极介电层606之间。第 二介面可以定位在栅极沟槽605的顶部上,而第一介面可以位于比第二介面低的水平处,且 邻近于栅极沟槽605的下部和底部。第一介面可以对应于根据上述实施例的下掩埋部分与 栅极介电层之间的介面,而第二介面可以对应于根据上述实施例的上掩埋部分或功函数内 衬与栅极介电层之间的介面。
[0241] 第一功函数调节内衬610H可以包括产生偶极子并由于能带改变而诱导出高功函 数的材料。第一功函数调节内衬610H可以由高含氧金属氧化物形成,该高含氧金属氧化物 具有比栅极介电层606的每单位体积氧含量大的每单位体积氧含量。高含氧金属氧化物可 以包括氧化铝(Ah〇3)、氧化钛(TiO 2)、氧化铪(Hf〇2)、氧化错(ZrO2)和氧化镁(MgO)中的一种 或更多种。
[0242] 第二功函数调节内衬610L可以包括产生偶极子并由于能带改变而诱导出低功函 数的材料。第二功函数调节内衬610L可以由低含氧金属氧化物形成,该低含氧金属氧化物 具有比栅极介电层606的每单位体积氧含量低的每单位体积氧含量。该低含氧金属氧化物 可以包括氧化纪(Y2O3)、氧化镧(La2〇3)、氧化锗(GeO2)、氧化镥(Lu2〇3)和氧化锁(SrO)中的 一种或更多种。第二功函数调节内衬610L可以与第一杂质区613和第二杂质区614交迭。
[0243] 根据第六实施例及其变型,通过第一功函数调节内衬610H可以调节阈值电压Vt。 例如,通过第一功函数调节内衬61OH可以偏移阈值电压。通过第一功函数调节内衬61OH可 以在第一功函数调节内衬610H与栅极介电层606之间的介面处形成第一偶极子。第一偶极 子可以诱导出单个低电阻率电极620的高功函数,从而偏移阈值电压。结果,通过第一功函 数调节内衬610 H可以减小沟道剂量。
[0244] 此外,通过第二功函数调节内衬610L可以在第二功函数调节内衬610L与栅极介电 层606之间的介面处形成第二偶极子。第二偶极子可以诱导出单个低电阻率电极620的低功 函数,从而可以抑制第一杂质区613和第二杂质区614中的栅极诱导漏极泄漏(GIDL)。
[0245] 根据实施例的半导体器件可以集成在晶体管电路中。而且,可以将根据实施例的 半导体器件应用至包括用于各种目的的晶体管的集成电路。例如,可以将根据实施例的半 导体器件应用至包括绝缘栅型FET(IGFET)、高电子迀移率晶体管(HEMT)、功率晶体管、薄膜 晶体管(TFT)等的集成电路。
[0246] 根据实施例的半导体器件、晶体管和集成电路可以嵌入至电子设备中。该电子设 备可以包括存储器和非存储器。存储器包括SRAM、DRAM、闪存、MRAM、ReRAM、STTRAM和FeRAM。 非存储器包括逻辑电路。该逻辑电路可以包括用于控制存储器件的感测放大器、解码器、输 入/输出电路等。而且,除存储器之外,逻辑电路可以包括各种集成电路(1C)。例如,逻辑电 路包括微处理器、移动设备的应用处理器等。此外,非存储器包括诸如与非(NAND)门的逻辑 门、用于显示设备的驱动器集成电路、诸如电源管理集成电路(PMIC)的功率半导体器件等。 电子设备可以包括计算系统、图像传感器、相机、移动设备、显示设备、传感器、医疗仪器、光 电设备、射频识别(RFID)、太阳能电池、用于汽车的半导体器件、用于有轨电车的半导体器 件、用于飞机的半导体器件等。
[0247] 图16是图示包括根据实施例的半导体器件的晶体管电路的示例的剖视图。
[0248]参见图16,晶体管电路700可以包括第一晶体管720和第二晶体管740。第一晶体管 720和第二晶体管740可以形成在衬底701中,且通过隔离层702而彼此隔离。
[0249] 第一晶体管720可以包括埋栅结构700G、第一源极区713和第一漏极区714。埋栅结 构700G可以形成在栅极沟槽705中。栅极沟槽705可以穿过隔离层702和有源区704。隔离层 702可以通过用介电材料填充隔离沟槽703来形成。
[0250] 埋栅结构700G可以包括第一栅极介电层706、埋栅电极BG和覆盖层709。埋栅电极 BG可以包括功函数调节内衬710、下阻挡物711、下掩埋部分707、中间阻挡物712和上掩埋部 分708。功函数调节内衬710可以包括诸如Al 2O3的高含氧金属氧化物,而上掩埋部分708可以 包括N型掺杂多晶硅。
[0251]第二晶体管740可以包括平面栅电极732、第二源极区733和第二漏极区734。第二 栅极介电层731可以形成在平面栅电极732之下。平面栅电极732可以包括多晶硅、金属、金 属氮化物、金属化合物和其组合中的一种或更多种。第二栅极介电层731可以包括从氧化 娃、氮化娃、氮氧化娃和高k材料中选择的一种或更多种。高k材料可以包括铪基材料。在第 二栅极介电层731中,可以层叠界面层和高k材料。界面层可以包括氧化硅、氮化硅或氮氧化 娃。
[0252] 如从以上描述所看到的,在晶体管电路700中,具有埋栅电极BG的第一晶体管720 和具有平面栅电极732的第二晶体管740可以集成在单个衬底701中。在形成第一晶体管720 之后,可以形成第二晶体管740。
[0253] 在晶体管电路700中,第一晶体管720和第二晶体管740二者都可以为匪0SFET。此 外,第一晶体管720和第二晶体管740二者都可以为PM0SFET。
[0254] 晶体管电路700可以为CM0SFET。例如,第一晶体管720和第二晶体管740中的任意 一个晶体管可以为NM0SFET,而另一个晶体管可以为PM0SFET。在第二晶体管740的平面栅电 极732中,可以选择合适的功函数材料来调节阈值电压。例如,对于平面栅电极732,可以选 择P型功函数材料以具有适合于PM0SFET的功函数。
[0255] 第一晶体管720可以为埋栅型晶体管,而第二晶体管740可以为平面栅型晶体管。 [0256]在晶体管电路700中,第一晶体管720可以为存储单元的晶体管,而第二晶体管740 可以为外围电路的晶体管。
[0257] 这样,由于埋栅结构700G被形成为包括功函数调节内衬710和具有低功函数的上 掩埋部分708,因此可以改善晶体管电路700的性能。
[0258] 除第一实施例以外,第二实施例至第六实施例以及变型可以应用至晶体管电路 700的埋栅结构700G。
[0259] 图17是图示包括根据实施例的半导体器件的存储单元的示例的剖视图。
[0260] 参见图17,存储单元800可以包括掩埋字线结构800G、位线819和存储元件824。
[0261] 将详细描述存储单元800。
[0262]首先,隔离沟槽802可以形成在衬底801中,以及隔离层803可以形成在隔离沟槽 802中。通过隔离层803可以限定多个有源区804。栅极沟槽805可以被形成为穿过有源区804 和隔离层803。掩埋字线结构800G可以嵌入至栅极沟槽805中。
[0263] 掩埋字线结构800G可以包括第一栅极介电层806、掩埋字线BWL和覆盖层809。掩埋 字线BWL可以包括功函数调节内衬810、下阻挡物811、下掩埋部分807、中间阻挡物812和上 掩埋部分808。功函数调节内衬810可以包括诸如氧化铝(Al 2O3)的高含氧金属氧化物,而上 掩埋部分808可以包括N型掺杂多晶硅。掩埋字线结构800G可以与根据第一实施例的埋栅结 构100G相同。除第一实施例以外,第二实施例至第六实施例以及变型可以应用至埋栅结构 800G〇
[0264] 第一杂质区813和第二杂质区814可以形成在掩埋字线结构800G的两侧上的衬底 801中。掩埋字线BWL、第一杂质区813和第二杂质区814可以形成单元晶体管。
[0265] 可以形成电耦接至第一杂质区813的位线结构。位线结构可以包括位线819和位线 硬掩膜层820。位线结构还可以包括在位线819与第一杂质区813之间的第一接触插塞818。 间隔物821可以形成在位线结构的侧壁上。第一层间介电层816和第二层间介电层817可以 形成在衬底801上。第一接触插塞818可以形成在第一接触孔815中。第一接触孔815可以形 成在第一层间介电层816中。第一接触插塞818可以电親接至第一杂质区813。第一接触插塞 818的线宽可以与位线819的线宽相同。因此,在第一接触插塞818与第一接触孔815的侧壁 之间可以提供间隙,且间隔物821的部分可以延伸以填充间隙。可以凹进第一杂质区813的 顶表面。这样,第一接触插塞818与第一杂质区813之间的接触面积可以增大。位线819可以 与掩埋字线BWL延伸的方向交叉。位线819可以包括从多晶硅、金属硅化物、金属氮化物和金 属中选择的一种或更多种。位线硬掩膜层820可以包括氧化硅和氮化硅中的一种或更多种。 第一接触插塞818可以包括从多晶硅、金属硅化物、金属氮化物和金属中选择的一种或更多 种。
[0266] 间隔物821可以包括介电材料。间隔物821可以氧化硅、氮化硅以及氧化硅和氮化 硅的组合中的一种或更多种。间隔物821可以具有多间隔物结构。例如,间隔物821可以为氮 化硅/氧化硅/氮化硅的NON结构。间隔物821可以为空气隙嵌入多间隔物结构(air gap-embedded multi-spacer structure)。
[0267] 存储元件824可以形成在第二杂质区814之上。第二接触插塞822可以形成在存储 元件824与第二杂质区814之间。第二接触孔823可以被形成为穿过第一层间介电层816和第 二层间介电层817,以及第二接触插塞822可以形成在第二接触孔823中。第二接触插塞822 可以电耦接至第二杂质区814。第二接触插塞822可以包括从多晶硅、金属、金属硅化物和金 属氮化物中选择的一种或更多种。例如,第二接触插塞822可以包括在其中层叠了多晶硅、 金属硅化物和金属的插塞结构。
[0268]第一层间介电层816和第二层间介电层817中的每个可以为单层结构或多层结构。 第一层间介电层816和第二层间介电层817中的每个可以包括从氧化硅、氮化硅和氮氧化硅 中选择的一种或更多种。第二层间介电层817可以用来隔离相邻的第二接触插塞822。在另 一示例中,还可以形成围绕第二接触插塞822的侧壁的接触间隔物(未示出)。接触间隔物可 以为空气隙嵌入多间隔物结构。
[0269]在另一示例中,可以在第二接触插塞822上额外地形成第三接触插塞(未示出)。第 三接触插塞可以与位线结构和第二接触插塞824交迭。第三接触插塞可以包括金属材料。 [0270]存储元件824可以形成在第二接触插塞822上以电耦接至第二接触插塞822。存储 元件824可以以各种方法来实现。
[0271] 存储元件824可以为电容器。因此,存储元件824可以包括接触第二接触插塞822的 储存节点。储存节点可以为圆筒型或柱型。电容器介电层可以形成在储存节点的表面上。电 容器介电层可以包括从氧化锆、氧化铝和氧化铪中的选择的一种或更多种。例如,电容器介 电层可以为ZAZ结构,在ZAZ结构中层叠了第一氧化锆、氧化铝和第二氧化锆。平板节点可以 形成在电容器介电层上。储存节点和平板节点可以包括含金属材料。
[0272] 在另一示例中,存储元件824可以包括可变电阻器。该可变电阻器可以包括相变材 料。该相变材料可以包括在作为硫族元素的碲(Te)和硒(Se)之间选择的一种或更多种。在 另一实施例中,可变电阻器可以包括过渡金属氧化物。在又一实施例中,可变电阻器可以为 磁隧道结(MTJ)。
[0273] 如上所述,存储单元800可以包括掩埋字线结构BWL,掩埋字线结构MffL包括功函数 调节内衬810和上掩埋部分808。根据本发明的示例性实施例,通过功函数调节内衬810可以 减小结泄漏,以及通过上掩埋部分808可以降低栅极诱导漏极泄漏(GIDL)。因此,如果将存 储单元800应用至DRAM,则可以改善DRAM的刷新特性。
[0274] 图18是图示包括根据实施例的半导体器件的电子设备的示例的示图。
[0275] 参见图18,电子设备900可以包括多个半导体器件901、902、903、904和905。例如, 电子设备900可以包括根据上述实施例及其变型的半导体器件100、200、300、400、500和 600、晶体管电路700以及存储单元800之中的一种或更多种。
[0276] 包括在电子设备900中的半导体器件901、902、903、904和905之中的一个或更多个 半导体器件可以包括形成在栅极沟槽中的埋栅电极。埋栅结构可以包括介电功函数调节内 衬和导电功函数内衬。此外,埋栅结构可以包括第一介电功函数调节内衬和第二介电功函 数调节内衬。功函数内衬和第二功函数调节内衬可以与源极区和漏极区交迭,从而可以改 善栅极诱导漏极泄漏(GIDL)。此外,功函数调节内衬或第一功函数调节内衬可以减小沟道 剂量。因此,电子设备900可以对应于被缩小而实现高操作速度。
[0277] 根据实施例,由于诱导出高功函数的偶极子形成在栅极介电层与埋栅电极之间的 介面处,因此可以减小沟道剂量以降低结泄漏。
[0278] 此外,根据实施例,由于低功函数材料或能够降低功函数的偶极子形成在埋栅电 极与杂质区之间,因此可以减小栅极诱导漏极泄漏(GIDL)。
[0279]虽然已经关于特定实施例描述了本发明,但对于本领域技术人员将明显的是,在 不脱离所附权利要求书中限定的本发明的精神和范围的情况下,可以做出各种改变和修 改。
【主权项】
1. 一种半导体器件,包括: 衬底,包括沟槽; 栅极介电层,形成在沟槽的表面之上; 栅电极,所述栅电极定位在比衬底的顶表面低的水平处,且包括嵌入至栅极介电层之 上的沟槽的下部中的下掩埋部分以及定位在下掩埋部分之上的上掩埋部分; 介电功函数调节内衬,定位在下掩埋部分与栅极介电层之间;以及 偶极子,形成在介电功函数调节内衬与栅极介电层之间。2. 如权利要求1所述的半导体器件, 其中,上掩埋部分具有第一功函数,以及 其中,通过介电功函数调节内衬形成的偶极子诱导出比第一功函数高的第二功函数。3. 如权利要求1所述的半导体器件, 其中,下掩埋部分具有比上掩埋部分的功函数高的第一高功函数,以及 其中,通过介电功函数调节内衬形成的偶极子诱导出比第一高功函数高的第二高功函 数。4. 如权利要求1所述的半导体器件,其中,介电功函数调节内衬包括高含氧金属氧化 物,所述高含氧金属氧化物具有比栅极介电层的每单位体积氧含量大的每单位体积氧含 量。5. 如权利要求1所述的半导体器件, 其中,栅极介电层包括氧化硅Si02,以及 其中,介电功函数调节内衬包括氧化铝A12〇3。6. 如权利要求1所述的半导体器件, 其中,栅极介电层包括氧化硅Si02,以及 其中,介电功函数调节内衬包括氧化钛Ti〇2、氧化铪Hf 〇2、氧化错Zr〇2和氧化镁MgO中的 一种或更多种。7. 如权利要求1所述的半导体器件,其中,上掩埋部分包括N型掺杂多晶硅。8. 如权利要求1所述的半导体器件,其中,下掩埋部分包括具有比上掩埋部分的电阻率 低的电阻率的材料。9. 如权利要求1所述的半导体器件,其中,下掩埋部分包括与上掩埋部分不反应的金属 材料和与上掩埋部分反应的金属材料中的一种或更多种。10. 如权利要求1所述的半导体器件, 还包括在下掩埋部分与上掩埋部分之间的中间阻挡物, 其中,下掩埋部分包括与上掩埋部分反应的金属材料。11. 如权利要求1所述的半导体器件, 还包括: 中间阻挡物,位于下掩埋部分与上掩埋部分之间;以及 下阻挡物,位于下掩埋部分与介电功函数调节内衬之间, 其中,下掩埋部分包括与上掩埋部分反应且不包含氟的金属材料。12. 如权利要求1所述的半导体器件,还包括鳍状物,所述鳍状物形成在下掩埋部分之 下的衬底中,栅极介电层介于鳍状物与下掩埋部分之间。13. 如权利要求1所述的半导体器件, 还包括第一杂质区和第二杂质区,所述第一杂质区和所述第二杂质区形成在栅电极的 两侧上的衬底中, 其中,第一杂质区和第二杂质区具有与上掩埋部分交迭的深度。14. 一种制造半导体器件的方法,包括: 在衬底中形成沟槽; 形成埋栅结构,所述埋栅结构嵌入在沟槽中,且包括栅极介电层、栅极介电层之上的栅 电极和栅电极之上的覆盖层;以及 在埋栅结构的两侧上的衬底中形成第一杂质区和第二杂质区, 其中,形成埋栅结构包括形成介电功函数调节内衬,所述介电功函数调节内衬与第一 杂质区和第二杂质区不交迭。15. 如权利要求14所述的方法,其中,介电功函数调节内衬由高含氧金属氧化物形成, 所述高含氧金属氧化物具有比栅极介电层的每单位体积氧含量大的每单位体积氧含量。16. 如权利要求14所述的方法, 其中,栅极介电层包括氧化硅Si02,以及 介电功函数调节内衬包括氧化铝Al2〇3、氧化钛Ti〇2、氧化铪Hf〇2、氧化错Zr〇2和氧化镁 MgO中的一种或更多种。17. 如权利要求14所述的方法,其中,形成埋栅结构包括: 在沟槽的表面之上形成栅极介电层; 在栅极介电层之上形成介电功函数调节内衬层; 在介电功函数调节内衬层之上形成第一导电层以填充沟槽;以及 凹进第一导电层和介电功函数调节内衬层以形成下掩埋部分和介电功函数调节内衬。18. 如权利要求14所述的方法,还包括:在形成沟槽之后,在沟槽之下形成鳍状物。
【文档编号】H01L29/78GK106067482SQ201610048818
【公开日】2016年11月2日
【申请日】2016年1月25日 公开号201610048818.X, CN 106067482 A, CN 106067482A, CN 201610048818, CN-A-106067482, CN106067482 A, CN106067482A, CN201610048818, CN201610048818.X
【发明人】姜东均, 曹豪辰
【申请人】爱思开海力士有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1