栅极上的缓冲层及其形成方法

栅极上的缓冲层及其形成方法
【专利摘要】描述了栅极上的缓冲层及其形成方法。根据一个方法实施例，形成栅极结构。该栅极机构包括位于衬底上方的栅极电介质，位于栅极电介质上方的功函调整层，位于功函调整层上方的含金属材料。缓冲层形成在含金属材料上。介电材料形成在缓冲层上。根据一种结构实施例，栅极结构包括高k栅极电介质和金属栅电极。缓冲层位于金属栅电极上。电介质盖位于缓冲层上。层间电介质位于衬底上方以及围绕栅极结构。层间电介质的顶面与电介质盖的顶面共面。
【专利说明】
栅极上的缓冲层及其形成方法 |；0001] 本申请要求于2015年4月30日提交的题目为"Buffer Layer on Gate and Methods of F'orming the Same"的美国临时专利申请第62/155, 263号的优先权和益处，其 全部内容通过引用结合于此，作为参考。
技术领域
[0002] 本发明设及栅极上的缓冲层及其形成方法。
【背景技术】
[0003] 例如，半导体器件用于各种电子应用中，诸如个人电脑、移动手机、数码相机和其 他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层 并且使用光刻图案化各个材料层W在其上形成电路组件和元件来制造半导体器件。
[0004] 晶体管是在半导体器件中经常会用到的元件。例如，在单个集成电路（IC)上可能 有大量的晶体管（例如，成百的，上千的或成百万的晶体管）。在半导体器件制造中常见的 一种类型的晶体管是金属氧化物半导体场效应晶体管（MOSFET)。平面型晶体管（例如，平 面M0SFET)通常包括设置在衬底中的沟道区上方的栅极电介质，W及在栅极电介质上方形 成的栅电极。晶体管的源极区和漏极区形成在沟道区的两侧。 阳0化]多栅极场效应晶体管（MuG阳T)是半导体技术中近期的发展。一种类型的MuG阳T 被称为FinFET,该FinFET是一种具有罐状半导体材料的晶体管结构，该罐状半导体沟道垂 直地凸起到集成电路的半导体表面之外。

【发明内容】

[0006] 为解决现有技术中存在的问题，根据本发明的一个方面提供了一种方法，包括：
[0007] 形成栅极结构，所述栅极结构包括：
[0008] 位于衬底上方的栅极电介质，
[0009] 位于所述栅极电介质上方的功函调整层，
[0010] W及位于所述功函调整层上方的含金属材料；
[0011] 在所述含金属材料上形成缓冲层；W及
[0012] 在所述缓冲层上形成介电材料。
[0013] 根据本发明的一个实施例，所述缓冲层是所述含金属材料的氧化物。
[0014] 根据本发明的一个实施例，形成所述缓冲层包括使用含氧等离子体工艺。
[0015] 根据本发明的一个实施例，形成所述缓冲层包括使用热氧化工艺。
[0016] 根据本发明的一个实施例，形成所述缓冲层包括打破真空W将所述含金属材料暴 露于自然环境。
[0017] 根据本发明的一个实施例，还包括：
[0018] 在所述衬底中W及在所述栅极结构的相反两侧上形成第一源极/漏极区W及第 二源极/漏极区；W及
[0019] 在所述衬底上方形成层间电介质，所述缓冲层处于低于所述层间电介质的顶面的 水平面，所述介电材料的顶面与所述层间电介质的顶面共面。
[0020] 根据本发明的一个实施例，形成所述栅极结构还包括：
[0021] 在所述衬底上方形成伪栅极结构，
[0022] 沿着所述伪栅极结构的侧壁形成栅极间隔件，W及
[0023] 去除所述伪栅极结构W形成露出所述衬底的开口，所述栅极间隔件限定所述开口 的侧壁，并且
[0024] 其中：所述栅极电介质共形形成在所述开口中，并且，形成所述含金属材料包括在 形成所述缓冲层之前使在所述栅极间隔件的顶部部分下面的所述含金属材料开槽。
[00巧]根据本发明的另一方面，提供了一种方法，包括：
[00%] 在衬底上方形成伪栅极结构；
[0027] 在所述衬底中W及在所述伪栅极结构的相反两侧形成第一源极/漏极区和第二 源极/漏极区；
[0028] 在所述衬底上方W及围绕所述伪栅极结构形成层间电介质；
[0029] 通过去除所述伪栅极结构穿过所述层间电介质形成开口；
[0030] 在所述开口中共形形成分层结构，所述分层结构包括围着所述开口的侧壁和底面 的栅极介电层W及沿着所述栅极介电层的覆盖层；
[0031] 在所述分层结构上W及在所述开口中形成金属电极；
[0032] 在所述金属电极上W及在所述开口中形成氧化物层；
[0033] W及在所述氧化物层W及在所述开口中形成电介质盖。
[0034] 根据本发明的一个实施例，形成所述氧化物层包括使用含氧等离子体工艺。
[0035] 根据本发明的一个实施例，形成所述氧化物层包括使用热氧化工艺。
[0036] 根据本发明的一个实施例，形成所述氧化物层包括将所述金属电极暴露于自然环 境。
[0037] 根据本发明的一个实施例，所述氧化物层包括所述金属电极的金属的氧化物。
[0038] 根据本发明的一个实施例，所述电介质盖的顶面与所述层间电介质的顶面共面。
[0039] 根据本发明的一个实施例，所述氧化物层的密度等于或大于1. 5g/cm3。
[0040] 根据本发明的一个实施例，所述氧化物层没有孔。
[0041] 根据本发明的又一方面，提供了一种结构，包括：
[0042] 位于衬底中的第一源极/漏极区和第二源极/漏极区；
[0043] 位于所述衬底上方并设置在所述第一源极/漏极区与所述第二源极/漏极区之间 的栅极结构，所述栅极结构包括高k栅极电介质和金属栅电极；
[0044] 位于所述金属栅电极上的氧化物层；
[0045] 位于所述氧化物层上的电介质盖；
[0046] W及位于所述衬底上方并围绕所述栅极结构的层间电介质，所述层间电介质的顶 面与所述电介质盖的顶面共面。
[0047] 根据本发明的一个实施例，所述氧化物层的密度等于或大于1. 5g/cm3。
[0048] 根据本发明的一个实施例，所述氧化物层没有孔。
[0049] 根据本发明的一个实施例，所述氧化物层包括所述金属栅电极的金属的氧化物。
[0050] 根据本发明的一个实施例，所述栅极结构还包括设置在所述高k栅极电介质与所 述金属栅电极之间的功函调整材料。
【附图说明】
[0051] 当结合附图进行阅读时，通过W下详细描述可W更好地理解本发明的各个方面。 应该注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了清楚讨论，各个部 件的尺寸可W任意地增大或缩小。
[0052] 图1是根据一些实施例的S维视图中的一般罐式场效应晶体管（finFET)的实例。
[0053] 图2、图3、图4A、图4B、图5至图14、图15A和图15B是根据一些实施例的在Fin阳T 的制造中的中间阶段的截面图。
[0054] 图16是根据一些实施例的栅极结构的放大图。
【具体实施方式】
[0055] W下公开提供了许多不同的用于实施本发明的不同特征的实施例或实例。W下描 述组件或布置的具体实例W简化本发明。当然，运些仅仅是实例，而不旨在限制本发明。例 如，在W下的描述中，在第二部件上方或上形成第一部件可W包括第一部件和第二部件被 形成为直接接触的实施例，并且也可W包括可W在第一部件和第二部件形成其他部件使得 第一部件和第二部分不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/ 或字母。运种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的多个实施例和 /或配置之间的关系。
[0056] 此外，为了便于描述，本文中可W使用诸如"在...下方"、"在...下面"、"下部"、 "在...上面"、"上部"等的空间关系术语，W描述如图中所示的一个元件或部件与另一元件 或部件的关系。除图中所示的定向之外，空间关系术语还应包括处于使用或操作中的器件 的不同定向。装置可W W其他方式定向（旋转90度或在其他方位上），W及本文使用的空 间相对描述符可W同样地作相应的解释。
[0057] 根据各个实施例，提供了罐式场效应晶体管（FinFET)及其形成方法。示出了形成 fin阳T的中间阶段。本文讨论的一些实施例是在使用了栅极最后工艺形成fin阳T的背景 下进行的讨论。一些实施例考虑到了用在平面器件（诸如，平面FET)中的各方面。讨论了 实施例的一些变型。本领域的普通技术人员将容易地理解，可W进行其他修改，运些修改都 预期包含在其他实施例的范围内。尽管W特定顺序讨论了方法实施例，但是可W W任何逻 辑顺序执行各种其他方法实施例，并且可W包括本文描述的更少或更多的步骤。 阳化引 图1示出了常见的fin阳T 20的实例的S维视图。该fin阳T 20包括衬底22上 的罐26。衬底22包括隔离区24,罐26从相邻的隔离区24伸出并且伸出到相邻的隔离区 24之上。栅极电介质28沿着罐26的侧壁并位于罐26的顶面上方，栅电极30位于栅极电 介质28上方。源极/漏极区32和34相对于栅极电介质28和栅电极30设置在罐26的相 反两侧中。图1进一步示出了在后面的附图中使用的参考截面。截面A-A穿过finFET 20 的沟道、栅极电介质28 W及栅电极30。截面B-B垂直于截面A-A并且沿着罐26的纵向轴 线，例如，沿着源极/漏极区32和34之间的电流的方向。为清楚起见，随后的附图提到了 运些参考截面。
[0059] 图2至图15B是根据示例性实施例的在Fin阳T的制造中的中间阶段的截面图。图 2、图3和图4A示出了图1中所示的参考截面A-A，但是示出了多个罐。图4B、图5至图14 W及图15A示出了图1中所示的参考截面A-A，但是示出了多个finFET。图15B示出了图 15A中所示的fin阳T的参考截面A-A。 W60] 图2示出了衬底40。衬底40可W是半导体衬底，诸如块状半导体衬底、绝缘体上半 导体（SOI)衬底、多层或梯度衬底等。衬底40可W包括半导体材料，诸如元素半导体，包括 Si和Ge ;化合物半导体或合金半导体，包括SiC、SiGe、GaAs、GaP、GaAsP、AlInAs、AlGaAs、 GalnAs、InAs、GalnP、InP、In訊和/或GaInAsP ;或它们的组合。衬底40可W是渗杂的或 未渗杂的。在一个具体实例中，衬底40是块状娃衬底。
[0061] 图3示出了罐42 W及相邻的罐42之间的隔离区44的形成。在图3中，罐42在 衬底中形成。在一些实施例中，通过在衬底40中蚀刻沟槽可在衬底40中形成罐42。蚀刻 可W是任意可接受的蚀刻工艺，诸如反应离子蚀刻巧IE)、中性束蚀刻（NB巧等或它们的组 合。蚀刻可W是各向异性的。
[0062] 进一步如图3所示，在相邻的罐42之间形成绝缘材料W形成隔离区44。绝缘材料 可W是氧化物（诸如氧化娃）、氮化物或它们的组合，且可通过高密度等离子体化学气相沉 积（皿P-CVD)、可流动CVD (FCVD)(例如，在远程等离子体系统中的CVD基材料沉积和后固化 W使其转化为诸如氧化物的另一种材料）等或它们组合形成。可使用通过任意可接受的工 艺形成的其他绝缘材料。在所示的实施例中，绝缘材料是通过FCVD工艺形成的氧化娃。一 旦形成了绝缘材料，可W执行退火工艺。进一步在图3中，诸如化学机械抛光（CM巧的平坦 化工艺可W去除任何多余的绝缘材料并且形成共面的隔离区44的顶面和罐42的顶面。
[0063] 尽管没有具体示出，但是可W在罐42和/或衬底40中形成合适的阱。例如，可W 在衬底40的第一区100和第二区200 (在图4B W及随后的附图中示出）中将要形成n型 器件（诸如n型finFET)的位置处形成P阱，并且可W在衬底40的第S区300和第四区 400(在图4B W及随后的附图中示出）中将要形成P型器件（诸如P型finFET)的位置处 形成n阱。 W64] 例如，为了在第一区100和第二区200中形成P阱，可W在衬底40的第；区300 和第四区400中的罐42和隔离区44上方形成光刻胶。光刻胶可W被图案化W露出衬底 40的第一区100和第二区200。光刻胶可W通过使用旋涂技术形成并且使用可接受的光刻 技术对其进行图案化。一旦光刻胶被图案化，就可W在第一区100和第二区200中执行P 型杂质植入，并且光刻胶可W作为掩模W基本防止P型杂质被渗杂到第=区300和第四区 400中。该P型杂质可W是棚、BFz等，其在第一区100和第二区200中植入到等于或小于 IQiScm 3的浓度，例如在大约10 "cm 3与10 IScm 3之间。在植入后，可W去除光刻胶，诸如通过 可接受的灰化工艺。 W65] 此外，为了在第^区300和第四区400中形成n阱，可W在衬底的第一区100和第 二区200中的罐42和隔离区44上方形成光刻胶。光刻胶可W被图案化W露出衬底40的第 =区300和第四区400。光刻胶可W通过使用旋涂技术形成并且使用可接受的光刻技术对 其进行图案化。一旦光刻胶被图案化，就可W在第=区300和第四区400中执行n型杂质 植入，并且光刻胶可W作为掩模W基本防止n型杂质被植入到第一区100和第二区200中。 该n型杂质可W是憐、神等，其在第S区300和第四区400中植入到等于或小于IQiScm 3的 浓度，例如在大约l〇"cm 3与10 IScm 3之间。在植入后，可W去除光刻胶，诸如通过可接受的 灰化工艺。在植入后，可W执行退火W活化植入的P型杂质和n型杂质。该植入可W在第 一区100和第二区200中形成P阱，并且在第=区300和第四区400中形成n阱。
[0066] 在图4A和图4B中，隔离区44被开槽，W便形成浅沟槽隔离（STI)区。隔离区 44被开槽，使得罐42从相邻的隔离区44之间伸出。可使用可接受的蚀刻工艺（诸如对 隔离区44的材料进行的选择性的蚀刻工艺）来对隔离区44进行开槽。例如，可采用使用 CERTAS瑕、应用材料SICONI工具或稀氨氣（地巧酸的化学氧化物去除。
[0067] 本领域的普通技术人员将容易地理解，参照图2、图3、图4A和图4B描述的工艺仅 仅是如何形成罐的一个实例。在其他实施例中，可W在衬底40的顶面上方形成介电层，可 W穿过该介电层蚀刻沟槽，可W在沟槽中外延生长外延罐，并且可W对介电层开槽，使得同 质外延结构和/或异质外延结构由介电层伸出W形成外延罐。n型finFET外延生长的材料 或外延罐结构不同于P型finFET的材料或外延罐结构是有利的。 W側在图5中，在罐42上形成伪介电层。伪介电层可W例如是氧化娃、氮化娃、它们的 组合等，并且可W根据可接受的技术沉积或热生长，该技术诸如为CVD、热氧化等。伪栅极层 形成在伪介电层上方，掩模层形成在伪栅极层上方。伪栅极层可W诸如通过使用CVD等沉 积在伪介电层上方，然后平坦化，诸如通过CMP。掩模层可W诸如通过使用CVD等沉积在伪 栅极层上方。伪栅极层可W包括例如多晶娃，然而也可W使用其他具有高蚀刻选择性的材 料。掩模层可W包括例如氮化娃、氮氧化娃、碳氮化娃等。
[0069] 进一步在图5中，掩模层可W使用可接受的光刻技术和蚀刻技术进行图案化W形 成掩模50。掩模50的图案然后可W通过可接受的蚀刻技术转移到伪栅极层和伪介电层W 分别通过伪栅极层和伪介电层形成伪栅极48和伪栅极电介质46。蚀刻可W包括可接受的 各向异性蚀刻，诸如RIE、NBE等。伪栅极48和伪栅极电介质46的宽度W可W在大约IOnm 至大约300nm之间的范围，诸如大约16nm。每个由伪栅极48和伪栅极电介质46构成的堆 叠件具有组合的高度H。高度H可W在大约40nm到大约IOOnm的范围，诸如大约70nm。高 度与宽度W的纵横比可W在大约0. 1至大约10之间，诸如大约6。伪栅极48覆盖罐42的 相应的沟道区。伪栅极48还可W具有基本垂直于相应的罐42的纵向方向的纵向方向。
[0070] 尽管未具体示出，但是可W执行对轻渗杂的源极/漏极（LDD)区的植入。类似于上 述的植入，掩模（诸如光刻胶）可W形成在第=区300和第四区400上方，例如，用于P型 器件，而露出第一区100和第二区200,例如，用于n型器件，并且n型杂质可W植入第一区 100和第二区200中的露出的罐42中。然后可W去除掩模。接下来，掩模（诸如光刻胶） 可W形成在第一区100和第二区200上方同时露出第=区300和第四区400,并且P型杂质 可W植入第S区300和第四区400中的露出的罐42中。然后可W去除掩模。该n型杂质 可W是之前讨论过的任意n型杂质，P型杂质可W是之前讨论过的任意P型杂质。轻渗杂 的源极/漏极区可W具有从大约IQi5Cm 3到大约10 I6Cm 3的杂质浓度。退火可W用于活化 植入的杂质。
[0071] 进一步在图5中，沿着伪栅极48和伪栅极电介质46的侧壁形成栅极间隔件52。 栅极间隔件52可W通过共形沉积（例如通过CVD等）材料并随后各向异性蚀刻该材料而 形成。栅极间隔件52的材料可W是氮化娃、碳氮化娃、它们的组合等。 阳072] 在图6中，在罐42的源极/漏极区中形成外延的源极/漏极区54和56。在第一 区100和第二区200中，外延的源极/漏极区54形成在罐42的源极/漏极区中，使得每个 伪栅极48设置在每个罐42中的相应的一对外延源极/漏极区54之间。在第=区300和 第四区400中，外延的源极/漏极区56形成在罐42的源极/漏极区中，使得每个伪栅极48 设置在每个罐42中的相应的一对外延源极/漏极区54之间。
[0073] 第一区100和第二区200中的外延源极/漏极区54 (例如，对于n型器件）可W 通过掩盖（诸如利用硬掩模）第=区300和第四区400来形成，例如，对于P型器件。然 后，第一区100和第二区200中的罐42的源极/漏极区被蚀刻W形成凹槽。该蚀刻可W是 对罐42具有选择性的任意合适的蚀刻，并且可W是各向异性的。第一区100和第二区200 中的外延的源极/漏极区54然后在凹槽中外延生长。外延生长可W通过使用金属有机物 CVD(MOCVD)、分子束外延（MBE)、液相外延（LP巧、气相外延（VP巧等或它们的组合。外延的 源极/漏极区54可W包括任意可接受的材料，诸如适用于n型finFET的材料。例如，外延 的源极/漏极区54可W包括娃、SiC、SiCP、SiP等。外延的源极/漏极区54可W具有从罐 42的相应的外表面凸起的表面并且可W具有刻面。然后可W去除掩模，例如通过使用对掩 模的材料具有选择性的蚀刻。
[0074] 第S区300和第四区400中的外延的源极/漏极区56可W通过掩盖（诸如利用 硬掩模）第一区100和第二区200来形成。然后，第=区300和第四区400中的罐42的源 极/漏极区被蚀刻W形成凹槽。该蚀刻可W是对罐42具有选择性的任意合适的蚀刻，并且 可W是各向异性的。第S区300和第四区400中的外延的源极/漏极区56然后在凹槽中 外延生长。外延生长可W通过使用M0CVD、MBE、LPE、VPE等或它们的组合。外延的源极/ 漏极区56可W包括任意可接受的材料，诸如适用于P型finFET的材料。例如，外延的源极 /漏极区域56可W包括SiGe、SiGeB、Ge、GeSn等。外延的源极/漏极区56可W具有从罐 42的相应的外表面凸起的表面并且可W具有刻面。然后可W去除掩模，例如通过使用对掩 模的材料具有选择性的蚀刻。
[0075] 外延的源极/漏极区54和56和/或罐42的源极/漏极区可W植入渗杂剂，类似 于之前关于形成轻渗杂的源极/漏极区所讨论的工艺，之后进行退火。源极/漏极区可W 具有从大约IQi9Cm 3到大约10 2Icm 3之间的杂质浓度。第一区100和第二区200中的源极/ 漏极区的n型杂质（例如，对于n型器件）可W是之前讨论过的任意n型杂质，第S区300 和第四区400中的源极/漏极区的P型杂质（例如，对于P型器件）可W是之前讨论过的 任意的P型杂质。在其他实施例中，在生长期间，可原位渗杂外延的漏极/源极区54和56。 阳076] 进一步在图6中，在外延的源极/漏极区54和56、栅极间隔件52、掩模50 W及隔 离区44中共形形成蚀刻停止层巧化)58。在一些实施例中，E化58可W包括氮化娃、碳氮 化娃等，使用原子层沉积（ALD)、化学气相沉积（CVD)等或它们的组合形成。底部层间电介 质（ILDO) 60沉积在ESL58上方。ILDO 60可W包括憐娃玻璃（PSG)、棚娃玻璃度SG)、棚渗 杂的憐娃玻璃度PSG)、未渗杂的娃玻璃扣SG)等，并且可W通过任意合适的方法沉积，诸如 CVD、等离子体增强CVD (阳CVD)、FCVD等或它们的组合。
[0077] 在图7中，执行平坦化工艺（诸如CMP) W使ILDO 60的顶面与伪栅极48的顶面 齐平。CMP还可W将掩模50和ESL 58从伪栅极48上方去除。因此，伪栅极48的顶面通过 ILDO 60露出。伪栅极48和伪栅极电介质46在蚀刻步骤中去除，使得向罐42中形成穿过 ILDO 60并由栅极间隔件52形成的开口。每个开口可W具有对应于之前参照图5所述的 宽度W和高度H的纵横比，因为该开口通过去除伪栅极48和伪栅极电介质46而形成。每 个开口露出相应的罐42的沟道区。每个沟道区设置在相邻的一对外延源极/漏极区54和 56之间。蚀刻步骤可W是对伪栅极48和伪栅极电介质46的材料具有选择性的，该蚀刻可 W是干蚀刻或湿蚀刻。在蚀刻期间，当伪栅极48被蚀刻掉时，伪栅极电介质46可W用作蚀 刻停止层。伪栅极电介质46然后可W在去除伪栅极48后被蚀刻掉。尽管未具体示出，但 是根据用于ILDO 60和伪栅极电介质46的材料的相似性，ILDO 60可W在伪栅极电介质46 被去除后开槽，并且该开槽可W引起ESL 58和/或栅极间隔件52的各部分伸出到ILDO 60 的顶面之上。 阳07引界面电介质62形成在每个开口中W及罐42上。界面电介质62可W例如为通过 热氧化等形成的氧化物等。界面电介质62的厚度可W在约10 A至约IOOA的范围内，例 如大约40A。然后在ILDO 60的顶面上、在开口中沿着栅极间隔件52的侧壁W及在界面电 介质62上共形地形成栅极介电层64。在一些实施例中，栅极介电层64包括高k介电材料， 并且在一些实施例中，栅极介电层64可W具有大于约7. 0的k值，并且可W包括金属氧化 物或Hf、Al、Zr、La、Mg、Ba、Ti、化的娃酸盐及其组合。栅极介电层64的形成方法可W包 括AUXCVD、分子束沉积（MBD)等或它们的组合。栅极介电层64的厚度可W在大约IOA到 大约1OOA的范围，诸如大约30A。
[0079] 然后在栅极介电层64上方共性地形成覆盖层。在所示实施例中，覆盖层包括第一 子层66和第二子层68。在一些实施例中，覆盖层可W是单个层或可W包括其他的子层。覆 盖层可W用作阻挡层W防止随后沉积的含金属材料扩散到栅极介电层64中。此外，如图所 示，如果第一子层66与功函调整层由相同材料形成，则第二子层68可W在各个区100、200、 300、400中形成功函调整层期间用作蚀刻停止件，运将在随后变得更清楚。第一子层66可 W包括通过ALD、CVD等共形沉积在栅极介电层64上的氮化粗（TaN))等。第二子层68可 W包括通过AUXCVD等共形沉积在第一子层66上的氮化粗（TaN))等。覆盖层的厚度可W 在大约5A到大约50A的范围内，诸如大约;lOA。在所示的实施例中，第一子层66的厚度 可W在大约5A到大约50A，的范围内，诸如大约20A，第二子层68的厚度可W在大约5;盖 到大约SOA的范围内，诸如大约望0處6
[0080] 然后在覆盖层（例如，在第二子层68上）上共形地形成第一功函调整层70。第 一功函调整层70可W是考虑到即将形成的器件的用途而将该器件的功函调整至期望量的 任何可接受的材料，并且可W使用任何可接受的沉积工艺。在一些实施例中，第一功函调整 层70包括通过ALD、CVD等沉积的铁侣灯iAl)等。第一功函调整层70的厚度可W在大约 IOA到大约IOOA的范围内，诸如，大约30A。
[0081] 然后，在第四区400中的第一功函调整层70上方图案化掩模72,同时，第一区、第 二区和第=区100、200、300中的第一功函调整层70露出。在一些实施例中，掩模72是光 刻胶，该光刻胶可W形成在第四区400上方。光刻胶可W被图案化W露出第一区100、第二 区200和第=区300。光刻胶可W通过使用旋涂技术形成并且使用可接受的光刻技术对其 进行图案化。一旦掩模72被图案化，就对第一功函调整层70执行选择性蚀刻W从第一区 100、第二区200和第=区300去除第一功函调整层70,如图8所示。在此蚀刻期间，第一区 100、第二区200和第=区300中的第二子层68可用作蚀刻停止件。掩模72然后被去除， 例如，如果掩模72是光刻胶则通过使用合适的灰化处理。
[0082] 进一步在图8中，然后在第一区100、第二区200和第S区300中，在覆盖层（例 如，在第二子层上）上共形形成第二功函调整层，并且在第四区400中的第一功函调整层 70上共形形成第二功函调整层。第二功函调整层74可W是考虑到即将形成的器件的用途 而将该器件的功函调整至期望量的任何可接受的材料，并且可W使用任何可接受的沉积工 艺来沉积。在一些实施例中，第二功函调整层74包括通过AUXCVD等沉积的氮化铁灯iN) 等。第二功函调整层74的厚度可W在大约IOA到大约50A的范围内，诸如，大约20A。
[0083] 然后，在第S区300和第四区400中的第二功函调整层74上方图案化掩模76,同 时，第一区100和第二区200中的第二功函调整层74露出。在一些实施例中，掩模76是光 刻胶，该光刻胶可W形成在第=区300和第四区400上方。光刻胶可W被图案化W露出第 一区100和第二区200。光刻胶可W通过使用旋涂技术形成并且使用可接受的光刻技术对 其进行图案化。一旦掩模76被图案化，就对第二功函调整层74执行选择性蚀刻W从第一 区100和第二区200去除第二功函调整层74,如图9所示。在此蚀刻期间，第一区100和第 二区200中的第二子层68可用作蚀刻停止件。掩模76然后被去除，例如，如果掩模76是 光刻胶则通过使用合适的灰化处理。
[0084] 进一步在图9中，然后在第一区100和第二区200中，在覆盖层（例如，在第二子 层68上）上共形形成第=功函调整层78,并且在第=区300和第四区400中的第二功函 调整层74上共形形成第=功函调整层。第=功函调整层78可W是考虑到即将形成的器件 的用途而将该器件的功函调整至期望量的任何可接受的材料，并且可W使用任何可接受的 沉积工艺来沉积。在一些实施例中，第=功函调整层78包括通过ALD、CVD等沉积的氮化 铁灯iN)等。第S功函调整层78的厚度可W在大约IOA到大约50A的范围内，诸如，大约 2〇A〇 阳0化]然后，在第二区200、第S区300和第四区400中的第S功函调整层78上方图案 化掩模80,同时，第一区100中的第=功函调整层78露出。在一些实施例中，掩模80是光 刻胶，该光刻胶可W形成在第二区200、第=区300和第四区400上方。光刻胶可W被图案 化W露出第一区100。光刻胶可W通过使用旋涂技术形成并且使用可接受的光刻技术对其 进行图案化。一旦掩模80被图案化，就对第=功函调整层78执行选择性蚀刻W从第一区 100去除第=功函调整层78,如图10所示。在此蚀刻期间，第一区100中的第二子层68可 用作蚀刻停止件。掩模80然后被去除，例如，如果掩模80是光刻胶则通过使用合适的灰化 处理。
[0086] 在图11中，栅极介电层64、覆盖层（包括子层66和68) W及功函调整层70、74 和78被蚀刻，使得在第一区100、第二区200、第=区300和第四区400中分别形成分层结 构82a、82b、82c和82d。该蚀刻可W例如是干蚀刻，其基本蚀刻掉开口中的各层的上部部 分而不蚀刻掉各层的下部部分。例如，蚀刻剂气体可W是对各层的材料具有选择性的，工艺 参数可W被修改W获得图11中的结构。开口的纵横比和/或各层在开口的拐角处的变窄 (necking)可导致该蚀刻不会大量地蚀刻掉开口中的各层的底部部分。在其他实施例中，可 W在开口中沉积牺牲材料，W防止下部部分被蚀刻，并且，牺牲材料可W在蚀刻后被选择性 去除。
[0087] 如所示，第一区100中的分层结构82a包括栅极介电层64和覆盖层（包括第一子 层66和第二子层68)。如所示，第二区200中的分层结构8化包括栅极介电层64、覆盖层 (包括第一子层66和第二子层68) W及第=功函调整层78。如所示，第=区300中的分层 结构82c包括栅极介电层64、覆盖层（包括第一子层66和第二子层68)第二功函调整层 74 W及第=功函调整层78。如所示，第四区400中的分层结构82d包括栅极介电层64、覆 盖层（包括第一子层66和第二子层68)第一功函调整层70、第二功函调整层74 W及第= 功函调整层78。
[0088] 在图12中，导电材料84在开口中沉积在分层结构82曰、826、82(3、82(1^及比00 60 上。导电材料84可W包括金属，诸如鹤（W)、侣（Al)、钻（Co)、钉（Ru)、它们的组合等。导 电材料84可W使用CVD、物理气相沉积（PVD)等或它们的组合来沉积。导电材料84至少填 充开口的剩余部分，例如，未被分层结构82a、82b、82c和82d填充的部分。
[0089] 接下来，可W执行平坦化工艺（诸如，CMP) W去除导电材料84的多余部分，该多 余部分在ILDO 60的顶面上方。然后，对导电材料84执行受控的选择性回蚀刻，并且可能 对分层结构82a、82b、82c和82d执行受控的选择性回蚀刻，W从ILDO 60的顶面对导电材 料84开槽，导致图13中所示的栅极结构。
[0090] 在图14中，在导电材料84和分层结构82a、82b、82c W及82d上形成缓冲层86。 在一些实施例中，缓冲层86是氧化物层。氧化物层可W使用热氧化、含氧等离子体处理等 来形成。含氧等离子体处理的实例可能是暴露于氧气（02)等离子体等。氧化物层还可W 是通过将导电材料84和分层结构82a、82b、82c W及82d暴露于自然外部环境（例如通过 在关于图13A讨论的回蚀刻之后打破真空）而形成的天然氧化物。缓冲层86的厚度可W 在大约5A至大约50条的范围内，诸如15A。氧化物层可W具有对应于其下面的材料的组 分。例如，如果导电材料是鹤，那么氧化物层可W是氧化鹤。氧化物层在靠近覆盖任何功函 调整层70、74和78、覆盖层（包括子层66和68) W及栅极介电层64的部分可具有变化的 组分。在一些实施例中，运些层的厚度与氧化物层处的导电材料84相比能够是小的，因此， 组分的变化能够是小的。氧化物层可W基本上没有孔和/或空隙，并且可W是非常致密的。 作为一个实例，氧化物层可W具有等于或大于1. 5g/cm3的密度，诸如大于2. Og/cm3,诸如在 大约1. 5g/cm3至大约2. 5g/cm 3的范围内。
[0091] 在图15A中，在缓冲层86上形成电介质盖88。为了形成电介质盖88,可W在开口 的位于缓冲层86之上的的剩余部分中W及在ILDO 60的顶面上沉积覆盖介电层。覆盖介 电层100可W包括使用CVD、PECVD等形成的氮化娃、碳氮化娃等。然后可W将覆盖介电层 平坦化，诸如通过CMP，W形成与ILDO 60的顶面共面的顶面，从而形成该电介质盖。
[0092] 上部ILD (ILDl) 90沉积在ILDO 60和电介质盖88上方，接触件92穿过ILDl 90、 ILDO 60和ESL 58至外延的源极/漏极区54和56而形成。ILD 162可W由诸如PSG、BSG、 BPSG、USG等的介电材料形成，并且可W通过诸如CVD、阳CVD、FCVD等的任何合适的方法沉 积。用于接触件92的开口穿过ILDl 90JLD0 60和ESL 58而形成。可W使用可接受的光 刻和蚀刻技术来形成开口。在开口中形成诸如扩散阻挡层、粘附层等的衬垫和导电材料。衬 垫可W包括铁、氮化铁、粗、氮化粗等。导电材料可W是铜、铜合金、银、金、鹤、侣、儀等。可 W实施诸如CMP的平坦化工艺W从ILDl 90的表面去除多余的材料。剩余的衬垫和导电材 料在开口中形成接触件92。可W实施退火工艺W分别在外延的源极/漏极区54和56与接 触件92的界面处形成娃化物。
[0093] 图15A示出了第一区100中的第一器件，由于栅极结构中包括分层的结构82a和 导电材料84,该第一器件可W是超低阔值电压n型fin阳T。图15A还示出了第二区200中 的第二器件，由于栅极结构中包括分层的结构8化和导电材料84,该第二器件可W是标准 阔值电压n型fin阳T。图15A还示出了第S区300中的第S器件，由于栅极结构中包括分 层的结构82c和导电材料84,该第S器件可W是标准阔值电压P型finFET。图15A同样示 出了第四区400中的第四器件，由于栅极结构中包括分层的结构82d和导电材料84,该第四 器件可W是超低阔值电压P型finFET。
[0094] 虽然没有明确示出，但是本领域普通技术人员将容易理解，可W在图15A中的结 构上实施进一步的处理步骤。例如，可W在ILDl 90上方形成各种金属间电介质（IMD)及 它们的相应的金属化。
[0095] 图15B示出了图15A的截面A-A，W示出第四区400中形成的栅极结构的各方面。 界面电介质62和分层结构82d沿着罐42的侧壁是共形的。除了之前讨论过的分层结构 82a、8化和82c中的差别之外，第一区100、第二区200和第=区300中的栅极结构具有相 似的截面。
[0096] 图16是第四区400中形成的栅极结构的放大视图，其被示出W清晰示出其中形成 的层。除了之前讨论过的分层结构82a、8化和82c中的差别之外，第一区100、第二区200 和第=区300中的栅极结构具有相似的截面。
[0097] 一些实施例可W实现优势。通过如所述在栅极结构上形成缓冲层，诸如氧化物层， 可W改善导电材料（可W是金属）和后来的介电层（诸如电介质盖）之间的粘附。运一改 进的粘附可W讲降低导电材料的扩散和分层。
[0098] 一个实施例是一种方法。形成栅极机构。该栅极机构包括位于衬底上方的栅极电 介质，位于栅极电介质上方的功函调整层，位于功函调整层上方的含金属材料。缓冲层形成 在含金属材料上。介电材料形成在缓冲层上。
[0099] 另一实施例是一种方法。在衬底上方形成伪栅极结构。在衬底中W及在伪栅极结 构的相反两侧形成第一源极/漏极区和第二源极/漏极区。在衬底上方W及围绕伪栅极结 构形成层间电介质。通过去除伪栅极结构穿过层间电介质形成开口。在开口中共形形成分 层结构。分层结构包括沿着开口的侧壁和底面的栅极介电层W及沿着栅极介电层的覆盖 层。在分层结构上W及在开口中形成金属电极。在金属电极W及在开口中形成氧化物层。 在氧化物层上W及在开口中形成电介质盖。
[0100] 进一步的实施例是一种结构。该结构包括位于衬底中的第一源极/漏极区和第二 源极/漏极区W及位于衬底上方并设置在第一源极/漏极区和第二源极/漏极区之间的栅 极结构。栅极结构包括高k栅极电介质和金属栅电极。氧化物层位于金属栅电极上。电介 质盖位于氧化物层上。层间电介质位于衬底上方W及围绕栅极结构。层间电介质的顶面与 电介质盖的顶面共面。 阳101] 上面概述了若干实施例的特征、使得本领域技术人员可W更好地理解本发明的方 面。本领域技术人员应该理解、他们可W容易地使用本发明作为基础来设计或修改用于实 现与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人 员也应该意识到、运种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精 神和范围的情况下，本文中他们可W做出多种变化、替换W及改变。
【主权项】
1. 一种方法，包括： 形成栅极结构，所述栅极结构包括： 位于衬底上方的栅极电介质， 位于所述栅极电介质上方的功函调整层， 以及位于所述功函调整层上方的含金属材料； 在所述含金属材料上形成缓冲层；以及 在所述缓冲层上形成介电材料。2. 根据权利要求1所述的方法，其中，所述缓冲层是所述含金属材料的氧化物。3. 根据权利要求1所述的方法，其中，形成所述缓冲层包括使用含氧等离子体工艺。4. 根据权利要求1所述的方法，其中，形成所述缓冲层包括使用热氧化工艺。5. 根据权利要求1所述的方法，其中，形成所述缓冲层包括打破真空以将所述含金属 材料暴露于自然环境。6. 根据权利要求1所述的方法，还包括： 在所述衬底中以及在所述栅极结构的相反两侧上形成第一源极/漏极区以及第二源 极/漏极区；以及 在所述衬底上方形成层间电介质，所述缓冲层处于低于所述层间电介质的顶面的水平 面，所述介电材料的顶面与所述层间电介质的顶面共面。7. 一种方法，包括： 在衬底上方形成伪栅极结构； 在所述衬底中以及在所述伪栅极结构的相反两侧形成第一源极/漏极区和第二源极/ 漏极区； 在所述衬底上方以及围绕所述伪栅极结构形成层间电介质； 通过去除所述伪栅极结构穿过所述层间电介质形成开口； 在所述开口中共形形成分层结构，所述分层结构包括围着所述开口的侧壁和底面的栅 极介电层以及沿着所述栅极介电层的覆盖层； 在所述分层结构上以及在所述开口中形成金属电极； 在所述金属电极上以及在所述开口中形成氧化物层； 以及在所述氧化物层以及在所述开口中形成电介质盖。8. 根据权利要求7所述的方法，其中，形成所述氧化物层包括使用含氧等离子体工艺。9. 一种结构，包括： 位于衬底中的第一源极/漏极区和第二源极/漏极区； 位于所述衬底上方并设置在所述第一源极/漏极区与所述第二源极/漏极区之间的栅 极结构，所述栅极结构包括高k栅极电介质和金属栅电极； 位于所述金属栅电极上的氧化物层； 位于所述氧化物层上的电介质盖； 以及位于所述衬底上方并围绕所述栅极结构的层间电介质，所述层间电介质的顶面与 所述电介质盖的顶面共面。10. 根据权利要求9所述的结构，其中，所述氧化物层的密度等于或大于1. 5g/cm3。
【文档编号】H01L29/78GK106098554SQ201510764195
【公开日】2016年11月9日
【申请日】2015年11月10日
【发明人】张简旭珂, 刘继文, 吴志楠, 林俊泽
【申请人】台湾积体电路制造股份有限公司