阵列基板的制造方法、阵列基板及显示装置的制造方法

阵列基板的制造方法、阵列基板及显示装置的制造方法
【专利摘要】本发明公开了一种阵列基板的制造方法、阵列基板及显示装置，属于显示技术领域。所述方法包括：在衬底基板上形成包括薄膜晶体管TFT的平坦层前膜层结构；在形成有所述平坦层前膜层结构的衬底基板上形成平坦层图案；在形成有所述平坦层图案的衬底基板上形成第一钝化层；在形成有所述第一钝化层的衬底基板上形成公共电极；在形成有所述公共电极的衬底基板上形成触摸金属图案TPM。由于该平坦层图案上覆盖有第一钝化层，该第一钝化层的稳定性较高，因此在形成TPM时，该第一钝化层能够保护平坦层图案，避免平坦层图案中析出污染物对TPM以及镀膜腔室造成污染。本发明用于制造阵列基板。
【专利说明】
阵列基板的制造方法、阵列基板及显示装置
技术领域
[0001]本发明涉及显示技术领域，特别涉及一种阵列基板的制造方法、阵列基板及显示
目.0
【背景技术】
[0002]显示面板通常包括阵列基板、彩膜基板以及形成于阵列基板和彩膜基板之间的液晶层。其中，阵列基板上形成有大面积的公共电极以及像素电极，阵列基板通过这两个电极能够使液晶层中的液晶进行偏转。但由于公共电极的面积较大，其电阻通常较高，这可能会影响显示面板的显示效果，尤其是在将公共电极和像素电极作为该显示面板的两个触控电极时，公共电极的电阻过高会严重影响显示面板的触控功能。
[0003]相关技术中有一种阵列基板的制造方法，在该方法中:I)在衬底基板上形成包括薄膜晶体管(英文:Thin Film Transistor;简称:TFT)在内的平坦层前膜层结构;2)在形成有平坦层前膜层结构的衬底基板上形成平坦层图案;3)在形成有平坦层图形的衬底基板上形成公共电极；4)在公共电极上形成触摸金属图案(英文:Touch pattern Metal;简称:TPM)，TPM可以为金属走线，导电性能好，能够解决公共电极的电阻较大的问题;5)在形成有TPM的衬底基板上形成缓冲层以及像素电极，像素电极通过过孔与TFT中的源极或漏极连接。
[0004]但是，由于公共电极与平坦层图案的形状不同，平坦层图案上可能存在未覆盖公共电极的区域，且由于TPM形成时是采用射频磁控溅射的方式，等离子体轰击靶材的时候也会将平坦层图案中的分子轰击出来，该平坦层图案中析出的分子会对TPM以及镀膜腔室造成污染。

【发明内容】

[0005]为了解决相关技术中在公共电极上直接形成TPM可能会对TPM以及镀膜腔室造成污染的问题，本发明提供了一种阵列基板的制造方法、阵列基板及显示装置，所述技术方案如下:
[0006]第一方面，提供了一种阵列基板的制造方法，所述方法包括:
[0007]在衬底基板上形成包括薄膜晶体管TFT的平坦层前膜层结构；
[0008]在形成有所述平坦层前膜层结构的衬底基板上形成平坦层图案；
[0009]在形成有所述平坦层图案的衬底基板上形成第一钝化层；
[0010]在形成有所述第一钝化层的衬底基板上形成公共电极；
[0011]在形成有所述公共电极的衬底基板上形成触摸金属图案TPM。
[0012]可选的，所述公共电极上形成有公共电极孔，所述平坦层图案上形成有平坦层孔，所述平坦层孔位于所述TFT的源极或漏极上方，所述在形成有所述平坦层图案的衬底基板上形成第一钝化层之后，所述方法还包括:
[0013]在所述第一钝化层上形成第一TFT接触过孔，所述第一 TFT接触过孔与所述平坦层孔连通，所述第一 TFT接触过孔在所述衬底基板上的正投影位于所述平坦层孔在所述衬底基板上的正投影内。
[0014]可选的，所述在形成有所述公共电极的衬底基板上形成TPM之后，所述方法还包括:
[0015]在形成有所述TPM的衬底基板上形成第二钝化层；
[0016]在所述第二钝化层上形成第二 TFT接触过孔，所述第二 TFT接触过孔通过所述公共电极孔、所述第一 TFT接触过孔与所述平坦层孔连通；
[0017]在形成有所述第二TFT接触过孔的衬底基板上形成像素电极，所述像素电极通过所述第二 TFT接触过孔、所述第一 TFT接触过孔以及所述平坦层孔与所述TFT的源极或漏极连接。
[0018]可选的，所述第一TFT接触过孔与所述平坦层孔采用同一张掩膜板形成。
[0019]可选的，所述第二TFT接触过孔在所述衬底基板上的正投影位于所述第一TFT接触过孔在所述衬底基板上的正投影内。
[0020]可选的，所述在形成有所述平坦层图案的衬底基板上形成第一钝化层，包括:
[0021]在形成有所述平坦层图案的衬底基板上形成覆盖所述衬底基板的顶面的所述第一钝化层。
[0022]可选的，所述像素电极的材料包括多晶硅氧化铟锡Ρ-ΙΤ0。
[0023]第二方面，提供了一种阵列基板，所述阵列基板是由第一方面所述的方法制造形成的，所述阵列基板包括:衬底基板；
[0024]所述衬底基板上形成有包括薄膜晶体管TFT的平坦层前膜层结构；
[0025]形成有所述平坦层前膜层结构的衬底基板上形成有平坦层图案；
[0026]形成有所述平坦层图案的衬底基板上形成有第一钝化层；
[0027]形成有所述第一钝化层的衬底基板上形成有公共电极；
[0028]形成有所述公共电极的衬底基板上形成有触摸金属图案TPM。
[0029]可选的，所述公共电极上形成有公共电极孔，所述平坦层图案上形成有平坦层孔，所述平坦层孔位于所述TFT的源极或漏极上方；
[0030]所述第一钝化层上形成有第一TFT接触过孔，所述第一 TFT接触过孔与所述平坦层孔连通，所述第一 TFT接触过孔在所述衬底基板上的正投影位于所述平坦层孔在所述衬底基板上的正投影内。
[0031]可选的，形成有所述TPM的衬底基板上形成有第二钝化层，所述第二钝化层上形成有第二 TFT接触过孔，所述第二 TFT接触过孔穿过所述公共电极孔、所述第一 TFT接触过孔与所述平坦层孔连通；
[0032]形成有所述第二TFT接触过孔的衬底基板上形成有像素电极，所述像素电极通过所述第二 TFT接触过孔、所述第一 TFT接触过孔以及所述平坦层孔与所述TFT的源极或漏极连接。
[0033]第三方面，提供了一种显示装置，所述显示装置包括第二方面所述的阵列基板。
[0034]本发明提供的技术方案带来的有益效果是:
[0035]本发明提供了一种阵列基板的制造方法、阵列基板及显示装置，该方法通过在形成有该平坦层图案的衬底基板上形成第一钝化层，然后再在形成有该第一钝化层的衬底基板上形成公共电极和TPM，由于该平坦层图案上覆盖有第一钝化层，该第一钝化层的稳定性较高，因此在形成TPM时，该第一钝化层能够保护平坦层图案，避免平坦层图案中析出污染物对TPM以及镀膜腔室造成污染。
【附图说明】
[0036]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1是本发明实施例示出的一种阵列基板的制造方法的流程图；
[0038]图2-1是本发明实施例示出的另一种阵列基板的制造方法的流程图；
[0039]图2-2是图2-1所示实施例中衬底基板的结构示意图；
[0040]图2_3是图2_1所不实施例中衬底基板的结构不意图；
[0041 ]图2_4是图2_1所不实施例中衬底基板的结构不意图；
[0042]图2-5是图2-1所示实施例中衬底基板的结构示意图；
[0043]图2-6是图2-1所示实施例中衬底基板的结构示意图；
[0044]图2_7是图2_1所不实施例中衬底基板的结构不意图；
[0045]图2-8是图2-1所示实施例中衬底基板的结构示意图；
[0046]图2-9是图2-1所示实施例中衬底基板的结构示意图；
[0047]图3-1是本发明实施例提供的一种阵列基板的结构示意图；
[0048]图3-2是本发明实施例提供的一种阵列基板周边区域的剖视图。
【具体实施方式】
[0049]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0050]图1是本发明实施例提供的一种阵列基板的制造方法的流程图，参考图1，该方法包括:
[0051]步骤101、在衬底基板上形成包括TFT的平坦层前膜层结构。
[0052]步骤102、在形成有该平坦层前膜层结构的衬底基板上形成平坦层图案。
[0053]步骤103、在形成有该平坦层图案的衬底基板上形成第一钝化层。
[0054]步骤104、在形成有该第一钝化层的衬底基板上形成公共电极。
[0055]步骤105、在形成有该公共电极的衬底基板上形成触摸金属图案TPM。
[0056]综上所述，本发明实施例提供了一种阵列基板的制造方法，该方法通过在形成有该平坦层图案的衬底基板上形成第一钝化层，然后再在形成有该第一钝化层的衬底基板上形成公共电极和TPM，由于该平坦层图案上覆盖有第一钝化层，该第一钝化层的稳定性较高，因此在形成TPM时，该第一钝化层能够保护平坦层图案，避免平坦层图案中析出污染物对TPM以及镀膜腔室造成污染。
[0057]图2-1是本发明实施例提供的一种阵列基板的制造方法的流程图，参考图2-1，该方法包括:
[0058]步骤201、在衬底基板上形成包括TFT的平坦层前膜层结构。
[0059]在使用本发明实施例提供的阵列基板制造方法时，可以首先在衬底基板上形成包括TFT的平坦层前膜层结构。平坦层前膜层结构可以是指形成平坦层之前，衬底基板上的膜层结构，平坦层前膜层结构根据情况可能不同，在应用了低温多晶硅(英文:LowTemperature Poly-silicon;简称:LTPS)技术的阵列基板上，形成了平坦层前膜层结构的衬底基板可以如图2-2所示，其中，衬底基板11上由下而上依次形成有遮光(英文:LightShield;简称:LS)层12、缓冲层(英文:buffer)13、多晶硅(P-SI)有源层14、栅绝缘层(英文:Gate Insulator;简称:GI) 15、栅极 16、层间介电层(英文:inter-layer Dielectric;简称:ILD)17和源漏极18等。平坦层前膜层结构还可以为其他，具体可以参考相关技术，在此不再赘述。
[0060]步骤202、在形成有该平坦层前膜层结构的衬底基板上形成平坦层图案。
[0061]在衬底基板上形成平坦层前膜层结构后，可以在形成有平坦层前膜层结构的衬底基板上形成平坦层图案。该平坦层图案上形成有平坦层孔，该平坦层孔位于TFT的源极或漏极上方，该平坦层孔可以使平坦层图案下层的TFT中的源极或漏极露出。
[0062]本步骤结束时，衬底基板的结构可以如图2-3所示，其中，平坦层图案19形成于源漏极18的上方，平坦层图案19上形成有平坦层孔191，源漏极18从平坦层孔191中露出。需要说明的是，附图标记18代表源极和漏极，而源极和漏极中的一个从平坦层孔191中露出。
[0063]步骤203、在形成有该平坦层图案的衬底基板上形成第一钝化层。
[0064]在衬底基板上形成平坦层图案后，可以在形成有平坦层图案的衬底基板上形成第一钝化层(英文:passivat1n layer;简称:PVX)，该第一钝化层可以起到保护平坦层图案的作用。本步骤结束时，衬底基板的结构可以如图2-4所示，其中，第一钝化层20形成在平坦层图案19上。
[0065]具体的，可以在形成有平坦层图案的衬底基板上形成覆盖衬底基板的顶面的第一钝化层。其中，衬底基板的顶面可以包括衬底基板上的有效显示区域和周边区域。由于周边区域可能未形成有公共电极，因而周边区域的平坦层图案更有可能被损坏，因而在周边区域也形成有钝化层能够保护周边区域区的平坦层图案。其中，衬底基板的有效显示区可以是指该衬底基板后续形成的阵列基板的有效显示区。
[0066]步骤204、在该第一钝化层上形成第一TFT接触过孔。
[0067]该第一 TFT接触过孔与该平坦层孔连通，该第一 TFT接触过孔在该衬底基板上的正投影位于该平坦层孔在该衬底基板上的正投影内，也即是该第一TFT接触过孔与该平坦层孔的位置一致，且该第一 TFT接触过孔的直径小于该平坦层孔的直径，从而可以保证该第一钝化层对该平坦层图案的有效覆盖，避免形成TPM时，对该平坦层图案造成损坏。
[0068]本步骤结束时，衬底基板的结构可以如图2-5所示，第一钝化层20上形成有第一TFT接触过孔201，该第一 TFT接触过孔201在衬底基板11的正投影位于该平坦层孔191在衬底基板11的正投影内。
[0069]需要说明的是，在实际应用中，该第一TFT接触过孔与该平坦层孔可以采用同一张掩膜板形成，由于该第一TFT接触过孔的直径小于该平坦层孔的直径，因此在形成该第一TFT接触过孔时，可以通过调节曝光量的大小来调整该掩膜板所形成的过孔孔径的大小。因此，相比于相关技术，本发明提供的阵列基板的制造方法能够在不增加掩膜板数量的情况下，达到保护平坦层图案的效果。
[0070]步骤205、在形成有该第一钝化层的衬底基板上形成公共电极。
[0071]在衬底基板上形成第一钝化层后，可以在形成有第一钝化层的衬底基板上形成公共电极，形成该公共电极的材料可以包括氧化铟锡(英文:Indium Tin Oxides;简称:ITO)。
[0072]本步骤结束时，衬底基板的结构可以如图2-6所示，其中，公共电极21形成于第一钝化层20上，公共电极21上形成有公共电极孔211，且该公共电极孔211大于该平坦层孔191。
[0073]步骤206、在形成有该公共电极的衬底基板上形成ΤΡΜ。
[0074]在衬底基板上形成了公共电极后，可以在形成有公共电极的衬底基板上形成ΤΡΜ。在本发明实施例中，可以通过构图工艺来形成ΤΡΜ，构图工艺可以包括曝光、显影、刻蚀和剥离等，具体可以参考相关技术，在此不再赘述。
[0075]在实际应用中，形成该TPM的材料可以包括钼(Mo)，TPM可以通过镀膜机形成，TPM形成时的工艺参数可以为:镀膜机功率为150KW，镀膜腔室的温度为100摄氏度。形成TPM时镀膜机的功率较高，镀膜腔室的温度较高，若平坦层图案暴露在这样的环境下，平坦层图案的表面会析出污染物分子，该污染物分子会对TPM以及镀膜腔室造成污染，TPM被污染后其电阻会被影响。由于第一钝化层一般采用硅化物，例如二氧化硅或氮氧化硅等制成，该第一钝化层的稳定性较高，在形成TPM时，第一钝化层通常不会被影响。因此可以在TPM的形成过程中，保护该平坦层图案。
[0076]本步骤结束时，衬底基板的结构可以如图2-7所示，其中，ΤΡΜ22形成于公共电极21上。图2-7中其他附图标记的含义可以参考本发明实施例的其他附图，在此不再赘述。
[0077]步骤207、在形成有该TPM的衬底基板上形成第二钝化层。
[0078]在衬底基板上形成TPM后，可以在形成有TPM的衬底基板上形成第二钝化层，该第二钝化层可以用于保护公共电极与ΤΡΜ。
[0079]步骤208、在该第二钝化层上形成第二TFT接触过孔。
[0080]在衬底基板上形成了第二钝化层后，可以在该第二钝化层上形成第二TFT接触过孔。该第二 TFT接触过孔通过该公共电极孔、该第一 TFT接触过孔与该平坦层孔连通。并且，该第二 TFT接触过孔在该衬底基板上的正投影可以位于该第一 TFT接触过孔在该衬底基板上的正投影内。
[0081]需要说明的是，在实际应用中，该第二TFT接触过孔的直径也可以大于或等于该第一 TFT接触过孔的直径，即该第一 TFT接触过孔在该衬底基板上的正投影也可以位于该第二TFT接触过孔在该衬底基板上的正投影内，或者与第二TFT接触过孔在该衬底基板上的正投影完全重叠，本发明实施例对此不做限定。
[0082]步骤207和步骤208结束时，衬底基板的结构可以如图2-8所示，其中，形成有ΤΡΜ22的衬底基板11上形成有第二钝化层23，该第二钝化层23上形成有第二 TFT接触过孔231。其中，第二TFT接触过孔231经过第二钝化层23和第一钝化层20，并从公共电极孔211和第一TFT接触过孔201中穿过，与平坦层孔191连通，使源极或漏极18露出。图2-8中其他标记的含义可以参考本发明实施例的其他附图，在此不再赘述。
[0083]步骤209、在形成有该第二TFT接触过孔的衬底基板上形成像素电极。
[0084]在衬底基板上形成了第二TFT接触过孔后，可以在形成有第二 TFT接触过孔的衬底基板上形成像素电极。其中，像素电极通过第二TFT接触过孔、第一TFT接触过孔以及平坦层孔与TFT的源极或漏极连接。像素电极的材料包括多晶硅氧化铟锡(P-1TO)。
[0085]本步骤结束时，衬底基板的结构可以如图2-9所示，其中，像素电极24形成于第二钝化层23上，且像素电极24与源漏极18中的源极或漏极连接，并且在图2-9中，第二TFT接触过孔231与该第一TFT接触过孔201的尺寸相同，即该两个过孔在衬底基板上的正投影可以完全重叠。图2-9中其他标记的含义可以参考本发明实施例其他附图，在此不再赘述。像素电极24可以与公共电极21共同驱动液晶层(图2-9中未示出)中的液晶。
[0086]综上所述，本发明实施例提供了一种阵列基板的制造方法，该方法通过在形成有该平坦层图案的衬底基板上形成第一钝化层，然后再在形成有该第一钝化层的衬底基板上形成公共电极和TPM，由于该平坦层图案上覆盖有第一钝化层，该第一钝化层的稳定性较高，因此在形成TPM时，该第一钝化层能够保护平坦层图案，避免平坦层图案中析出污染物对TPM以及镀膜腔室造成污染。
[0087]图3-1是本发明实施例提供的一种阵列基板的结构示意图，该阵列基板可以是由图1或图2示出的方法制造形成的，参考图3-1，该阵列基板可以包括:衬底基板11。
[0088]该衬底基板11上形成有包括TFT的平坦层前膜层结构30;形成有该平坦层前膜层结构30的衬底基板11上形成有平坦层图案19;形成有该平坦层图案19的衬底基板11上形成有第一钝化层20;形成有该第一钝化层20的衬底基板11上形成有公共电极21;形成有该公共电极21的衬底基板11上形成有TPM22。
[0089]进一步的，参考图2-9，该公共电极21上形成有公共电极孔211，该平坦层图案19上形成有平坦层孔191，该平坦层孔191位于该TFT的源极或漏极18的上方。
[0090]该第一钝化层20上形成第一 TFT接触过孔201，该第一 TFT接触过孔201与该平坦层孔191连通，且该第一 TFT接触过孔201在该衬底基板11上的正投影位于该平坦层孔191在该衬底基板上的正投影内。
[0091]可选的，参考图2-9，形成有该TPM22的衬底基板11上形成有第二钝化层23，该第二钝化层23上形成有第二 TFT接触过孔231，该第二 TFT接触过孔231穿过该公共电极孔211、该第一 TFT接触过孔201与该平坦层孔191连通。
[0092]形成有该第二TFT接触过孔231的衬底基板11上形成有像素电极24，该像素电极24通过该第二 TFT接触过孔231、该第一 TFT接触过孔201以及该平坦层孔191与该TFT的源极或漏极18连接。
[0093]进一步的，图3-2是本发明实施例提供的一种阵列基板周边区域的剖视图，其中该周边区域是指衬底基板的顶面除有效显示区域之外的区域。参考图3-2可知，在该周边区域中，衬底基板11上由下而上依次形成有缓冲层13、栅绝缘层15、层间介电层17、源漏极18以及平坦层图案19(衬底基板上与周边区域对应的平坦层前膜层结构中未形成TFT)，在该周边区域中，该平坦层图案19上未形成有公共电极，因而周边区域的平坦层图案更有可能被损坏，因而在周边区域也形成有第一钝化层20，该第一钝化层20上形成有该TPM22，该TPM22上形成有第二钝化层23，其中，该TPM22可以通过平坦层孔191以及第一TFT接触过孔201与源极或漏极18连接。
[0094]综上所述，本发明实施例提供的阵列基板，通过在第一钝化层上形成公共电极，然后再形成TPM，由于该平坦层图案上覆盖有第一钝化层，该第一钝化层的稳定性较高，因此在形成TPM时，该第一钝化层能够保护平坦层图案，避免平坦层图案中析出污染物对TPM以及镀膜腔室造成污染。
[0095]此外，本发明还提供一种显示装置，该显示装置可以包括图3-1、图3-2或图2-9所示的阵列基板。
[0096]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种阵列基板的制造方法，其特征在于，所述方法包括: 在衬底基板上形成包括薄膜晶体管TFT的平坦层前膜层结构； 在形成有所述平坦层前膜层结构的衬底基板上形成平坦层图案； 在形成有所述平坦层图案的衬底基板上形成第一钝化层； 在形成有所述第一钝化层的衬底基板上形成公共电极； 在形成有所述公共电极的衬底基板上形成触摸金属图案TPM。2.根据权利要求1所述的方法，其特征在于，所述公共电极上形成有公共电极孔，所述平坦层图案上形成有平坦层孔，所述平坦层孔位于所述TFT的源极或漏极上方，所述在形成有所述平坦层图案的衬底基板上形成第一钝化层之后，所述方法还包括: 在所述第一钝化层上形成第一 TFT接触过孔，所述第一 TFT接触过孔与所述平坦层孔连通，所述第一 TFT接触过孔在所述衬底基板上的正投影位于所述平坦层孔在所述衬底基板上的正投影内。3.根据权利要求2所述的方法，其特征在于，所述在形成有所述公共电极的衬底基板上形成TPM之后，所述方法还包括: 在形成有所述TPM的衬底基板上形成第二钝化层； 在所述第二钝化层上形成第二 TFT接触过孔，所述第二 TFT接触过孔通过所述公共电极孔、所述第一 TFT接触过孔与所述平坦层孔连通； 在形成有所述第二 TFT接触过孔的衬底基板上形成像素电极，所述像素电极通过所述第二 TFT接触过孔、所述第一 TFT接触过孔以及所述平坦层孔与所述TFT的源极或漏极连接。4.根据权利要求2所述的方法，其特征在于， 所述第一 TFT接触过孔与所述平坦层孔采用同一张掩膜板形成。5.根据权利要求1所述的方法，其特征在于，所述在形成有所述平坦层图案的衬底基板上形成第一钝化层，包括: 在形成有所述平坦层图案的衬底基板上形成覆盖所述衬底基板的顶面的所述第一钝化层。6.根据权利要求3所述的方法，其特征在于， 所述第二 TFT接触过孔在所述衬底基板上的正投影位于所述第一 TFT接触过孔在所述衬底基板上的正投影内。7.根据权利要求3所述的方法，其特征在于，所述像素电极的材料包括多晶硅氧化铟锡P-1TOo8.—种阵列基板，其特征在于，所述阵列基板是由权利要求1至7任一所述的方法制造形成的，所述阵列基板包括:衬底基板； 所述衬底基板上形成有包括薄膜晶体管TFT的平坦层前膜层结构； 形成有所述平坦层前膜层结构的衬底基板上形成有平坦层图案； 形成有所述平坦层图案的衬底基板上形成有第一钝化层； 形成有所述第一钝化层的衬底基板上形成有公共电极； 形成有所述公共电极的衬底基板上形成有触摸金属图案TPM。9.根据权利要求8所述的阵列基板，其特征在于，所述公共电极上形成有公共电极孔，所述平坦层图案上形成有平坦层孔，所述平坦层孔位于所述TFT的源极或漏极上方； 所述第一钝化层上形成有第一 TFT接触过孔，所述第一 TFT接触过孔与所述平坦层孔连通，所述第一 TFT接触过孔在所述衬底基板上的正投影位于所述平坦层孔在所述衬底基板上的正投影内。10.根据权利要求9所述的阵列基板，其特征在于， 形成有所述TPM的衬底基板上形成有第二钝化层，所述第二钝化层上形成有第二 TFT接触过孔，所述第二 TFT接触过孔穿过所述公共电极孔、所述第一 TFT接触过孔与所述平坦层孔连通； 形成有所述第二 TFT接触过孔的衬底基板上形成有像素电极，所述像素电极通过所述第二 TFT接触过孔、所述第一 TFT接触过孔以及所述平坦层孔与所述TFT的源极或漏极连接。11.一种显示装置，其特征在于，所述显示装置包括权利要求8至10任一所述的阵列基板。
【文档编号】H01L27/12GK106098615SQ201610425298
【公开日】2016年11月9日
【申请日】2016年6月15日
【发明人】秦文文, 孙建, 史大为, 王珍, 乔赟
【申请人】京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司