阵列基板制备方法及阵列基板的制作方法
【专利摘要】本发明提供一种阵列基板制备方法及阵列基板，包括有源层成膜工艺，该有源层成膜工艺包括以下步骤：S10，在栅绝缘层上形成第一金属氧化层；S20，对第一金属氧化层进行退火工艺；S30，在完成退火工艺之后的第一金属氧化层上形成第二金属氧化层。本发明提供的阵列基板制备方法，其可以减少源漏电极与有源层之间的接触氧化，降低二者的接触电阻，从而可以提高电子迁移率，进而提高产品品质和性能。
【专利说明】
阵列基板制备方法及阵列基板
技术领域
[0001] 本发明设及显示技术领域，具体地，设及一种阵列基板制备方法及阵列基板。
【背景技术】
[0002] 近年来，随着液晶显示器尺寸的不断增大，驱动电路的频率不断提高，现有的非晶 娃薄膜晶体管迁移率很难满足需求。高迁移率的薄膜晶体管有多晶娃薄膜晶体管和金属氧 化物薄膜晶体管，尽管对多晶娃薄膜晶体管的研究比较早，但是多晶娃薄膜晶体管的均一 性差，制作工艺复杂。金属氧化物薄膜晶体管(IGZO TFT)具有工艺简单、大面积沉积均匀性 好、响应速度快、可见光范围内透过率高等特点，可W更好地满足大尺寸液晶显示器和有源 有机电致发光的需求，引起了学术界和工业界的广泛关注。
[0003] 在金属氧化物薄膜晶体管中，氧空位是载流子的主要来源，然而过多的氧空位会 导致有源层内部缺陷太多，进而影响器件性能。因此，金属氧化物薄膜必须在大气或者氧气 环境中，通过退火来消除过多的氧空位，同时减少有源层内部的缺陷。退火后的金属氧化物 薄膜内部和表面的氧含量将增大，进而其电阻率增大了 2~3个数量级。
[0004] 但是，在源漏电极的制备完成之后，源漏电极的金属原子很容易与有源层中的氧 形成接触氧化。接触氧化将大大增加源漏电极与有源层之间的接触电阻，影响电子迁移率， 使得器件的性能降低。
【发明内容】
[0005] 本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板制备 方法及阵列基板，其可W减少源漏电极与有源层之间的接触氧化，降低二者的接触电阻，从 而可W提局电子迁移率，进而提局广品品质和性能。
[0006] 为实现本发明的目的而提供一种阵列基板制备方法，包括有源层成膜工艺，所述 有源层成膜工艺包括W下步骤：
[0007] S10,在栅绝缘层上形成第一金属氧化层；
[000引S20，对所述第一金属氧化层进行退火工艺；
[0009] S30,在完成所述退火工艺之后的所述第一金属氧化层上形成第二金属氧化层。
[0010] 优选的，在完成所述步骤S30之后，还包括半色调掩膜工艺，其包括W下步骤：
[0011] S31，在所述第二金属氧化层上涂布光刻胶；
[0012] S32,采用半色调掩膜版对所述第二金属氧化层进行图案化，在此过程中，使位于 与形成源漏电极之间的沟道区相对应的区域保留部分厚度的所述光刻胶。
[0013] 优选的，在完成所述步骤S20之后，且在进行所述步骤S30之前，还包括半色调掩膜 工艺，其包括W下步骤：
[0014] S21，在所述第一金属氧化层上涂布光刻胶；
[0015] S22,采用半色调掩膜版对所述第一金属氧化层进行图案化工艺，在此过程中，保 留形成源漏电极之间的沟道区所对应区域的部分厚度的光刻胶。
[0016] 优选的，在完成所述步骤S30之后，还包括源漏电极制备工艺，其包括W下步骤：
[0017] S40，在所述第二金属氧化层上制备源漏金属层；
[0018] S50,同时对所述第二金属氧化层和所述源漏金属层进行图案化工艺，W形成所述 沟道区，并去除所述沟道区所对应区域的所述部分厚度的光刻胶。
[0019] 优选的，在完成所述步骤S32之后，还包括源漏电极制备工艺，其包括W下步骤：
[0020] S40,在所述第二金属氧化层上制备源漏金属层；
[0021] S50,对所述源漏金属层进行图案化工艺，W形成所述沟道区，并去除所述沟道区 所对应区域的所述部分厚度的光刻胶。
[0022] 优选的，所述第一金属氧化层的厚度为400~々OOA。
[002引优选的，所述第二金属氧化层的厚度为30-50A。
[0024] 优选的，所述第一金属氧化层和第二金属氧化层采用相同的材料。
[0025] 优选的，所述第一金属氧化层和第二金属氧化层所采用的材料包括Zn0、InZn0、 ZnSnO 或者 Zr InZnO。
[0026] 作为另一个技术方案，本发明还提供一种阵列基板，包括设置在栅绝缘层上的有 源层，所述有源层包括：
[0027] 经过退火工艺的第一金属氧化层；W及
[0028] 设置在所述第一金属氧化层上，且未经退火工艺的第二金属氧化层。
[0029] 本发明具有W下有益效果：
[0030] 本发明提供的阵列基板制备方法及阵列基板的技术方案中，其在经过退火工艺的 第一金属氧化层上设置未经退火工艺的第二金属氧化层。由于未经退火工艺的第二金属氧 化层具有内部和表面氧含量少、导电性能好的特定，因此，W该第二金属氧化层作为缓冲 层，可W避免源漏电极与氧含量较高的第一金属氧化层直接接触，从而可W减少源漏电极 与有源层之间的接触氧化，降低二者的接触电阻，从而可W提高电子迁移率，进而提高产品 品质和性能。
【附图说明】
[0031 ]图1为本发明第一实施例提供的阵列基板制备方法的流程框图；
[0032] 图2为本发明第二实施例提供的阵列基板制备方法的流程框图；
[0033] 图3为本发明第=实施例提供的阵列基板制备方法的流程框图；
[0034] 图4为本发明实施例提供的阵列基板的剖视图；
[0035] 图5为本发明实施例采用的一种像素俯视图；W及
[0036] 图6为本发明实施例采用的另一种像素俯视图。
【具体实施方式】
[0037] 为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明 提供的阵列基板制备方法及阵列基板进行详细描述。
[0038] 请一并参阅图1~图6,阵列基板制备方法主要包括:依次在衬底1上形成栅极2、形 成栅绝缘层3、形成有源层、形成源漏电极6、形成像素电极7、形成纯化层8和形成公共电极 9。本发明提供的阵列基板制备方法是针对形成有源层的工艺进行的改进，具体地，图1为本 发明第一实施例提供的阵列基板制备方法的流程框图。请参阅图I，阵列基板制备方法包括 有源层成膜工艺。该有源层成膜工艺包括W下步骤：
[0039] SlOl，在栅绝缘层3上形成第一金属氧化层4。
[0040] S102,对该第一金属氧化层4进行退火工艺。
[0041 ] S103,在完成退火工艺之后的第一金属氧化层4上形成第二金属氧化层5。
[0042] 由于未经退火工艺的第二金属氧化层5具有内部和表面氧含量少、导电性能好的 特定，因此，W该第二金属氧化层5作为缓冲层，可W避免源漏电极6与氧含量较高的第一金 属氧化层4直接接触，从而可W减少源漏电极6与有源层之间的接触氧化，降低二者的接触 电阻，从而可W提高电子迁移率，进而提高产品品质和性能。
[0043] 优选的，第一金属氧化层4的厚度为400~600A。第二金属氧化层5的厚度为 30~50A。经检测，采用本实施例提供的阵列基板制备方法获得的阵列基板，源漏电极6与 有源层的接触电阻可由8.2千欧降低至7.6千欧，大约降低了 500欧姆，电子迁移率提高了约 10%，从而提局了广品品质和性能。
[0044] 优选的，第一金属氧化层4和第二金属氧化层5采用相同的材料，运可W使二者相 接触的界面接触紧密，从而可W有效阻止后续使用中水汽的侵入，进而可W提高阵列基板 的寿命。在实际应用中，第一金属氧化层4和第二金属氧化层5所采用的材料包括ZnO、 InZnO、ZnSnO或者Zr InSiO等的金属氧化物。
[0045] 图2为本发明第二实施例提供的阵列基板制备方法的流程框图。请参阅图2,在完 成上述步骤S103之后，还包括半色调掩膜工艺，其包括W下步骤：
[0046] S104,在第二金属氧化层5上涂布光刻胶。
[0047] S105,采用半色调掩膜版对第二金属氧化层5进行图案化，在此过程中，使位于与 形成源漏电极6之间的沟道区相对应的区域保留部分厚度的光刻胶。
[004引在步骤S104中，光刻胶的厚度为200~.2000A。
[0049] 在步骤S105中，采用半色调掩膜版对第二金属氧化层5进行图案化，在图案化过程 中，光刻胶在经过曝光、显影之后，形成光刻胶完全去除区、光刻胶部分保留区和光刻胶完 全保留区。其中，光刻胶完全保留区对应待形成的源漏电极覆盖的区域;光刻胶完全去除区 对应除有源层之外的其余区域，该光刻胶完全去除区内的有源层通过刻蚀工艺去除;之后， 采用一定光强的紫外线照射光刻胶部分保留区和光刻胶完全保留区内的光刻胶，使得光刻 胶部分保留区内的光刻胶完全变性并显影去除，而光刻胶完全保留区内仍然保留有部分厚 度的光刻胶。
[0050] 在完成步骤S105之后，开始进行源漏电极制备工艺，其包括W下步骤：
[0051] S106,在第二金属氧化层5上制备源漏金属层。
[0052] S107,同时对第二金属氧化层5和源漏金属层进行图案化工艺，W形成沟道区，并 去除该沟道区所对应区域的部分厚度的光刻胶。
[0053] 在步骤S106中，可W通过瓣射工艺在第二金属氧化层5上沉积源漏（S/D，Source/ Drain，源/漏)金属层。该源漏金属层的厚度为H)()0~6000 A。
[0054] 在步骤S107中，在源漏金属层上形成一层光刻胶，利用源漏电极掩膜版对光刻胶 进行曝光、显影，使得待形成源漏电极的区域的光刻胶保留，其他区域的光刻胶完全去除； 然后，通过刻蚀工艺使源漏金属层图案化，形成源漏电极。此时源电极和漏电极之间的沟道 区出现，该沟道区内保留有在进行上述步骤S105时预留的部分厚度的光刻胶。然后，将源漏 电极上方的光刻胶及该沟道区所对应区域的部分厚度的光刻胶一起做剥离处理，从而在源 漏电极与有源层接触的区域具有第二金属氧化层5,如图5所示。
[0055] 在本实施例中，通过在有源层形成的过程中使位于与形成源漏电极之间的沟道区 相对应的区域保留部分厚度的光刻胶，不仅可W在源漏电极形成的过程中，避免刻蚀工艺 对有源层的破坏，而且该光刻胶还可W代替传统的刻蚀阻挡层，从而省去刻蚀阻挡层的成 膜及掩膜工艺，降低生产成本，简化工艺，进而提高产品良率和产品效益。
[0056] 图3为本发明第=实施例提供的阵列基板制备方法的流程框图。请参阅图3,本实 施例提供的阵列基板制备方法与上述第二实施例相比，其区别在于:在有源层成膜工艺中， 在对第一金属氧化层4完成退火工艺之后，且在形成第二金属氧化层5之前，进行上述半色 调掩膜工艺。具体地，包括W下步骤：
[0化7] S201，在栅绝缘层上形成第一金属氧化层4。
[0化引S202,对该第一金属氧化层4进行退火工艺。
[0化9] S203,在第一金属氧化层4上涂布光刻胶。
[0060] S204,采用半色调掩膜版对第一金属氧化层4进行图案化工艺，在此过程中，保留 形成源漏电极之间的沟道区所对应区域的部分厚度的光刻胶。
[0061 ] S205,在完成退火工艺之后的第一金属氧化层4上形成第二金属氧化层5。
[0062] 步骤S203和步骤S204的具体过程与上述第二实施例中的步骤S104和步骤S105相 类似，在此不再寶述。
[0063] 在完成步骤S205之后，开始进行源漏电极制备工艺，其包括W下步骤：
[0064] S206,在第二金属氧化层5上沉积源漏金属层。
[0065] S207,对源漏金属层进行图案化工艺，W形成沟道区，并去除沟道区所对应区域的 部分厚度的光刻胶。
[0066] 步骤S206和步骤S207的具体过程与上述第二实施例中的步骤S106和步骤S107相 类似，在此不再寶述。
[0067] 在本实施例中，一方面，通过在有源层形成的过程中使位于与形成源漏电极之间 的沟道区相对应的区域保留部分厚度的光刻胶，不仅可W在源漏电极形成的过程中，避免 刻蚀工艺对有源层的破坏，而且该光刻胶还可W代替传统的刻蚀阻挡层，从而省去刻蚀阻 挡层的成膜及掩膜工艺，降低生产成本，简化工艺，进而提高产品良率和产品效益。另一方 面，通过在对第一金属氧化层完成退火工艺之后，且在形成第二金属氧化层之前，进行上述 半色调掩膜工艺，除了在源漏电极与有源层接触的区域具有第二金属氧化层(如图6中示出 的第二金属氧化层51)之外，在源漏电极的下方均具有第二金属氧化层(如图6中示出的第 二金属氧化层52)，从而不仅会降低源漏电极与有源层之间的接触电阻，而且还可W降低源 漏电极的电阻，从而可W降低因该电阻导致的信号衰减，进一步提高产品品质。
[0068] 作为另一个技术方案，本发明还提供一种阵列基板，其包括由下而上依次设置的 衬底1、栅极2、栅绝缘层3、有源层、源漏电极6、像素电极7、纯化层8和公共电极9。其中，有源 层包括:经过退火工艺的第一金属氧化层5。W及设置在第一金属氧化层4上，且未经退火工 艺的第二金属氧化层5。
[0069] 由于未经退火工艺的第二金属氧化层5具有内部和表面氧含量少、导电性能好的 特定，因此，W该第二金属氧化层5作为缓冲层，可W避免源漏电极6与氧含量较高的第一金 属氧化层直接接触，从而可W减少源漏电极6与有源层之间的接触氧化，降低二者的接触电 阻，从而可W提高电子迁移率，进而提高产品品质和性能。
[0070]可W理解的是，W上实施方式仅仅是为了说明本发明的原理而采用的示例性实施 方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精 神和实质的情况下，可W做出各种变型和改进，运些变型和改进也视为本发明的保护范围。
【主权项】
1. 一种阵列基板制备方法，包括有源层成膜工艺，其特征在于，所述有源层成膜工艺包 括W下步骤： S10，在栅绝缘层上形成第一金属氧化层； S20，对所述第一金属氧化层进行退火工艺； S30，在完成所述退火工艺之后的所述第一金属氧化层上形成第二金属氧化层。2. 根据权利要求1所述的阵列基板制备方法，其特征在于，在完成所述步骤S30之后，还 包括半色调掩膜工艺，其包括W下步骤： S31，在所述第二金属氧化层上涂布光刻胶； S32,采用半色调掩膜版对所述第二金属氧化层进行图案化，在此过程中，使位于与形 成源漏电极之间的沟道区相对应的区域保留部分厚度的所述光刻胶。3. 根据权利要求1所述的阵列基板制备方法，其特征在于，在完成所述步骤S20之后，且 在进行所述步骤S30之前，还包括半色调掩膜工艺，其包括W下步骤： S21，在所述第一金属氧化层上涂布光刻胶； S22,采用半色调掩膜版对所述第一金属氧化层进行图案化工艺，在此过程中，保留形 成源漏电极之间的沟道区所对应区域的部分厚度的光刻胶。4. 根据权利要求3所述的阵列基板制备方法，其特征在于，在完成所述步骤S30之后，还 包括源漏电极制备工艺，其包括W下步骤： S40，在所述第二金属氧化层上制备源漏金属层； S50,同时对所述第二金属氧化层和所述源漏金属层进行图案化工艺，W形成所述沟道 区，并去除所述沟道区所对应区域的所述部分厚度的光刻胶。5. 根据权利要求2所述的阵列基板制备方法，其特征在于，在完成所述步骤S32之后，还 包括源漏电极制备工艺，其包括W下步骤： S40，在所述第二金属氧化层上制备源漏金属层； S50,对所述源漏金属层进行图案化工艺，W形成所述沟道区，并去除所述沟道区所对 应区域的所述部分厚度的光刻胶。6. 根据权利要求1-5任意一项所述的阵列基板制备方法，其特征在于，所述第一金属氧 化层的厚度为400…600备。7. 根据权利要求1-5任意一项所述的阵列基板制备方法，其特征在于，所述第二金属氧 化层的厚度为30~50 A。8. 根据权利要求1-5任意一项所述的阵列基板制备方法，其特征在于，所述第一金属氧 化层和第二金属氧化层采用相同的材料。9. 根据权利要求8所述的阵列基板制备方法，其特征在于，所述第一金属氧化层和第二 金属氧化层所采用的材料包括化〇、In化0、化SnO或者Zrin化0。10. -种阵列基板，包括设置在栅绝缘层上的有源层，其特征在于，所述有源层包括： 经过退火工艺的第一金属氧化层；W及 设置在所述第一金属氧化层上，且未经退火工艺的第二金属氧化层。
【文档编号】H01L21/77GK106098618SQ201610740909
【公开日】2016年11月9日
【申请日】2016年8月26日
【发明人】王凯, 任文明
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司