一种阵列基板及其制作方法、显示装置的制造方法
【专利摘要】本发明提供的阵列基板及其制作方法、显示装置中，其中，该阵列基板，包括薄膜晶体管和公共电极；所述薄膜晶体管包括在基板上形成的栅极、有源层、源极和漏极；所述栅极包括第一导电层和第二导电层；所述第一导电层与所述公共电极同层；所述第二导电层为金属。阵列基板在形成公共电极时，形成与公共电极同层设置的第二导电层，在第二导电层上形成第一导电层，第一导电层和第二导电层共同构成了栅极。该阵列基板中，在形成公共电极的同时形成第一导电层，不需要为了增加第二导电层与基板的粘附性而专门在第二导电层和基板之间制作缓冲层，简化了阵列基板的结构，省去了在第二导电层和基板之间制作缓冲层的工艺流程。
【专利说明】
一种阵列基板及其制作方法、显示装置
技术领域
[0001]本发明属于显示技术领域，具体涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]液晶显示装置因具有功耗低、无辐射等优点，现已占据了平面显示领域的主导地位。现有的液晶显示装置中液晶面板通常包括相对设置的阵列基板和彩膜基板，以及填充在阵列基板和彩膜基板之间的液晶层，其中，阵列基板上设有多个薄膜晶体管以及多个像素电极，像素电极与薄膜晶体管的漏极连接，在彩膜基板上设有与像素电极对应的公共电极。当通过薄膜晶体管为像素电极充电时，像素电极和公共电极之间形成电场，从而可控制像素电极对应的液晶区域内的液晶分子偏转，进而实现液晶显示功能。
[0003]在阵列基板的制作过程中，金属铝(Al)或金属钼(Mo)可作为栅极和源漏极的材料。但是对于大功率的显示器件而言，Al或Mo的高电阻率会影响显示器件中电信号的传播，而金属(Cu)相比于Al或Mo具有更低的电阻率，可成为Al或Mo的替代材料。
[0004]然而，Cu和玻璃之间的粘附性差，在现有的阵列基板的制作过程中需要在玻璃基板上先沉积一层与玻璃粘附性好的缓冲层，再将金属Cu沉积在缓冲层上经刻蚀工艺形成栅极或源漏极。这种采用金属Cu形成栅极或源漏极的阵列基板的制作过程，需要借助缓冲层将金属Cu粘附在玻璃或者绝缘层上，阵列基板结构复杂，阵列基板制作的工艺流程繁琐。
【发明内容】
[0005]本发明所要解决的技术问题是如何简化阵列基板的结构和阵列基板制作的工艺流程。
[0006]针对该技术问题，本发明提供了一种阵列基板，包括薄膜晶体管和公共电极；
[0007]所述薄膜晶体管包括在基板上形成的栅极、有源层、源漏极；
[0008]所述栅极包括第一导电层和第二导电层；
[0009]所述第一导电层与所述公共电极同层；
[0010]所述第二导电层为金属。
[0011]优选地，还包括:
[0012]所述栅极上设置有第一绝缘层；
[0013]所述第一绝缘层上设置有有源层；
[0014]所述有源层上设置有刻蚀阻挡层和第二绝缘层图形；
[0015]所述第二绝缘层上设置有像素电极；
[0016]所述源漏极搭接在所述像素电极上。
[0017]优选地，所述源漏极为铜。
[0018]优选地，所述第一导电层与所述公共电极采用相同材料形成，所述第二导电层为铜。
[0019]第二方面，本发明还提供了一种阵列基板的制作方法，包括:
[0020]在基底上形成第一导电层和第二导电层后，通过一次构图工艺形成栅极和公共电极；
[0021]其中，所述公共电极采用所述第一导电层形成，所述第二导电层为金属。
[0022]优选地，所述通过一次构图工艺形成栅极和公共电极包括:
[0023]对所述第一导电层和第二导电层半灰阶掩膜图案化处理:
[0024]对公共电极区域部分曝光图案化处理去除公共电极区域的第二导电层形成公共电极图形；
[0025]对栅极区域和公共电极之外的区域完全曝光，形成栅极图形。
[0026]优选地，还包括:
[0027]在所述栅极上形成第一绝缘层和有源层；
[0028]在所述有源层上形成第二绝缘层和第三导电层，通过一次构图工艺，形成连通所述有源层的过孔；
[0029]在所述第三导电层上形成连接所述有源层的第四导电层，通过一次构图工艺，形成源漏极和像素电极。
[0030]优选地，所述通过一次构图工艺，形成源漏极和像素电极包括:
[0031]对第四导电层半灰阶掩膜图案化处理:
[0032]对除像素电极区域和源漏极区域之外的区域完全曝光，图案化处理去除第四导电层和第三导电层，形成像素电极图形；
[0033]对像素电极区域中不包括源漏极区域的区域部分曝光图案化处理去除第四导电层形成源漏极。
[0034]优选地，所述第二导电层为铜。
[0035]优选地，所述第四导电层为铜。
[0036]优选地，所述第一导电层和/或第三导电层为IZO或ΙΤ0。
[0037]第三方面，本发明还提供了一种显示装置，包括上述的阵列基板。
[0038]本发明提供的阵列基板及其制作方法、显示装置中，在形成阵列基板的公共电极时，形成与公共电极同层设置的第一导电层，在第一导电层上形成第二导电层，第一导电层和第二导电层共同构成了栅极。该阵列基板中，与公共电极同时形成的第一导电层和第二导电层共同构成了栅极，基板和第一导电层、第一导电层和第二导电层的接触面均有较好的粘附性，同时第一导电层阻止了由金属制成的第二导电层向基板扩散，因此，不需要为了增加第二导电层与基板的粘附性而专门制作缓冲层，简化了阵列基板的结构，省去了制作缓冲层的工艺流程。
【附图说明】
[0039]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040]图1是本发明实施例提供的阵列基板结构示意图；
[0041]图2是本发明实施例提供的阵列基板中的第一导电层和第二导电层的形成示意图；
[0042]图3是本发明实施例提供的阵列基板的栅极和公共电极的制作工艺示意图；
[0043]图4是本发明实施例提供的阵列基板的第一绝缘层和有源层的制作工艺示意图；
[0044]图5是本发明实施例提供的阵列基板的过孔制作工艺示意图；
[0045]图6是本发明实施例提供的阵列基板的源漏极形成过程中的第一次曝光显影工艺的不意图；
[0046]图7是本发明实施例提供的阵列基板的源漏极形成过程中的第一次刻蚀工艺的示意图；
[0047]图8是本发明实施例提供的阵列基板的源漏极形成过程中的光刻胶灰化的示意图；
[0048]附图标记:101-公共电极，102-栅极，103-第一绝缘层，104-有源层，105-刻蚀阻挡层，106-第二绝缘层，107-像素电极，108-源漏极，109-基板，201-第一导电层，202-第二导电层，501-第三导电层，502-过孔，601-第四导电层，602-光刻胶层。
【具体实施方式】
[0049]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0050]图1是本发明实施例提供的阵列基板结构示意图。参见图1，该阵列基板包括薄膜晶体管和公共电极；
[0051]薄膜晶体管包括在基板109上形成的栅极102、有源层104、源漏极108;
[0052]栅极102包括第一导电层和第二导电层；
[0053]第一导电层与公共电极101同层；
[0054]第二导电层为金属。
[0055]第一导电层和公共电极101同层形成，可以在形成公共电极101的同时，通过一次图案化处理形成第一导电层。第二导电层在第一导电层上，由于公共电极101为金属氧化物，第一导电层也为金属氧化物，第二导电层为金属，第一导电层与第二导电层之间具有好的粘附性，因此，能够保证阵列基板结构的稳定性。
[0056]本实施例提供的阵列基板中，在形成公共电极101时，形成与公共电极101同层设置的第一导电层，在第一导电层上形成第二导电层，第一导电层和第二导电层共同构成了栅极。该阵列基板中，与公共电极101同时形成的第一导电层和第二导电层共同构成了栅极，基板109和第一导电层、第一导电层和第二导电层的接触面均有较好的粘附性，同时第一导电层阻止了由金属制成的第二导电层向基板109扩散，因此，并不需要专门在第二导电层与基板109之间制作缓冲层来增加第二导电层与基板109之间的粘附性，简化了阵列基板的结构，省去了制作缓冲层的工艺流程。
[0057]进一步地，该阵列基板还包括:
[0058]栅极上设置有第一绝缘层103;
[0059]第一绝缘层103上设置有有源层104;
[0060]有源层104上设置有刻蚀阻挡层105和第二绝缘层106的图形；
[0061]第二绝缘层106上设置有像素电极107;
[0062]源漏极108搭接在像素电极107上。
[0063]可理解的是，栅极上形成的第一绝缘层103覆盖了第二导电层和公共电极101。
[0064]本实施例中，在刻蚀阻挡层105同层的第二绝缘层106上形成像素电极107，在像素电极107上形成源漏极108。像素电极层107为金属氧化物，源漏极108为金属，像素电极层107和源漏极108之间具有好的粘附性，同时，像素电极107阻止了由金属制成的源漏极108向第二绝缘层106的扩散，因此，不需要通过在源漏极108和第二绝缘层106之间制作缓冲层来增加源漏极108和第二绝缘层106之间的粘附性。相比于现有的需要在源漏极108和第二绝缘层106之间制作缓冲层以增加源漏极108和第二绝缘层106之间的粘附性，本实施例提供的阵列基板结构更简单，且省去了在源漏极108和第二绝缘层106之间制作缓冲层的工艺过程。
[0065]更进一步地，源漏极108为铜。
[0066]相比与其它金属材料，铜具有更低的电阻率，适用于大功率的器件。但是由于铜与玻璃的粘附性差，需要在形成铜电极前形成缓冲层。本实施例提供的阵列基板，将铜作为第二导电层，在与公共电极101同层形成的第一导电层上形成第二导电层，省去了为了保证第二导电层与基板109之间的粘附性而在第二导电层与基板109之间制作缓冲层的工艺过程。
[0067]另外，由于铜与绝缘层的粘附性差，在现有技术中形成用铜做的源漏极之前需要在源漏极与绝缘层之间先形成缓冲层。而在本实施例中将铜作为源漏极108时，直接在像素电极107上形成源漏极108，省去了在第二绝缘层106和源漏极108之间制作缓冲层以保证第二绝缘层106和源漏极108之间的粘附性的工艺；另外像素电极107阻止了由铜制成的源漏极108向第二绝缘层106的扩散。
[0068]更进一步地，由于第一导电层与公共电极101采用相同材料形成，第二导电层为铜。第一导电层与公共电极101可以通过一次图案化处理形成，工艺流程简单。
[0069]图2是本实施例提供的阵列基板中的第一导电层和第二导电层的形成示意图，图3是本实施例提供的阵列基板的栅极和公共电极的制作工艺示意图。参见图2和图3，该阵列基板的制作方法，包括:
[0070]在基底109上形成第一导电层201和第二导电层202后，通过一次构图工艺形成栅极102和公共电极101;
[0071]其中，公共电极101采用第一导电层201形成，第二导电层202为金属。
[0072]具体地，通过一次构图工艺形成栅极102和公共电极101包括:
[0073]对第一导电层201和第二导电层202半灰阶掩膜图案化处理:
[0074]对公共电极101区域部分曝光图案化处理去除公共电极101区域的第二导电层202形成公共电极101图形；
[0075]对栅极102区域和公共电极101之外的区域完全曝光，形成栅极102图形。
[0076]具体地，如图2所示，在基板109上依次形成第一导电层201和第二导电层202;
[0077]在第二导电层202上形成光刻胶层。
[0078]对第二导电层202上的光刻胶层进行半灰阶掩膜曝光处理，通过显影，保留第一区域(图3中的栅极102对应的区域)的光刻胶，部分保留第二区域(图3中的公共电极101对应的区域)的光刻胶，去除第一区域和第二区域之外的第三区域(图3中的栅极102和公共电极101之间的区域)的光刻胶；
[0079]蚀刻掉第三区域对应的第一导电层和第二导电层；
[0080]去除第二区域的光刻胶，蚀刻掉第二区域对应的第二导电层202，以将第二区域对应的第一导电层作为公共电极101 ；
[0081]去除第一区域的光刻胶，以形成栅极102。
[0082]本实施例提供的阵列基板制作方法中，在基板上依次形成第一导电层201和第二导电层202，通过一次半灰阶掩膜曝光和两次刻蚀工艺，形成具有第一导电层201和第二导电层202的栅极102，以及公共电极101，相比于现有技术中金属材料的栅极和基板之间制作缓冲层的工艺，本实施例提供的阵列基板制作工艺省去了在金属材料的栅极和基板之间形成缓冲层的工艺。
[0083]进一步地，还包括:
[0084]在栅极102上形成第一绝缘层103和有源层104;
[0085]在有源层104上形成第二绝缘层106和第三导电层501，通过一次构图工艺，形成连通有源层104的过孔；
[0086]在第三导电层501上形成连接有源层104的第四导电层601，通过一次构图工艺，形成源漏极108和像素电极107。
[0087]其中，通过一次构图工艺，形成源漏极108和像素电极107包括:
[0088]对第四导电层601半灰阶掩膜图案化处理:
[0089]对除像素电极107区域和源漏极108区域之外的区域完全曝光，图案化处理去除第四导电层601和第三导电层501，形成像素电极107图形；
[0090]对像素电极107区域中不包括源漏极108区域的区域部分曝光图案化处理去除第四导电层601形成源漏极108。
[0091]具体地，参见图4，在栅极102上依次形成第一绝缘层103和半导体层；
[0092]对半导体层图案化处理形成有源层104图形。
[0093]具体地，在栅极102上依次形成第一绝缘层103和半导体层；
[0094]在半导体层上形成光刻胶层；
[0095]对半导体层上的光刻胶层进行曝光处理，通过显影，保留第四区域(图4中有源层104对应的区域)的光刻胶，去除第四区域之外的第五区域(图4中除了有源层104对应的区域之外的区域)的光刻胶；
[0096]蚀刻掉第五区域对应的半导体层，去除第四区域的光刻胶，形成有源层104。
[0097]在形成有源层104的过程中，通过一次曝光工艺，一次刻蚀工艺形成有源层104。
[0098]图5是本发明实施例提供的阵列基板的过孔制作工艺示意图。参见图5，在有源层104上依次形成第二绝缘层106和第三导电层501;
[0099]对第二绝缘层106和第三导电层501图案化处理；
[0100]去除设置源漏极108的区域的第三导电层501和第二绝缘层106，形成连通有源层104的过孔502。
[0101]具体地，在有源层104上依次形成第二绝缘层106和第三导电层501;
[0102]在第三导电层501上形成光刻胶层；
[0103]对第三导电层501上的光刻胶层进行曝光处理，通过显影，去除第六区域(图5中的过孔502对应的区域)的光刻胶，保留第六区域之外的第七区域(图5中的过孔502对应的区域之外的区域)的光刻胶；
[0104]蚀刻掉第六区域对应的第三导电层501，以形成了过孔502的第三导电层501;
[0105]蚀刻掉第六区域对应的第二绝缘层106，以形成刻蚀阻挡层105和连通有源层104的过孔502;
[0106]去除第七区域的光刻胶，以在形成了过孔502的第三导电层501上形成源漏极108，并对形成了过孔502的第三导电层501进行蚀刻，形成像素电极107。
[0107]本实施例提供的阵列基板制作方法，在有源层上依次形成第二绝缘层106和第三导电层501，通过一次曝光和两次刻蚀工艺形成连通有源层的过孔502，以通过该过孔502制作与有源层104连接的源漏极108，同时源极可以漏极可以制作在由金属氧化物材料形成的第三导电层501形成的像素电极107上，避免了源漏极108直接与第二绝缘层106接触带来的粘附性不好的问题。
[0108]图6、图7和图8分别是本实施例提供的阵列基板的源漏极形成过程中的工艺的示意图。参见图6、图7和图8，在第三导电层501上形成第四导电层601，对第四导电层601半灰阶掩膜图案化处理；
[0109]对第四导电层601半灰阶掩膜图案化处理包括:
[0110]对源漏极108区域不曝光形成源漏极图形；
[0111]对除像素电极107区域和源漏极108区域之外的区域完全曝光，图案化处理去除第四导电层601和第三导电层501，形成像素电极图形；
[0112]对像素电极107区域中不包括源漏极108区域的区域部分曝光图案化处理去除第四导电层601。
[0113]具体地，在形成了过孔502的第三导电层501上形成源漏极108，并对形成了过孔502的第三导电层501进行蚀刻，形成像素电极107，具体包括:
[0114]在形成了过孔502的第三导电层501上依次形成第四导电层601和光刻胶层602;
[0115]对第四导电层601上的光刻胶层602进行半灰阶掩膜曝光处理，通过显影，保留第八区域(图8中的光刻胶所在的区域)的光刻胶，部分保留第九区域(图8中不存在且图7中存在的光刻胶)的光刻胶，去除第八区域和第九区域之外的第十区域的光刻胶；
[0116]如图7所示，蚀刻掉第十区域对应的第四导电层601后，蚀刻第十区域对应的形成了过孔502的第三导电层501，以形成像素电极107;
[0117]如图8所示，对第八区域的光刻胶进行减薄，并去除第九区域的光刻胶，蚀刻掉第九区域对应的第四导电层601，以形成源漏极108。
[0118]本实施例提供的阵列基板制作方法，在通过在第四导电层601上形成光刻胶层602，通过半掩膜曝光工艺对第四导电层601和第三导电层501进行刻蚀，形成源漏极108和像素电极107。相比于现有的需要在源漏极108和第二绝缘层106之间制作缓冲层以增加源漏极108和第二绝缘层106之间的粘附性，本实施例提供的阵列基板结构省去了在源漏极108和第二绝缘层106之间制作缓冲层的工艺过程。
[0119]其中，第二导电层202为铜，第四导电层601为铜。
[0120]在以上实施例中的第一导电层201和/或第三导电层501为IZO或ΙΤ0。
[0121]此外，基板109的可以采用玻璃或者PET形成，第一绝缘层103和第二绝缘层106可以采用氧化硅或者氮化硅形成，有源层104的可以采用IGZO或者ITZO形成，源漏极108、栅极102可以采用铜形成。
[0122]第三方面，本实施例还提供了一种显示装置，包括以上实施例中的阵列基板。该显示装置包括上述任意一种实施例的显示面板，显示装置可以为:液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。通过采用上述显示面板，本发明实施例的显示装置不仅可以降低了加工成本，由于没有设置缓冲层，可以有效降低和显示装置的厚度，有利于产品的轻薄化。
[0123]本实施例提供的显示装置中，制作显示装置的阵列基板过程中，在形成阵列基板的公共电极101时，形成与公共电极101同层设置的第一导电层，在第一导电层上形成第二导电层，第一导电层和第二导电层共同构成了栅极。该阵列基板中，与公共电极101同时形成的第一导电层和第二导电层共同构成了栅极，基板109和第一导电层、第一导电层和第二导电层的接触面均有较好的粘附性，同时，第一导电层阻止了第二导电层向基板109的扩散，因此，不需要为了增加第二导电层与基板109的粘附性而专门制作缓冲层，简化了阵列基板的结构，省去了制作缓冲层的工艺流程。
[0124]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接;可以是机械连接，也可以是电连接;可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0125]本发明的说明书中，说明了大量具体细节。然而能够理解的是，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循【具体实施方式】的权利要求书由此明确地并入该【具体实施方式】，其中每个权利要求本身都作为本发明的单独实施例。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本发明并不局限于任何单一的方面，也不局限于任何单一的实施例，也不局限于这些方面和/或实施例的任意组合和/或置换。而且，可以单独使用本发明的每个方面和/或实施例或者与一个或更多其他方面和/或其实施例结合使用。
[0126]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
【主权项】
1.一种阵列基板，其特征在于，包括薄膜晶体管和公共电极； 所述薄膜晶体管包括在基板上形成的栅极、有源层、源漏极； 所述栅极包括层叠设置的第一导电层和第二导电层； 所述第一导电层与所述公共电极同层； 所述第二导电层为金属。2.根据权利要求1所述的阵列基板，其特征在于，还包括: 所述栅极上设置有第一绝缘层； 所述第一绝缘层上设置有有源层； 所述有源层上设置有刻蚀阻挡层和第二绝缘层图形； 所述第二绝缘层上设置有像素电极； 所述源漏极搭接在所述像素电极上。3.根据权利要求1或2所述的阵列基板，其特征在于，所述源漏极为铜。4.根据权利要求1所述的阵列基板，其特征在于，所述第一导电层与所述公共电极采用相同材料形成，所述第二导电层为铜。5.一种阵列基板的制作方法，其特征在于，包括: 在基底上形成第一导电层和第二导电层后，通过一次构图工艺形成栅极和公共电极； 其中，所述公共电极采用所述第一导电层形成，所述第二导电层为金属。6.根据权利要求5所述的方法，其特征在于，所述通过一次构图工艺形成栅极和公共电极包括: 对所述第一导电层和第二导电层半灰阶掩膜图案化处理: 对公共电极区域部分曝光图案化处理去除公共电极区域的第二导电层形成公共电极图形； 对栅极区域和公共电极之外的区域完全曝光，形成栅极图形。7.根据权利要求5或6所述的方法，其特征在于，所述第二导电层为铜。8.根据权利要求5所述的方法，其特征在于，还包括: 在所述栅极上形成第一绝缘层和有源层； 在所述有源层上形成第二绝缘层和第三导电层，通过一次构图工艺，形成连通所述有源层的过孔； 在所述第三导电层上形成连接所述有源层的第四导电层，通过一次构图工艺，形成源漏极和像素电极。9.根据权利要求8所述的方法，其特征在于，所述通过一次构图工艺，形成源漏极和像素电极包括: 对第四导电层半灰阶掩膜图案化处理: 对除像素电极区域和源漏极区域之外的区域完全曝光，图案化处理去除第四导电层和第三导电层，形成像素电极图形； 对像素电极区域中不包括源漏极区域的区域部分曝光图案化处理去除第四导电层形成源漏极。10.根据权利要求8或9所述的方法，其特征在于，所述第四导电层为铜。11.根据权利要求8或9所述的方法，其特征在于，所述第一导电层和/或第三导电层为IZO或ITO。12.—种显示装置，其特征在于，包括权利要求1至4所述的阵列基板。
【文档编号】H01L27/12GK106098706SQ201610585770
【公开日】2016年11月9日
【申请日】2016年7月22日 公开号201610585770.6, CN 106098706 A, CN 106098706A, CN 201610585770, CN-A-106098706, CN106098706 A, CN106098706A, CN201610585770, CN201610585770.6
【发明人】张方振, 黎关超, 孙双, 牛菁, 宁策
【申请人】京东方科技集团股份有限公司