半导体器件的制作方法
【技术领域】
[0001] 本实用新型属于半导体制造工艺技术领域，设及一种半导体器件。
【背景技术】
[000引超结金属氧化物半导体场效应晶体管（Super-junction MOSFET)是一种新型的功 率器件，由于其特殊的纵向PN柱交替结构，电荷可W相互补偿，在器件截止状态时，施加较 低的电压可W使P型区和N型区在采用较高渗杂浓度时能实现较高的击穿电压，同时获得 更低的导通电阻。
[0003] 在超结器件制作工艺中，通常是先形成一特定渗杂类型的半导体衬底，并在该特 定渗杂类型半导体衬底上的特定区域进行相反类型渗杂，从而形成P型区、N型区交叉的超 结结构。W超结NM0S晶体管为例，半导体衬底渗杂为N型，对于P型区的形成方法基本有 两种；一种方法是多次光刻、P型注入和外延生长的方法，其特点是工艺简单，但由于多次 光刻、注入和外延，成本很高；另一种方法是在特定半导体衬底上进行P型区娃刻蚀形成沟 槽（Trench)，之后采用外延填充方法在沟槽中填充P型娃，从而形成P型区，其特点是成本 很低，但工艺复杂，技术难度很大。
[0004] 图1所示为采用外延填充方法制作超结金属氧化物半导体场效应晶体管的第一 步，在特定渗杂类型的半导体衬底10上形成一介质层11。接着，如图2所示，进行刻蚀在特 定渗杂类型的半导体衬底10中形成沟槽12,其中沟槽12的侧壁与半导体衬底10水平面之 间具有一夹角0 1，0 1-般在80?89. 5度之间，且0 1越小，外延填充的效果越好，但对 耐压等参数有影响。之后，采用常规外延填充工艺在沟槽12中填充外延层，由于淀积原理， 外延填充过程中，如图3所示，沟槽顶部的气氛利于淀积从而在沟槽顶部先封口，因此在沟 槽12的顶部形成外延堆积13,导致沟槽12内部空间未填满留下一道缝隙13a，在沟槽的倾 斜度0 1越接近90度的时候，外延填充的能力越差，越容易形成大的缝隙，在严重的情况下 甚至出现大的空洞。缝隙和空洞的存在使娃原子和渗杂原子排列不连续形成缺陷，导致器 件工作中，特别是高压情况下容易发生漏电，影响器件的性能和可靠性。 【实用新型内容】
[0005] 本实用新型的目的在于提供一种半导体器件，无需采用技术难度较大的常规外延 渗杂工艺，有利于形成没有缝隙或空洞的填充层，提高器件的性能和可靠性。
[0006] 为了解决上述问题，本实用新型提供一种半导体器件，包括：
[0007] 具有特定渗杂类型的半导体衬底；
[000引形成于所述半导体衬底中的沟槽；
[0009] 通过涂布工艺形成于所述沟槽中的乳胶渗杂源；W及
[0010] 通过对所述沟槽中的乳胶渗杂源进行烘烤和扩散进而形成于所述沟槽周围的半 导体衬底的渗杂区。
[0011] 可选的，所述半导体衬底的渗杂类型为P型时，所述乳胶渗杂源的渗杂类型为N 型；所述半导体衬底的渗杂类型为N型时，所述乳胶渗杂源的渗杂类型为P型。所述半导体 器件是超结金属氧化物半导体场效应晶体管。
[0012] 与现有技术相比，本实用新型在特定渗杂类型的半导体衬底上形成沟槽后，采用 与所述半导体衬底的渗杂类型相反的乳胶渗杂源进行涂布、烘烤W及扩散工艺，所述乳胶 渗杂源填满所述沟槽并覆盖修复氧化层表面，同时在所述沟槽周围的半导体衬底中形成与 所述半导体衬底的渗杂类型相反的渗杂区，无需采用工艺复杂、技术难度较大的常规外延 渗杂工艺，使沟槽内部填充没有缺陷，降低了对沟槽刻蚀工艺的要求，保证器件的高压性能 和可靠性要求。
【附图说明】
[0013] 参照附图，根据下面的详细描述，可W更加清楚地理解本实用新型。为了清楚起 见，图中各个层的相对厚度W及特定区的相对尺寸并没有按比例绘制。在附图中：
[0014] 图1?3是现有技术的半导体器件形成过程中的器件剖面结构示意图；
[0015] 图4是本实用新型一实施例的半导体器件形成方法的流程示意图；
[0016] 图5?8是本实用新型一实施例的半导体器件形成过程中器件剖面结构示意图。
【具体实施方式】
[0017] 为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本 实用新型的【具体实施方式】做详细的说明。
[0018] 在下面的描述中阐述了很多具体细节W便于充分理解本实用新型。但是本实用新 型能够W很多不同于在此描述的其它方式来实施，本领域技术人员可W在不违背本实用新 型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施的限制。
[0019] 参见图4,本实用新型提供一种半导体器件形成方法，包括如下步骤：
[0020] S11 ;提供具有特定渗杂类型的半导体衬底；
[0021] S12 ;在所述半导体衬底上形成介质层；
[0022] S13 ;刻蚀所述介质层和半导体衬底形成沟槽；
[0023] S14;采用与所述半导体衬底的渗杂类型相反的乳胶渗杂源进行涂布、烘烤W及扩 散，所述乳胶渗杂源填满所述沟槽并覆盖所述介质层表面，同时在所述沟槽周围的半导体 衬底中形成与所述半导体衬底的渗杂类型相反的渗杂区；
[0024] S15 ;去除所述半导体衬底表面的乳胶渗杂源W及介质层。
[0025] 下面结合附图4-8对本实用新型的【具体实施方式】做详细的说明。
[0026] 如图5所示，首先，执行步骤S11，提供具有特定渗杂类型的半导体衬底30,并在所 述半导体衬底30上形成一介质层31。所述具有特定渗杂类型的半导体衬底30可W是N型 渗杂或P型渗杂的娃衬底、错娃衬底、III - V族元素化合物半导体衬底或本领域技术人员公 知的其他半导体材料衬底。本实施例中采用的是形成功率器件常用的N型<100〉晶向的娃 衬底。所述介质层31的材料为氮化娃、氮氧化物或二氧化娃中的一种或者多种，所述介质 层31的厚度例如为looA?10000A。
[0027] 接着，结合图4和图6所示，执行步骤S12,刻蚀所述介质层31和半导体衬底30形 成沟槽32。具体的，通过匀胶和曝光工艺形成图案化光阻层，然后进行刻蚀选择性去除介质 层31 W及进行沟槽刻蚀形成沟槽32,再去除图案化光阻层。所述选择性去除介质层31 W 及做沟槽刻蚀均采用干法刻蚀，所述沟槽32的深度h为0. 5?200 y m、顶部宽度a和底部 宽度b为0. 1?50 y m、沟槽倾斜度0 2范围为80?90度。可采用干法去胶加湿法去胶的 方式去除图案化光阻层。
[002引较佳的，形成沟槽32之后，在所述沟槽32的内壁生长修复氧化层，W进行沟槽内 壁修复，并去除修复氧化层。可采用高温生长的方式形成修复氧化层，所述高温生长氧化层 的温度范围为1000?1200度。所述修复氧化层的厚度范围为500A?3000A。可采用BOE 或者压点腐蚀液去除修复氧化层，W使沟槽的腐蚀缺陷较小。
[0029] 接着，结合图4和图7所示，执行步骤S14,采用与半导体衬底30的渗杂类型相反 的乳胶渗杂源进行涂布、烘烤W及扩散，所述乳胶渗杂源34a填满所述沟槽32