用于鳍型场效应晶体管技术的抗熔丝器件和通信装置的制造方法
【专利说明】用于鳍型场效应晶体管技术的抗熔丝器件和通信装置
[0001]相关申请的交叉参考
[0002]本申请要求于2014年I月14日提交的申请号61/927,437的美国临时专利申请和于2014年2月5日提交的美国专利申请号14//173，744的优先权的权益，其全部内容结合于此作为参考。
技术领域
[0003]本说明书总体涉及存储器件，并且更具体地但不是唯一地，涉及用于finFET技术的基于虚拟端栅极的抗恪丝(ant1-fuse)器件。
【背景技术】
[0004]在数字存储形式的一次性可编程(OTP)存储器中，设置存储位可通过使用用于每个位的熔丝或抗熔丝来锁定。大多数OTP存储器可能需要可编程熔丝元件连同选择器件(例如，开关)。抗熔丝单元可通过氧化物击穿来实现，其中，位于栅极端和晶体管(例如，MOS晶体管)沟道之间的二氧化硅(S12)层(例如，薄层)可能会经受击穿。击穿过程可在有缺陷的晶体管中发生，虽然在正常的晶体管中，高温和/或高压可导致氧化物层的击穿。氧化物击穿也可在非易失性存储器(NVM)中以积极的方式被利用，同样地，存储器单元可通过捕获要被施加的孤立位置中的电荷来击穿程序区域中的氧化物(仅一次)被编程。
【实用新型内容】
[0005]抗熔丝单元还可通过在两个金属层(例如，金属轨道)之间作为绝缘体的薄硅层来实现，一旦施加了相对较高的电压和电流的脉冲，所述薄硅层可被转化为导电多晶硅。现场生长的多晶硅可作为两个金属层之间的连接。进一步地，抗熔丝单元可通过使用厚的或者分割式氧化物层(split-oxide layer)来实现。薄氧化物抗恪丝单元通常需要选择器件来正常运行，因此，薄氧化物抗熔丝单元不能在交叉二极管阵列结构中使用，因为它可对源极直接形成欧姆接触而不是形成二极管连接的晶体管。
[0006]根据本实用新型的一实施方式，提供一种用于鳍型场效应晶体管技术的抗熔丝器件，所述器件包括:虚拟栅极，形成在鳍片的端角之上；导电触点，设置在所述虚拟栅极的一部分上并且配置为用作所述器件的第一电极；以及扩散触点，设置在所述鳍片之上并且配置为用作所述器件的第二电极。
[0007]优选地，所述虚拟栅极部分地延伸到所述鳍片的所述端角之外，并且其中，所述鳍片包括现有鳍型场效应晶体管的鳍片。
[0008]优选地，所述虚拟栅极通过薄氧化物层与所述鳍片分离，其中，所述薄氧化物层包括二氧化硅。
[0009]优选地，所述薄氧化物层被配置为当在所述器件的所述第一电极和所述第二电极之间施加合适的电压以对所述器件进行编程时，在靠近所述端角的至少一个点中击穿。
[0010]优选地，所述扩散触点在形成于所述鳍片上的外延层上形成。[0011 ] 优选地，所述虚拟栅极通过厚氧化物层与所述鳍片分离，其中，所述厚氧化物层包括二氧化硅。
[0012]优选地，两个虚拟栅极形成在所述鳍片的端角之上，并且其中，所述两个虚拟栅极中的第一个通过薄氧化物层与所述鳍片分离，并且所述两个虚拟栅极中的第二个通过厚氧化物层与所述鳍片分离。
[0013]优选地，所述两个虚拟栅极中的至少一个通过分割式氧化物层与所述鳍片分离，并且其中，所述分割式氧化物层包括薄氧化物层部分和厚氧化物层部分。
[0014]根据本实用新型另一实施方式，公开一种提供用于鳍型场效应晶体管技术的抗熔丝器件的方法，所述方法包括:在鳍片的端角之上形成虚拟栅极；在虚拟栅极的一部分上设置导电触点并且将所述导电触点配置为用作所述抗熔丝器件的第一电极；以及在所述鳍片之上设置扩散触点并且将所述扩散触点配置为用作所述抗熔丝器件的第二电极。
[0015]优选地，该方法进一步包括形成所述虚拟栅极使得所述虚拟栅极部分地延伸到所述鳍片的所述端角之外，并且其中，所述鳍片包括现有鳍型场效应晶体管的鳍片。
[0016]优选地，该方法进一步包括形成薄氧化物层以将所述虚拟栅极与所述鳍片分离，其中，所述薄氧化物层包括二氧化硅。
[0017]优选地，该方法进一步包括将所述薄氧化物层配置为当在所述器件的所述第一电极和所述第二电极之间施加合适的电压以对所述器件进行编程时，在靠近所述端角的至少一个点中击穿。
[0018]优选地，该方法进一步包括在形成于所述鳍片上的外延层上形成所述扩散触点。
[0019]优选地，该方法进一步包括形成厚氧化物层以将所述虚拟栅极与所述鳍片分离，其中，所述厚氧化物层包括二氧化硅。
[0020]优选地，该方法进一步包括在所述鳍片的端角之上形成两个虚拟栅极，并且通过薄氧化物层将所述两个虚拟栅极中的第一个与所述鳍片分离以及通过厚氧化物层将所述两个虚拟栅极中的第二个与所述鳍片分离。
[0021]优选地，该方法进一步包括将所述两个虚拟栅极中的至少一个通过分割式氧化物层与所述鳍片分离，并且其中，所述分割式氧化物层包括薄氧化物层部分和厚氧化物层部分。
[0022]根据本实用新型的又一实施方式，提供了一种通信装置，其包括:存储器件，所述存储器件包括:一次性可编程存储器，所述一次性可编程存储器包含与鳍型场效应晶体管技术兼容的抗熔丝器件，所述抗熔丝器件包括:虚拟栅极，形成在鳍片的端角之上；导电触点，设置在所述虚拟栅极的一部分上并且配置为用作所述器件的第一电极；以及扩散触点，设置在所述鳍片之上并且配置为用作所述器件的第二电极。
[0023]优选地，所述虚拟栅极通过薄氧化物层与所述鳍片分离，其中，所述薄氧化物层包括二氧化硅，并且其中，所述薄氧化物层被配置为当在所述器件的所述第一电极和所述第二电极之间施加合适的电压以对所述器件进行编程时在靠近端角的至少一个点被击穿。
[0024]优选地，所述扩散触点在形成于所述鳍片上的外延层上形成，其中，所述虚拟栅极通过厚氧化物层与所述鳍片分离，并且其中，所述厚氧化物层包括二氧化硅。
[0025]优选地，两个虚拟栅极形成在所述鳍片的端角之上，其中，所述两个虚拟栅极中的第一个通过薄氧化物层与所述鳍片分离并且所述两个虚拟栅极中的第二个通过厚氧化物层与所述鳍片分离，并且其中所述两个虚拟栅极中的至少一个通过分割式氧化物层与所述鳍片分离，并且其中，所述分割式氧化物层包括薄氧化物层部分和厚氧化物层部分。
[0026]本主题技术提供了包括可低电压编程，节省芯片面积，以及与标准制造流程的兼容性在内的许多有利特征。
【附图说明】
[0027]本主题技术的某些特征在所附权利要求中进行了阐述。然而，出于解释的目的，本主题技术的一些实施例在以下附图中进行阐述。
[0028]图1示出了根据一个或多个实施方案的包含抗熔丝器件的示例的鳍型场效应晶体管(finFET)的顶视图和侧视图。
[0029]图2示出了根据一个或多个实施方案的图1中的示例抗熔丝器件的编程。
[0030]图3A至图3E示出了根据一个或多个实施方案的图1中的抗熔丝器件的示例实现。
[0031]图4示出了根据一个或多个实施方案的提供用于finFET技术的抗熔丝器件的方法的示例。
[0032]图5示出了根据一个或多个实施方案的无线通信装置的示例。
【具体实施方式】
[0033]以下阐述的详细描述的目的是作为本主题技术的各种结构的描述并不意为仅代表其中可实践本主题技术的结构。附图被并入本文中并构成了该详细描述的一部分。所述详细描述包括用于提供对本主题技术的透彻理解的具体细节。然而，对于本领域技术人员来说将是很清楚和显而易见的是，本主题技术不限于本文中所阐述的具体细节并且可以通过使用一个或多个实施方案来实践。在一个或多个实例中，为了避免模糊本主题技术的概念，公知的结构和组件以方块图的形式示出。
[0034]本主题技术提供了一种用于提供用于鳍型场效应晶体管(finFET)技术的基于端栅极-抗熔丝器件的器件和实施方案。由于结的击穿电场较低，所以finFET技术中的现有栅极-氧化物OTP器件的实施具有挑战性，这会导致早于栅极氧化物的结的击穿。本主题技术提供了包括可低电压编程，节省芯片面积，以及与标准制造流程的兼容性在内的许多有利特征。可低电压编程是由于在鳍片角的边缘处的电场增强所导致的。节省芯片面积是通过利用现有虚拟栅极来形成所述抗熔丝器件实现的。与本主题技术的标准制造流程的兼容性是由于无需额外的掩模来实现抗熔丝器件，从而所公开的抗熔丝器件可以无需任何附加成本而制造在finFET芯片上。
[0035]图1示出了根据本主题技术的一个或多个实施方案的包含抗熔丝器件的示例的鳍型场效应晶体管(finFET)的顶视图110和侧视图120。finFET的顶视图110示出了抗熔丝器件的顶视图115，抗熔丝器件包含虚拟栅极170，扩散触点162，以及导电触点116(例如，由诸如钨、铝等金属制成