一种oled器件的制作方法
【技术领域】
[0001] 本实用新型涉及光电显示技术领域，特别涉及一种0LED器件。 技术背景
[0002] 现有的0LED器件需采用薄膜晶体管来实现开关控制、驱动调整电流大小来调节 0LED发光单元的亮度或其他作用。为了提高薄膜晶体管的迀移率以提高0LED器件的工作 效率，现有技术中的0LED器件采用上下双栅结构的薄膜晶体管以在半导体层感应出双导 电沟道来增大导电通道。
[0003] 图1为现有技术所提供的一种具备双栅结构的薄膜晶体管的结构示意图。如图1 所示，该薄膜晶体管的上栅极11重叠覆盖于源极12和漏极13上方。当上栅极11和下栅 极14都达到开启电压（开启电压为一种阈值电压，当栅极的电压高于该开启电压时，即可 在半导体层中感应形成导电沟道）时，可在半导体层15中感应形成相互平行的上下两个导 电沟道。由于上栅极11重叠覆盖于源极12和漏极13上方（在与半导体层15中导电沟道 平行的平面上，上栅极11的正投影分别与源极12的正投影和漏极13的正投影是部分重叠 的）；因此，漏极13可单独通过上方的导电沟道实现与源极12的导通。此外，漏极13也可 单独通过下方的导电沟道实现与源极12的导通。然而，这种双栅结构薄膜晶体管存却很难 通过上下导电沟道的同时导通来保证迀移率的提升，原因在于：
[0004] 由于工艺技术的原因，上栅极11下方的上绝缘层16与下栅极上方的下绝缘层17 的电容等参数很难匹配，这会导致上栅极11和下栅极14分别形成的上下两个导电沟道的 开启电压不同，因此现有技术中的薄膜晶体管结构很难形成上下导电沟道的同时导通，这 会影响到0LED器件的工作效率。 【实用新型内容】
[0005] 有鉴于此，本实用新型实施例提供一种0LED器件，解决了现有0LED器件的薄膜晶 体管的上栅极和下栅极难以实现上下导电沟道同时导通的问题。
[0006] 本实用新型实施例提供的一种0LED器件，包括：至少两个薄膜晶体管和Vdd电极； 其中，至少两个薄膜晶体管中的至少一个薄膜晶体管包括：下栅极、设于所述下栅极上方的 下绝缘层、设于所述下绝缘层上方的半导体层、设于所述半导体层上方的上绝缘层、设于所 述上绝缘层上方的上栅极、源极和漏极；
[0007] 其中，所述半导体层分别与所述源极和漏极搭接；在与所述半导体层中导电沟道 平行的平面上，所述上栅极的正投影与所述源极的正投影之间存在第一间隙，所述上栅极 的正投影与所述漏极的正投影之间存在第二间隙；
[0008] 其中，所述至少一个薄膜晶体管的上栅极与所述Vdd电极连接。
[0009] 本实用新型实施例提供的一种0LED器件，所采用的薄膜晶体管在与半导体层中 导电沟道平行的平面上，上栅极的正投影与源极的正投影之间存在第一间隙，上栅极的正 投影与所述漏极的正投影之间存在第二间隙，故上栅极无法独立形成上导电沟道的导通； 同时，上栅极与OLED器件的Vdd电极连接可保持上栅极的电压始终高于开启电压，当下栅极 达到开启电压时，上栅极即可利用下栅极感应形成的下导电沟道完成上导电沟道的导通， 从而实现了上下导电沟道的同时导通。
【附图说明】
[0010] 图1是现有技术所提供的一种具备双栅结构的薄膜晶体管的结构示意图。
[0011] 图2是本实用新型一实施例所提供的一种薄膜晶体管的结构示意图。
[0012] 图3是本实用新型一实施例所提供的一种薄膜晶体管的导电原理示意图。
[0013] 图4是本实用新型一实施例所提供的一种薄膜晶体管中电流的流向原理示意图。
[0014] 图5是本实用新型一实施例所提供的一种薄膜晶体管的导电实验结果图。
[0015] 图6是本实用新型一实施例所提供的一种0LED器件的电路结构示意图。
[0016] 图7是本实用新型另一实施例所提供的一种0LED器件的电路结构示意图。
[0017] 图8是本实用新型另一实施例所提供的一种0LED器件的工作原理示意图。
[0018] 附图标记如下：
[0019] 薄膜晶体管1、Vdd电极2、0LED发光单元3、电容4、V ss电极5、数据信号线6、扫描 信号线7、上栅极11、下栅极14、上绝缘层16、下绝缘层17、半导体层15、源极12和漏极13、 第一间隙18、第二间隙19、上导电沟道110、下导电沟道111、第一半导体材料高阻区112、第 二半导体材料高阻区113、源极孔114、漏极孔115、钝化层116
【具体实施方式】
[0020] 为使本实用新型的目的、技术方案和优点更加清楚，下面结合附图对本实用新型 作进一步的详细描述。
[0021] 本实用新型一实施例提供的0LED器件，包括至少两个薄膜晶体管（TFT)、Vdd电极、 0LED发光单元、电容、Vss电极、数据信号线和扫描信号线。该至少两个薄膜晶体管（TFT)， 可分别用作开关TFT和驱动TFT。扫描信号线与开关TFT相连以控制开关TFT的开关。在 开关TFT开启状态下，数据信号线会将数据信号传达给驱动TFT来控制0LED发光器件的 亮度。Vdd电极给0LED发光器件供电，Vss电极接地。而Vdd电极与驱动TFT上栅极之间连 接有电容，该电容将在一帧扫描信号时序内的数据电压信号保持在正常工作时的电压。
[0022] 图2是本实用新型一实施例所提供的一种薄膜晶体管的结构示意图。如图2所示， 该薄膜晶体管包括：下栅极14、设于所述下栅极14上方的下绝缘层17、设于所述下绝缘层 17上方的半导体层15、设于所述半导体层15上方的上绝缘层16、设于所述上绝缘层16上 方的上栅极11、源极12 (source)和漏极13 (drain);
[0023] 其中，所述半导体层15分别与所述源极12和漏极13搭接；在与半导体层15中导 电沟道平行的平面上，上栅极11的正投影与源极12的正投影之间存在第一间隙18,上栅极 11的正投影与漏极13的正投影之间存在第二间隙19。其中，上栅极11与0LED器件的Vdd电极2连接，因而上栅极11的电压可始终高于其开启电压。
[0024] 本领域技术人员可以理解，半导体层15与源极12和漏极13的搭接方式可根据实 际结构设计需要而调整，只要能实现半导体层15中导电沟道与源极12和漏极13的导通即 可，本实用新型对半导体层15与源极12和漏极13的搭接方式不做限定。
[0025] 在本实用新型一实施例中，如图2所示，上绝缘层16表面包括源极孔114和漏极 孔115,半导体层15与源极12和漏极13所采用的搭接方式为：源极12通过上绝缘层16表 面的源极孔114与半导体层15表面相搭接，漏极13通过上绝缘层16表面的漏极孔115与 半导体层15表面相搭接。由此可见，与现有技术中具备上下双栅结构的薄膜晶体管不同， 当采用上述搭接方式时，上栅极11并没有重叠覆盖于源极12和漏极13上方，而是与源极 12和漏极13处于同一层。且由于在与半导体层15中导电沟道平行的平面上，上栅极11的 正投影分别与源极12的正投影和漏极13的正投影分别存在第一间隙18和第二间隙19， 与第一间隙18和第二间隙19对应的半导体层15的区域始终处于高阻状态，上栅极11即 使达到了开启电压，并将与上栅极11对应的半导体层15感应形成处于低阻状态的上导电 沟道，也无法实现上导电沟道与源极12和漏极13之间的导通；而只有在下栅极14达到开 启电压时，才能利用下栅极14感应形成的下导电沟道间接完成上导电沟道的导通，从而实 现上下导电沟道的同时导通。
[0026] 此外，如图1所示，在现有技术中上栅极11重叠覆盖于源极12和漏极13上方，因 而需要为上栅极11的制备单独设计一层钝化层116以进行掩膜刻蚀过程，这会增加制备成 本。而当采用如图2所示的薄膜晶体管结构时，上栅极11与源极12和漏极13处于同一层， 无需为上栅极11的制备单独设计一次掩膜刻蚀过程，上栅极11、源极12和漏极13可通过 一次刻蚀过程同步形成，从而节约了制备成本。
[0027] 在本实用新型一实施例中，半导体层15的厚度通常较薄，这是为了避免源极12/ 漏极13的电流击穿半导体层15达到导电沟道时的寄生电阻过大。然而，由于导电沟道在 导通状态下的深度在3nm~15nm左右，因此为了保证半导体层15中上下导电沟道同时开 启且互不影响，可将半导体层15的厚度设置在10nm至200nm之间。在一实施例中，半导体 层5的厚度可以具体设定为30nm，此厚度既可以保证在半导体层15上下表面形成足够宽的 导电沟道，也可以尽可能的减少源极12/漏极13与导电沟道搭接的寄生电阻。
[0028] 如前所述，在与半导体层15中导电沟道平行的平面上，上栅极11的正投影与源极 12的正投影之间存在第一间隙18,上栅极11的正投影与漏极13的正投影之间存在第二间 隙19。其中，第一间隙18的宽度对应第一半导体材料高阻区112,第二间隙19的宽度对应 第二半导体材料高阻区113。为了保证上导电沟道110与源极12和漏极13之间存在半导 体材料高阻区，同时为了尽可能减小薄膜晶体管的体积，第一间隙18和第二间隙19的宽度 可根据半导体层15的半导体材料的本征电阻以及所能承受的最低漏电流进行调整。其 中，当下栅极14未达到开启电压，而上栅极已达到开启电压时，流过半导体层15的漏电流 可表示为：IlMk= U/(2R*W/D)，其中Ud为漏极电压，R为半导体层15的本征电阻，W为半导 体层15的宽度，Dum为第一间隙18/第二间隙19的宽度。
[0029] 在本实用新型一实施例中，当半导体层15选用的半导体材料（例如金属氧化物） 的本征方块电阻可以达到R= 1Θ+12Ω，漏极电压1^= 10V，半导体层15的宽度W=5um， 第一间隙18/第二间隙19的宽度D = lum时（这里的lum为在上栅极11与源极12/漏极 13之间加工第一间隙18/第二间隙19的工艺极限值），此时求得的漏电流IlMk= 0. 5pA，可 以符合0LED器件产品需求。因而上栅极11与源极12和漏极13存在的第一间隙18和第 二间隙19的宽度最小可达lum。在本实用新型一实施例中，第一间隙18和第二间隙19的 宽度也可以具体设定为3um，这样既可以保证光刻机在稳定的工艺条件下工作，实现较高工 艺精度，又可以将上栅极11的漏电流控制在IpA量级，同样可以符合OLED器件产品需求。 本实用新型