GaN电子器件的制作方法
【技术领域】
[0001 ]本实用新型涉及半导体器件技术领域，特别是涉及一种GaN电子器件。
【背景技术】
[0002]氮化镓(GaN)材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，并与SiC、金刚石等半导体材料一起，被誉为是继第一代半导体材料(Ge、Si)、第二代半导体材料(GaAs、InP)之后的第三代半导体材料。GaN电子器件可在异质结界面附近产生很强的压电极化和自发极化，感生出极高密度的界面电荷，强烈调制了异质结的能带结构，加强了对二维电子气(2-DEG)的二维空间限制，从而提高了二维电子气的面密度，以AlGaN/GaN异质结为例，在AlGaN/GaN异质结中即使不进行任何掺杂，仅通过极化应力，二维电子气的面密度就可达到1013/cm2，这比AlGaAs/GaAs异质结中二维电子气的面密度高出一个数量级。
[0003]尽管目前GaN电子器件已经开始初步商业化，但仍然受到诸多问题的困扰，比如电流崩塌效应、高温下器件可靠性以及器件理论性能水平与实际制备的器件实际水平存在一定差距等，这些问题大大制约了氮化镓器件的商业化进程，其中，如何有效抑制电流崩塌效应又是当前研究的重点。
【实用新型内容】
[0004]本实用新型主要解决的技术问题是提供一种GaN电子器件，能够有效抑制电流崩塌效应。
[0005]为解决上述技术问题，本实用新型采用的一个技术方案是:提供一种GaN电子器件，包括由下自上依次形成的SiC衬底层、GaN缓冲层、GaN通道层、A1N空间层、AlGaN势皇层、GaN帽层和多层介质膜，所述GaN帽层上形成有栅极、源极和漏极，所述栅极位于所述源极和所述漏极之间，所述栅极嵌入所述多层介质膜与所述GaN帽层接触，所述多层介质膜覆盖至少部分源极和漏极，其中，所述多层介质膜为三层结构或双层结构，所述三层结构为由下自上的SiN薄膜、Si02薄膜和SiN薄膜，两层SiN薄膜均具有张应力，Si02薄膜具有压应力，所述双层结构为两层SiN薄膜，两层SiN薄膜均具有张应力。
[0006]优选地，所述多层介质膜为三层结构时，下方的SiN薄膜的厚度为20-80nm，应力值为120-250MPa，Si02薄膜的厚度为15-45nm，应力值为60-150MPa，上方的SiN薄膜的厚度为15-45nm，应力值为 60_150MPa。
[0007]优选地，所述多层介质膜为双层结构时，下方的SiN薄膜的厚度为20-80nm，应力值为60-180MPa，上方的SiN薄膜的厚度为25-70nm，应力值为40-100MPa。
[0008]优选地，所述GaN电子器件为pHEMT器件或HBT器件。
[0009]优选地，所述栅极为T型结构。
[0010]区别于现有技术的情况，本实用新型的有益效果是:通过在GaN帽层表面形成多层介质膜，利用多层介质膜的厚度和应力可以有效减少氮化镓异质结的表面态密度，从而有效抑制电流崩塌效应。
【附图说明】
[0011 ]图1是本实用新型实施例GaN电子器件的结构示意图。
[0012]图2是本实用新型实施例GaN电子器件的多层介质膜为三层结构时的结构示意图。
[0013]图3是本实用新型实施例GaN电子器件的多层介质膜为双层结构时的结构示意图。
【具体实施方式】
[0014]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0015]参见图1，是本实用新型实施例GaN电子器件的结构示意图。本实用新型实施例GaN电子器件包括由下自上依次形成的SiC衬底层l、GaN缓冲层2、GaN通道层3、A1N空间层4、AlGaN势皇层5、GaN帽层6和多层介质膜7，GaN帽层6上形成有栅极61、源极62和漏极63，栅极61位于源极62和漏极63之间，栅极61嵌入多层介质膜7与GaN帽层6接触，多层介质膜7覆盖至少部分源极62和漏极63。在本实施例中，栅极61为T型结构。GaN电子器件为pHEMT器件或HBT器件，当然，GaN电子器件还可以是其它器件，
[0016]其中，多层介质膜7可以为三层结构或双层结构。
[0017]如图2所示，多层介质膜7为三层结构。三层结构为由下自上的SiN薄膜701、Si02薄膜702和SiN薄膜703，两层SiN薄膜701、702均具有张应力，Si02薄膜702具有压应力。其中，下方的SiN薄膜701的厚度为20-80nm，应力值为120-250MPa，Si02薄膜702的厚度为15-45nm，应力值为60-150MPa，上方的SiN薄膜703的厚度为15-45nm，应力值为60-150MPao
[0018]如图3所示，多层介质膜7为双层结构，双层结构为两层SiN薄膜711、712，两层SiN薄膜711、712均具有张应力。下方的3丨~薄膜711的厚度为20-8011111，应力值为60-18010^，上方的SiN薄膜712的厚度为25-70nm，应力值为40-100MPao
[0019]由于GaN电子器件一般存在压电极化效应，压电极化效应是指两种不同晶格长度的晶体在接触面上由于晶格失配导致晶格发生形变而产生应力作用下的极化电场。因A1N的晶格常数比GaN的小，当两者按一定比率混合生长时其晶格常数将在A1N与GaN之间，所以AlGaN的晶格常数比GaN的小，于是在GaN晶体上外延生长AlGaN时，它们之间就存在着压电极化。而当SiN薄膜具有张应力时，可有利于AlGaN/AlN/GaN间的压电极化，对抑制电流崩塌效应有较好的效果，但是张应力过大时会使器件有显著的弯曲和变形，而Si02薄膜具有压应力，可以中和多余的张应力，在抑制电流崩塌效应的同时减少器件的弯曲和变形。
[0020]在具体制备多层介质膜7时，如果多层介质膜7为三层结构，可以采用工艺气体SiH4、NH3、N2制备SiN薄膜701;采用工艺气体SiH4、N20、N2、He制备Si02薄膜702;采用工艺气体SiH4、NH3、N2、He制备SiN薄膜703。如果多层介质膜7为双层结构，可以采用工艺气体SiH4、NH3、N2、He 制备 SiN 薄膜 711、712。
[0021]通过上述方式，本实用新型实施例的GaN电子器件在GaN帽层上制备具有张应力的多层介质膜，不仅有效抑制表面态陷阱，减少电流崩塌，还可提高GaN电子器件的压电极化，提高二维电子气的面密度，提高器件的性能和可靠性。
[0022]以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种GaN电子器件，其特征在于，包括由下自上依次形成的SiC衬底层、GaN缓冲层、GaN通道层、A1N空间层、AlGaN势皇层、GaN帽层和多层介质膜，所述GaN帽层上形成有栅极、源极和漏极，所述栅极位于所述源极和所述漏极之间，所述栅极嵌入所述多层介质膜与所述GaN帽层接触，所述多层介质膜覆盖至少部分源极和漏极，其中，所述多层介质膜为三层结构或双层结构，所述三层结构为由下自上的SiN薄膜、Si02薄膜和SiN薄膜，两层SiN薄膜均具有张应力，Si02薄膜具有压应力，所述双层结构为两层SiN薄膜，两层SiN薄膜均具有张应力。2.根据权利要求1所述的GaN电子器件，其特征在于，所述多层介质膜为三层结构时，下方的SiN薄膜的厚度为20-80nm，应力值为120-250MPa，Si02薄膜的厚度为15-45nm，应力值为60-150MPa，上方的SiN薄膜的厚度为15-45nm，应力值为60-150MPa。3.根据权利要求1所述的GaN电子器件，其特征在于，所述多层介质膜为双层结构时，下方的SiN薄膜的厚度为20-80nm，应力值为60-180MPa，上方的SiN薄膜的厚度为25-70nm，应力值为40-100MPa。4.根据权利要求1所述的GaN电子器件，其特征在于，所述GaN电子器件为pHEMT器件或HBT器件。5.根据权利要求1所述的GaN电子器件，其特征在于，所述栅极为T型结构。
【专利摘要】本实用新型提供了一种GaN电子器件，其包括由下自上依次形成的SiC衬底层、GaN缓冲层、GaN通道层、AlN空间层、AlGaN势垒层、GaN帽层和多层介质膜，GaN帽层上形成有栅极、源极和漏极，栅极位于源极和漏极之间，栅极嵌入多层介质膜与GaN帽层接触，多层介质膜覆盖至少部分源极和漏极，其中，多层介质膜为三层结构或双层结构，三层结构为由下自上的SiN薄膜、SiO2薄膜和SiN薄膜，两层SiN薄膜均具有张应力，SiO2薄膜具有压应力，双层结构为两层SiN薄膜，两层SiN薄膜均具有张应力。通过上述方式，本实用新型能够有效抑制电流崩塌效应。
【IPC分类】H01L29/737, H01L29/205, H01L29/778
【公开号】CN205081122
【申请号】CN201520910457
【发明人】周华芳
【申请人】成都嘉石科技有限公司
【公开日】2016年3月9日
【申请日】2015年11月16日