一种无焊球的芯片嵌入式封装结构的制作方法
【技术领域】
[0001]本实用新型涉及一种无焊球的芯片嵌入式封装结构，属于半导体封装技术领域。
【背景技术】
[0002]随着半导体硅工艺的发展，芯片的关键尺寸越来越小，为了降低成本，在进行芯片制作时倾向于选择较先进的集成度更高的芯片制作工艺，这就使得芯片的尺寸越来越小，芯片表面的I/O密度也越来越高。但是，与此同时印刷电路板的制造工艺和表面贴装技术并没有很大的提升。对于这种I/o密度比较高的芯片，如若进行圆片级封装，为了确保待封装芯片与印刷线路板能够形成互连必须将高密度的I/o扇出为低密度的封装引脚，亦即进行圆片级芯片扇出封装，如图1所示，其待封装芯片(1-1)通过基板(1-6)实现扇出连接。但随着便携式电子设备的进一步发展，像移动电话一类的电子装置已从单一的通讯工具转化为综合多种特性的集成系统，成为有多种用途的精巧工具，现有圆片级芯片扇出封装结构的不足日益凸显，具体表现在:
[0003]1、现有圆片级芯片扇出封装结构需要基板(1-6)实现扇出，而对于具有高引脚数的小芯片则需要多层基板(1-6)多次扇出才能与印刷线路板完成互连，不仅增加了不断增长的互连间距的失配概率和散热困难，降低了产品的可靠性，而且基板(1-6)的存在使整个封装结构的厚度无法减小，一般现有圆片级芯片扇出封装结构的体厚度在700?1500微米；
[0004]2、现有圆片级芯片扇出封装结构需要基板(1-6)实现扇出，往往限制了具有不同功能的各种芯片的加入，不利于便携式电子设备的集成发展。
【发明内容】
[0005]本实用新型的目的在于克服当前芯片封装结构的不足，提供一种减薄产品厚度、提高产品可靠性、实现多芯片封装的无焊球的芯片嵌入式封装结构。
[0006]本实用新型的目的是这样实现的:
[0007]本实用新型一种无焊球的芯片嵌入式封装结构，其包括上表面附有芯片电极及相应电路布局的芯片单体，所述芯片单体的芯片本体的上表面覆盖芯片表面钝化层并开设有芯片表面钝化层开口，芯片电极的上表面露出芯片表面钝化层开口，
[0008]还包括薄膜包封体，一个或一个以上所述芯片单体由背面嵌入薄膜包封体内，在所述芯片单体的上表面和薄膜包封体的上表面覆盖绝缘薄膜层I，并于所述芯片电极的上表面开设绝缘薄膜层I开口，在所述芯片表面钝化层开口内填充先形成镍层再形成金层的镍/金层，
[0009]在绝缘薄膜层I的上表面形成再布线金属层和绝缘薄膜层Π，所述再布线金属层填充绝缘薄膜层I开口，所述再布线金属层通过镍/金层与每一所述芯片电极实现电性连接，并选择性地实现两个以上关联的所述芯片电极之间的电性连接，在再布线金属层的最外层设有输入/输出端，所述绝缘薄膜层Π覆盖再布线金属层并露出输入/输出端，在所述输入/输出端处设置金属凸块，
[0010]所述薄膜包封体的背面设置硅基加强板，所述硅基加强板面向薄膜包封体的一面设置结合结构。
[0011]进一步地，所述结合结构为复数个凸出或者凹陷于所述硅基加强板面向薄膜包封体的那面的纹理结构。
[0012]可选地，所述结合结构为棱状结构、点状结构、波纹状结构的一种或任意几种的组入口 ο
[0013]进一步地，所述金属凸块是依次形成铜层、镍层、金层的铜/镍/金凸块。
[0014]可选地，所述再布线金属层为单层或多层。
[0015]进一步地，所述再布线金属层的输入/输出端设置于芯片单体的垂直区域的外围。
[0016]可选地，所述硅基加强板的厚度范围为不大于200微米。
[0017]进一步地，所述硅基加强板的厚度范围为50?100微米。
[0018]进一步地，所述绝缘薄膜层I开口内植入金属柱，所述金属柱连接再布线金属层与镍/金层。
[0019]进一步地，所述绝缘薄膜层I开口的尺寸不大于芯片表面钝化层开口的尺寸。
[0020]相比与现有方案，本实用新型的有益效果是:
[0021]1、本实用新型通过薄膜技术结合圆片级再布线金属层技术和芯片倒装技术实现单层或多层的扇出封装结构，以确保待封装芯片尤其是高引脚数的小芯片或超小芯片与印刷线路板能够实现高密度的I/O扇出为低密度的封装引脚，不需要焊球、基板、插入件或底部填充，减薄了整个封装结构；
[0022]2、本实用新型采用芯片封装系统协同设计以及先进的重组晶圆封装技术和可靠的互连技术，实现了不同功能的多芯片封装结构，有利于便携式电子设备的集成发展，同时实现了封装结构的小型化、薄型化和轻量化；
[0023]3、本实用新型运用材料学，采用薄膜材料将待封装芯片嵌入在其中，使待封装芯片的前后左右四个面及背面均得到物理和电气保护，防止外界干扰，提高了封装产品的可靠性；
[0024]4、本实用新型利用薄膜贴膜技术代替现有的技术，降低了封装工艺对设备的要求，同时薄膜背面设置有加强结构的硅基加强板不仅进一步加强了薄膜包封体的强度，减小了整个封装结构的翘曲度，而且加强了芯片单体的散热性能，有助于提高封装产品的可靠性。
【附图说明】
[0025]图1为现有圆片级芯片扇出封装结构的剖面示意图；
[0026]图2Α为本实用新型一种无焊球的芯片嵌入式封装结构的实施例一的剖面示意图；
[0027]图2Β为图2Α中薄膜包封体、芯片单体、焊球位置关系的正面示意图；
[0028]图2C为图2Α的变形；
[0029]图3Α为本实用新型一种无焊球的芯片嵌入式封装结构的实施例二的剖面示意图；
[0030]图3Β为图3Α中薄膜包封体、芯片单体、焊球位置关系的正面示意图；
[0031]图中:
[0032]集成电路晶圆100
[0033]芯片单体10、芯片单体20
[0034]芯片本体11、芯片本体21
[0035]芯片电极13、芯片电极23
[0036]芯片表面钝化层15、芯片表面钝化层25
[0037]芯片表面钝化层开口 151、芯片表面钝化层开口 251
[0038]镍/ 金层 17、27
[0039]薄膜包封体3
[0040]复数层再布线工艺层4[0041 ]再布线金属层41
[0042]输入/输出端411
[0043]绝缘薄膜层151
[0044]绝缘薄膜层I开口 511
[0045]绝缘薄膜层Π 52
[0046]连接件6。
【具体实施方式】
[0047]现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
[0048]实施例一，参见图2A和图2B
[0049]图2A是本实用新型一种无焊球的芯片嵌入式封装结构的实施例一的剖面示意图，本实用新型的芯片嵌入式封装结构包括一背面嵌入薄膜包封体3的芯片单体10，芯片单体10的芯片本体11的上表面附有芯片电极13及其相应电路布局，芯片表面钝化层15覆盖芯片本体11的上表面并开设有芯片表面钝化层开口 151，芯片电极13的上表面露出芯片表面钝化层开口 151。在所述芯片表面钝化层开口 151内填充先形成镍层再形成金层的镍/金层17，
[0050]薄膜包封体3的材质包括但不限于环氧塑封料，其一般以高性能酚醛树脂为固化剂，加入硅微粉等为填料，以及添加多种助剂混配而成，其在高温175?185°C下先处于熔融状态，紧密包裹芯片单体10的前后左右四个面及背面，冷却后会逐渐硬化，最终成型，使芯片单体10的前后左右四个面及背面均得到物理和电气保护，防止外界干扰，以提高其可靠性。
[0051]绝缘薄膜层151覆盖芯片单体10的上表面和薄膜包封体3的上表面，并于芯片电极13的上表面通过光刻工艺或激光工艺开设绝缘薄膜层I开口 511，绝缘薄膜层I开口 511的尺寸不大于芯片表面钝化层开口 151的尺寸，其横截面的形状呈圆形或四边形、六边形等多边形。绝缘薄膜层151的材质一般为环氧树脂、聚酰亚胺等高分子有机绝缘材料。再布线金属层41形成于绝缘薄膜层151的上表面并填充绝缘薄膜层I开口 511。绝缘薄膜层I开口 511内也可以植入铜等具有导电功能的金属柱，所述金属柱连接再布线金属层41与镍/金层17。再布线金属层41通过镍/金层17与芯片电极13实现电性连接。再布线金属层41可以为单层，如图2A所示，在再布线金属层41的最外层设有输入/输出端411，输入/输出端411的个数根据实际需要设置。对于高引脚数的小芯片或超小芯片，通过圆片级再布线金属层的外延技术可以使其输入/输出端411设置于小芯片或超小芯片的垂直区域的外围，以便将个体较小、电极较密集的电极信号扇出连接。如可以将1 X 1mm小芯片制成3 X 3 mm封装结构，I/0:20，pitch: 0.4mm。可以在输入/输出端411处设置金属凸块6，金属凸块6的材质为铜、镍、金中的一种或任意几种的组合，如可以是依次形成铜层、镍层、金层的铜/镍/金凸块。图2B中示出了芯片单体10、芯片单体20与薄膜包封体3、金属凸块6的位置关系的正面示意图，可见芯片单体10、芯片单