绝缘体上硅类型的衬底和集成电路的制作方法
【技术领域】
[0001]本实用新型涉及集成电路，并且更具体地涉及从本领域技术人员通常以缩写“SOI”表示的绝缘体上硅类型的相同衬底开始形成不同厚度的薄膜，并且更具体地涉及本领域技术人员以缩写“FDS0I”公知的全耗尽绝缘体上硅类型的衬底。
【背景技术】
[0002]绝缘体上硅类型的衬底通常包括具有统一厚度的例如硅的或硅合金的半导体膜，该半导体膜存在于埋入绝缘层上，该埋入绝缘层通常由缩写“BOX”来表示(“掩埋氧化物”)，其本身位于承载衬底顶部，例如半导体阱。
[0003]具体地，在rosoi技术中，半导体膜是完全耗尽的，这确保良好的静电控制。
[0004]通常来说，半导体膜非常薄，例如约几纳米。此外，掩埋绝缘层通常非常薄，约20纳米。
[0005]然而，在一些应用中，可能有必要在同一SOI或rosoi衬底上形成具有不同厚度的栅极氧化物的晶体管，例如具有薄栅极氧化物的晶体管和具有厚栅极氧化物的晶体管以便于承受高电压，例如约几伏。
[0006]此外，晶体管的热载流子可靠性(HCI:热载流子注入)高度取决于在整个衬底上相同的薄膜的厚度。劣化将随着薄膜的厚度减小而更差，并且由于高电压而更差。
[0007]因此，对于这样的晶体管，总是存在要在HCI可靠性和静电控制之间实现折衷。
【实用新型内容】
[0008]根据一个实施例及其实现方式，目的是例如在相同的SOI衬底、具体地FDSOI衬底上、与具有薄栅极氧化物的晶体管联合形成具有厚栅极氧化物的晶体管的情况下，对于所有晶体管改善这种折衷。
[0009]根据一个实施例，提供在相同SOI类型的衬底上形成不同厚度的薄膜。
[0010]根据一个方面，提供了一种绝缘体上硅类型的衬底，包括在不同区域中具有不同厚度的半导体膜并且存在于本身位于相同载体衬底的顶部的相同掩埋绝缘层上。
[0011 ]根据一个实施例，衬底可以例如具有完全耗尽的绝缘体上硅类型。
[0012]根据另一实施例，该衬底进一步在不同衬底区域之间包括绝缘结构。
[0013]根据又一方面，提供了一种集成电路，包括:绝缘体上硅类型的衬底，包括在不同衬底区域中具有不同厚度并且存在于本身位于相同载体衬底的顶部的相同掩埋绝缘层上的半导体膜;具有第一栅极电介质的第一晶体管，所述第一栅极电介质在第一衬底区域中具有第一厚度，在第一衬底区域中所述半导体膜具有第一厚度；以及具有第二栅极电介质的第二晶体管，所述第二栅极电介质在第二衬底区域中具有第二厚度，在第二衬底区域中所述半导体膜具有第二厚度，其中第二栅极电介质的第二厚度比第一栅极电介质的第一厚度厚，并且其中半导体膜的第二厚度比半导体膜的第一厚度厚。
[0014]根据一个实施例，该衬底具有完全耗尽的绝缘体上硅类型。
[0015]根据又一实施例，该集成电路进一步在第一衬底区域和第二衬底区域之间包括绝缘结构。
【附图说明】
[0016]在考察了非限制性实施例及其实现方式的具体描述和附图之后，本实用新型的其他优点和特征将变得显而易见，在附图中:
[0017]图1至图11示意性图示了本实用新型的实施例及其实现方式。
【具体实施方式】
[0018]图1图示了完全耗尽的绝缘体上硅(FDSOI)类型的初始衬底S，该初始衬底S包括在掩埋绝缘层2(B0X)顶部的半导体膜3，该掩埋绝缘层2本身存在于可以例如是半导体阱的载体衬底I上。
[0019]应当注意，半导体膜3的初始厚度EI在第一区域Zl和第二区域Z2中是相同的。
[0020]在该初始衬底S上，例如由原硅酸四乙酯(TE0S)制成的硬掩模层4首先被完全沉积在第一区域Zl和第二区域Z2中(图2)。
[0021]使用利用蚀刻掩模和随后适用于硬掩膜4的湿蚀刻、例如HF蚀刻(基于氢氟酸(HF))的常规光刻法，第二区域Z2中的TEOS硬掩膜4的层可以被向下蚀刻到半导体膜3(图3)0
[0022]一般来说，在CMOS制造工艺中，避免对裸硅执行处理操作，并且裸硅由本领域技术人员通常使用术语PADOX来表示的氧化物层保护。
[0023]因此，在本实施例中，半导体膜3可以在第二区域Z2中由例如PADOX类型的保护层5来覆盖。在图4中图示的该PADOX层5的该形成可以在烤炉中执行。
[0024]该PADOX层5在其形成期间消耗半导体膜3的一部分，这将减少第二区域Z2中的半导体膜3的厚度E2。
[0025]然后，如图5中所示，硬掩模层4连同保护层5可以例如通过单个HF蚀刻步骤来消除。
[0026]因此，可以在各区域Zl和Z2中形成包括不同厚度(E1>E2)的半导体膜3的SOI类型的衬底SI(图5)。厚度差(E1-E2)可以是约5纳米或更小或更大。
[0027]为了改善所有晶体管的热载流子可靠性(HCI)和静电控制之间的折衷，具体地具有厚栅极氧化物的晶体管、包括厚栅极氧化物的至少一个晶体管Tl可以有利地在第一区域Zl中形成，其中，位于半导体膜3中的其导电沟道Cl更厚。然后，在具有较薄导电沟道C2的第二区域Z2中形成包括较薄栅极电介质0X2的晶体管T2(图6)。
[0028]通过示例的方式，具有厚栅极氧化物的晶体管例如是具有约40埃的氧化物厚度的晶体管，而具有薄栅极氧化物的传统晶体管具有大约10至15埃的氧化物厚度。
[0029]形成这些晶体管的工艺是常规的，并且是本领域技术人员公知的。
[0030]应当注意，在非常示意性的图6中，包括例如浅沟槽(ST1:浅沟槽隔离)的绝缘区域隔离第一区域Zl和第二区域Ζ2，并且故意没有被示出。
[0031]图7至图11示意性图示了本实用新型的一种可能变体。
[0032]图7图示了rosoi类型的初始衬底S，其中第一区域Ζ3和第二区域Ζ4通过例如STI类型的绝缘区域RIS被隔离。可以再次看到，半导体膜3位于本身存在于载体衬底I顶部的掩埋绝缘层2(B0X)上，该载体衬底可以例如是半导体阱。
[0033]这里的半导体膜3通常由例如PADOX类型的保护层6覆盖，并且部分地被该PADOX层6消耗。因此，半导体膜3的厚度因此在整个半导体膜3上被一致地减少。
[0034]如图8所示，随后通过常规的光刻法(蚀刻掩模和适当的湿蚀刻)，第二区域Z4中的半导体膜3的顶部的保护层6被消除。
[0035]可以在图9中图示的步骤中提供在第二区域Z4中的半导体膜3上的本身常规和已知的硅或硅锗或硅合金类型的外延步骤，以便于在第二区域Z4中形成具有大于第一区域Z3中的厚度E3的厚度E4的半导体膜3。
[0036]随后在半导体膜3上执行蚀刻步骤，以移除第一区域Z3中位于具有薄的厚度E3的半导体膜3顶部的层6的其余部分(图10)。
[0037]由此获得了SOI类型的衬底S2，其半导体膜3在各区域Z3和Z4中具有不同的厚度E3和E4。
[0038]然后，以与已经参考图6描述的类似的方式，例如在第一区域Z3中的薄膜C3上形成包括薄栅极电介质0X3的晶体管T3和在第二区域Z4中的导电沟道C4上形成包括厚栅极电介质0X4的晶体管T4(图11)。
[0039]因此，通过两个变体，可以形成集成电路，该集成电路包括绝缘体上硅类型的所述衬底SI或S2、至少第一晶体管Τ2或Τ3和至少第二晶体管Tl或Τ4，第一晶体管Τ2或Τ3具有在其中半导体膜具有第一厚度的膜的区域Ζ2或Ζ3中具有第一厚度的电介质的栅极电介质，第二晶体管Tl或Τ4具有在其中半导体膜具有大于第一厚度的膜的第二厚度的膜的另一区域Zl或Ζ4中具有比第一厚度的电介质更厚的第二厚度的电介质的栅极电介质。
[0040]本实用新型不限于刚被描述的实施例及其实现方式，但其包含在本实用新型范围内的所有变体。
[0041]因此，可能能够在同一衬底上形成多于两个厚度的半导体膜3。
【主权项】
1.一种绝缘体上硅类型的衬底，其特征在于，包括: 半导体膜，在不同衬底区域中具有不同厚度并且存在于本身位于相同载体衬底顶部的相同掩埋绝缘层上。2.根据权利要求1所述的衬底，其特征在于，所述衬底具有完全耗尽的绝缘体上硅类型。3.根据权利要求2所述的衬底，其特征在于，进一步在所述不同衬底区域之间包括绝缘结构。4.一种集成电路，其特征在于，包括: 绝缘体上硅类型的衬底，包括在不同衬底区域中具有不同厚度并且存在于本身位于相同载体衬底的顶部的相同掩埋绝缘层上的半导体膜； 具有第一栅极电介质的第一晶体管，所述第一栅极电介质在第一衬底区域中具有第一厚度，在所述第一衬底区域中所述半导体膜具有第一厚度；以及 具有第二栅极电介质的第二晶体管，所述第二栅极电介质在第二衬底区域中具有第二厚度，在所述第二衬底区域中所述半导体膜具有第二厚度， 其中所述第二栅极电介质的所述第二厚度比所述第一栅极电介质的所述第一厚度厚，并且 其中所述半导体膜的所述第二厚度比所述半导体膜的所述第一厚度厚。5.根据权利要求4所述的集成电路，其特征在于，所述衬底具有完全耗尽的绝缘体上硅类型。6.根据权利要求4所述的集成电路，其特征在于，进一步在所述第一衬底区域和所述第二衬底区域之间包括绝缘结构。
【专利摘要】提供了一种绝缘体上硅类型的衬底和集成电路。该绝缘体上硅类型的衬底，包括半导体膜，该半导体膜在不同衬底区域中具有不同厚度并且存在于本身位于相同载体衬底顶部的相同掩埋绝缘层上。
【IPC分类】H01L27/12
【公开号】CN205177842
【申请号】CN201520964778
【发明人】D·佩蒂特, F·蒙塞尤尔, X·费德斯佩尔, G·比达尔
【申请人】意法半导体(克洛尔2)公司, 意法半导体有限公司
【公开日】2016年4月20日
【申请日】2015年11月26日