半导体装置的制造方法
【技术领域】
[0001]本实用新型涉及在形成有功能元件的半导体基板上具备再布线层的半导体装置。
【背景技术】
[0002]作为一种半导体装置存在ESD (静电放电Electro-Static-Discharge)保护器件。ESD保护器件保护半导体IC等远离静电放电等的浪涌。在以移动体通信终端、数码相机、笔记本电脑为首的各种电子设备中，具备构成逻辑电路或者存储器电路等的半导体集成电路。这种半导体集成电路由于是由形成于半导体基板上的微细布线图案构成的低电压驱动电路，所以一般相对于由于静电放电等引起的浪涌较脆弱。因此，为了保护这种半导体集成电路远离浪涌，而使用ESD保护器件。
[0003]在专利文献I中，公开有在构成ESD保护电路的Si基板的表面形成有包含环氧树脂的再布线层的ESD保护器件。在再布线层的树脂层，形成有与Si基板导通的布线电极。该专利文献I是CSP(芯片尺寸封装:Chip Size Package)型器件，实现了小型化。
[0004]专利文献1:国际公开2012/023394号小册子
[0005]然而，在专利文献I中，在制造时，有时在再布线层中的布线电极与树脂层之间产生间隙，从而存在水分等杂质从该间隙侵入，布线电极氧化或者腐蚀的担忧。在该情况下，由于该腐蚀，布线电极的电阻值增大，从而存在无法降低静电放电时的钳位电压的问题。
【实用新型内容】
[0006]因此，本实用新型的目的在于提供避免由于布线电极的氧化或者腐蚀引起的布线电极的电阻值增大的半导体装置。
[0007]本实用新型的半导体装置焊接安装于基板，所述半导体装置的特征在于，具备:半导体基板，其形成有功能元件；金属膜，其形成于所述半导体基板的所述功能元件形成面，并与所述功能元件连接;绝缘层，其形成于所述半导体基板的所述功能元件形成面;布线电极，其以与所述半导体基板的所述功能元件形成面对置的方式形成于所述绝缘层，并与所述金属膜导通;外部电极，其形成于所述布线电极上的一部分，并焊接于所述基板；以及绝缘树脂层，其形成在俯视下使所述外部电极的比周缘部更靠内侧的一部分露出的开口，所述绝缘树脂层形成于所述绝缘层。
[0008]在该结构中，至少在外部电极周缘部与树脂层之间不会产生间隙。假设即便在外部电极的侧面形成有间隙，也通过在外部电极周缘部形成有树脂层(抗蚀剂)，而能够防止水分等杂质从间隙侵入，从而能够防止电极氧化或者腐蚀之类的问题。其结果是，由于能够防止布线电极的电阻值的增加，所以能够避免布线电极处的损失的增大。另外，例如虽有在基板上焊接安装半导体装置时，由于基板的挠曲、或者向基板的冲击等，而向外部电极产生负载，由于该负载，而外部电极的缘部翻起的担忧，但通过利用树脂层覆盖布线电极的周缘部，能够防止该翻起，从而能够进一步避免在外部电极与树脂层之间产生间隙的情况。
[0009]优选构成为所述布线电极在除形成有所述外部电极的部分以外的表层具有Ti膜，主要材料为Cu，所述外部电极是针对所述布线电极镀敷形成的膜。
[0010]在该结构中，通过形成Ti膜而提高绝缘树脂层与布线电极的接合强度。另外，通过在除形成有外部电极的部分以外的表层具有Ti膜而能够不形成抗蚀剂膜而选择性地镀敷外部电极，因此制造变得容易。
[0011]优选所述功能元件是ESD保护电路，所述布线电极是ESD电流的电流路。
[0012]在该结构中，由于能够防止作为ESD电流的电流路的布线电极的电阻值的增加，所以能够降低静电放电时的钳位电压。
[0013]根据本实用新型，由于在外部电极与树脂层之间不会产生间隙，所以能够防止水分等杂质侵入该间隙，从而能够防止电极氧化或者腐蚀之类的问题。其结果是，由于能够防止布线电极的电阻值的增加，所以能够避免布线电极处的损失的增大。
【附图说明】
[0014]图1是实施方式的ESD保护器件的正面剖视图。
[0015]图2是ESD保护器件的各层的俯视图。
[0016]图3是表示形成于Si基板的ESD保护电路的平面结构的图。
[0017]图4是ESD保护电路的电路图。
[0018]图5是实施方式的ESD保护器件I的主要部分剖视图。
[0019]图6A是表示实施方式的ESD保护器件的连接例的图。
[0020]图6B是表示实施方式的ESD保护器件的连接例的图。
[0021]图7是用于对实施方式的ESD保护器件的动作原理进行说明的图。
[0022]图8是用于对实施方式的ESD保护器件的动作原理进行说明的图。
[0023]图9是表示ESD保护器件的制造工序的图。
[0024]图1OA是表不使外部电极的一部分露出的开口的其他例子的图。
[0025]图1OB是表不使外部电极的一部分露出的开口的其他例子的图。
[0026]图1OC是表不使外部电极的一部分露出的开口的其他例子的图。
【具体实施方式】
[0027]以下，举ESD保护器件为例对本实用新型的半导体装置进行说明。
[0028]图1是本实施方式的ESD保护器件I的正面剖视图。图2是ESD保护器件I的各层的俯视图。ESD保护器件I是CSP型器件，在由包括二极管以及齐纳二极管的ESD保护电路1A构成的Si基板10，形成有包括多个树脂层等的再布线层20 基板10相当于本实用新型的半导体基板，但本实用新型的半导体基板并不限定于Si基板，也可以是GaAs基板等。
[0029]图3是表示形成于Si基板10的ESD保护电路1A的平面结构的图，图4是ESD保护电路1A的电路图。图5是本实施方式的ESD保护器件I的主要部分剖视图。
[0030]该ESD保护器件I在p+的Si基板10的表面设置有形成多个元件的元件形成层10L，并从元件形成层1L的表面向半导体基板10内部形成有比元件形成层1L更深的多个元件分离区域110。所述元件分离区域110是在沟槽的内表面形成有氧化Si膜(S1x)，并在内部填充有多晶硅的沟槽分离部。由元件分离区域110分离的两个元件(夹设元件分离区域110的两个元件)在元件形成层1L的表面具备与半导体基板10的类型(P+)为相反类型的η外延层。由此，在Si基板10的表面以及厚度方向，形成有二极管Dla、Dlb、D3a、D3b、D2、D4以及齐纳二极管。而且，在Si基板10的表层设置有Al电极10B、A1焊盘(以下，称为焊盘。)P1、P2，所述各元件形成图4所示的电路。应予说明，在图4中将二极管Dla、Dlb表示为一个二极管Dl，将二极管D3a、D3b表示为一个二极管D3。
[0031]所形成的二极管D1、D2以正反方向一致的方式串联连接，二极管D3、D4以正反方向一致的方式串联连接。另外，串联连接的二极管Dl、D2以及二极管D3、D4分别以正反方向一致的方式相对于齐纳二极管Dz并联连接。并且，在二极管D1、D4的形成位置之间以及二极管D2、D3的形成位置之间夹设有齐纳二极管Dz。所形成的二极管Dla、Dlb与二极管D2的连接点成为ESD保护电路1A的第I输入输出端，并与形成于Si基板10的焊盘Pl连接。另外，所形成的二极管D3a、D3b与二极管D4的连接点成为ESD保护电路1A的第2输入输出端，并与形成于Si基板10的Al焊盘(以下，称为焊盘。)P2连接。焊盘Pl、P2相当于本实用新型的金属膜。
[0032]形成于Si基板10的表层的再布线层20包括:以覆盖焊盘P1、P2的周缘部的一部分的方式形成于Si基板10的表面(功能元件形成面)的SiN(或者S12)保护膜21;和覆盖SiN保护膜21以及焊盘P1、P2的树脂层22Α?Ν保护膜21通过溅镀而形成，树脂层22通过环氧类(或者聚酰亚胺系)阻焊膜的旋涂而形成。在树脂层22形成有使焊盘Ρ1、Ρ2的一部分露出的开口(接触孔)22Α、22Β(参照图2)。
[0033]在该开口 22Α、22Β以及该开口 22Α、22Β的周缘区域形成有Ti/Cu/Ti电极21Α、21Β。在图1中仅图示了 Ti/Cu/Ti电极21Β，但Ti/Cu/Ti电极21Β