半导体装置及安装构造
【技术领域】
[0001]本实用新型涉及在形成有功能元件的半导体基板上具备再布线层的半导体装置。
【背景技术】
[0002]作为半导体装置之一有ESD(Electro-Static-Discharge:静电放电)保护器件。ESD保护器件从静电放电等的浪涌来保护半导体IC等。在以移动体通信终端、数码相机、笔记本型PC为代表的各种电子设备中具备构成逻辑电路或者存储电路等的半导体集成电路。由于这样的半导体集成电路是由形成在半导体基板上的细微布线图案构成的低电压驱动电路，所以一般面对由静电放电等引起的浪涌很脆弱。因此，为了从浪涌来保护这样的半导体集成电路，使用ESD保护器件。
[0003]在专利文献I中公开有在构成了ESD保护电路的Si基板的表面形成包括环氧树脂的再布线层而成的ESD保护器件。在再布线层的树脂层形成有与Si基板导通的布线电极。该专利文献I是CSP(Chip Size Package:芯片尺寸封装)类型的器件，实现小型化。
[0004]专利文献1:国际公开2012/023394号小册子
[0005]在专利文献I那样的CSP类型的器件的情况下，为了器件的薄膜化，需要使布线电极以及层间连接导体较薄。然而，在这样的情况下，存在布线电极或者层间连接导体的一部分断裂的可能性。尤其由于布线电极以及层间连接导体的接合部分不连续，所以存在该接合部分的电极的厚度变薄，在接合部分断线的可能性。一般而言，再布线层的布线电极等被绝缘层(树脂层)覆盖。因此，即使布线电极或者层间连接导体断线，从外观也难以确认。这样的问题在专利文献I中不能够得到解决。
【发明内容】
[0006]因此，本发明的目的在于提供一种能够从外观确认布线电极或者层间连接导体的断裂的半导体装置。
[0007]本发明所涉及的半导体装置的特征在于，具备:半导体基板，在其上形成有功能元件;金属膜，其形成于上述半导体基板的上述功能元件形成面，并与上述功能元件导通;第一绝缘层，其形成于上述半导体基板的上述功能元件形成面;层间连接导体，其被设置于形成在上述金属膜所处的上述第一绝缘层的部分的接触孔，并与上述金属膜导通;布线电极，其以与上述半导体基板的上述功能元件形成面对置的方式形成于上述第一绝缘层，并与上述层间连接导体导通；外部电极，其在俯视时与上述层间连接导体不同的位置形成于上述布线电极上的一部分；以及第二绝缘层，在其上形成俯视时使上述外部电极的一部分露出的开口，其形成在上述第一绝缘层上，上述布线电极与上述层间连接导体的外周部连接，上述第二绝缘层是透光性树脂。
[0008]在该结构中，由于覆盖布线电极和层间连接导体的第二绝缘层是透光性树脂，所以能够从外部(第二绝缘层的上部)确认布线电极、层间连接导体、或者它们的接合部分。由此，能够确认半导体装置的电连接部的断线的有无，能够光学性地判定该半导体装置是否不良。
[0009]优选上述第二绝缘层是感光性树脂。
[0010]在该结构中，能够形成高精度的图案。
[0011 ]优选上述功能元件包括二极管。
[0012]在该结构中，能够可靠地利用二极管的功能。
[00?3 ]优选上述功能元件是ESD保护电路，上述布线电极是ESD电流的电流通路。
[0014]在该结构中，通过使成为ESD电流的电流路径的布线电极以及层间连接导体的一部分或者全部的断线容易确认，能够避免静电放电时的钳位电压升高，能够作为ESD保护元件可靠地发挥功能。
[0015]优选上述第一绝缘层是透光性绝缘层。
[0016]在该结构中，在制造工序时容易确认被形成第一绝缘层的半导体基板、或者形成于该半导体基板的金属膜的断裂(破损)。
[0017]优选在上述半导体基板的上述功能元件形成面的相反面也具备树脂层。
[0018]在该结构中，能够抑制由第一以及第二绝缘层与半导体基板的热膨胀系数的差异引起的半导体基板的弯曲。
[0019]根据本发明，能够从外部(第二绝缘层的上部)确认布线电极、层间连接导体、或者它们的接合部分。由此，能够确认半导体装置的电连接部的断线的有无，能够光学性地判定该半导体装置是否不良。
【附图说明】
[0020]图1是实施方式所涉及的ESD保护器件的正面剖视图
[0021]图2是ESD保护器件的各层的俯视图
[0022]图3是表示形成于Si基板的ESD保护电路的平面结构的图
[0023]图4是ESD保护电路的电路图
[0024]图5A是表示有布线电极与层间连接导体的接合部分的断线的情况的图
[0025]图5B是表示没有布线电极与层间连接导体的接合部分的断线的情况的图
[0026]图6A是表示实施方式所涉及的ESD保护器件的连接例的图
[0027]图6B是表示实施方式所涉及的ESD保护器件的连接例的图
[0028]图7是用于说明实施方式所涉及的ESD保护器件的动作原理的图
[0029]图8是用于说明实施方式所涉及的ESD保护器件的动作原理的图[0030 ]图9是表示ESD保护器件的制造工序的图
[0031]图10是表示实施方式所涉及的ESD保护器件的安装方式的图
[0032]图11是安装ESD保护器件的基板的俯视图
[0033]图12是安装ESD保护器件的基板的其它例子的俯视图
[0034]图13是表示安装ESD保护器件的其它基板的例子的图
【具体实施方式】
[0035]以下，以ESD保护器件为例对本发明所涉及的半导体装置进行说明。
[0036]图1是本实施方式所涉及的ESD保护器件I的正面剖视图。图2是ESD保护器件I的各层的俯视图。ESD保护器件I是CSP类型的器件，在构成了包括二极管以及齐纳二极管的ESD保护电路1A的Si基板10上形成有包括多层树脂层等的再布线层20 基板10相当于本发明所涉及的半导体基板，但本发明所涉及的半导体基板并不局限于Si基板，也可以是GaAs基板等。
[0037]图3是表示形成于Si基板10的ESD保护电路1A的平面结构的图，图4是ESD保护电路1A的电路图。
[0038]Si基板10是p+型基板，在其表面形成有η型外延层，在该外延层内形成有η讲、P讲。在η阱、P阱进一步形成有P型扩散层、η型扩散层。而且，由ρ+型基板、阱以及扩散层形成二极管以及齐纳二极管。
[0039]在本实施方式中，在Si基板10的表面形成有二极管Dla、Dlb、D3a、D3b。而且，在Si基板10的厚度方向形成有二极管D2、D4以及齐纳二极管。这些各元件形成图4所示的电路。应予说明，在图4中，将二极管Dla、Dlb作为一个二极管Dl，将二极管D3a、D3b作为一个二极管D3。
[0040]形成的二极管Dl、D2正向一致地串联连接，二极管D3、D4正向一致地串联连接。另夕卜，串联连接的二极管Dl、D2以及二极管D3、D4分别正向一致地与齐纳二极管Dz并联连接。并且，齐纳二极管Dz介于二极管Dl、D4的形成位置之间以及二极管D2、D3的形成位置之间。形成的二极管Dla、Dlb与二极管D2的连接点成为ESD保护电路1A的第一输入输出端，与形成于Si基板10的Al焊盘(以下称为焊盘。)Pl连接。另外，形成的二极管D3a、D3b与二极管D4的连接点成为ESD保护电路1A的第二输入输出端，与形成于Si基板10的Al焊盘(以下称为焊盘。)P2连接。焊盘Pl、P2相当于本发明所涉及的金属膜。
[0041]形成于Si基板10的表层的再布线层20包括以覆盖焊盘Pl、P2的周边部的一部分的方式形成于Si基板10的表面(功能元件形成面)的SiN或者S12等保护膜21、以及覆盖保护膜21以及焊盘P1、P2的树脂层22。保护膜21通过溅射而形成，树脂层22通过环氧类(或者聚酰亚胺类)阻焊剂(solder resist)的旋涂而形成。在树脂层22形成有使焊盘Pl、P2的一部分露出的开口(接触孔)22A、22B(参照图2)。该树脂层22是透光性的绝缘层，但如下述那样，为了抑