集成电路晶体管器件和集成电路的制作方法
【技术领域】
[0001]本实用新型涉及集成电路并且具体地涉及使用具有竖直结的鳍制造的结型场效应晶体管(JFET)器件。
【背景技术】
[0002]现有技术教导了利用一个或多个结型场效应晶体管(JFET)器件形成集成电路。该JFET器件包括在栅极导体下方形成的结。由充当栅极的结施加场，而不是如常规的MOSFET型器件那样使用绝缘栅极。电流在位于栅极下方的掺杂半导体区中的栅极区和漏极区之间流动。通过将电压施加到栅极导体，耗尽电荷的区在掺杂半导体区中形成，以夹断导电路径并限制电流的流动。由于缺乏可用的移动电荷，耗尽区表现为绝缘结构。
[0003]常规的JFET器件针对在模拟设计中的使用是有吸引力的电路。该器件容易形成和操作。然而，这样的JFET器件受制于难以控制短沟道效应这一显著的缺点。此外，JFET器件的典型制造与主流CMOS制造技术不相容。因此在本领域中需要解决前述和其他问题以提供配置和操作改善的JFET器件，其中，该器件的制造与CMOS技术兼容。
【实用新型内容】
[0004]根据本申请实施例的一个方面，提供一种集成电路晶体管器件，其特征在于，包括:半导体衬底;在所述半导体衬底之内的掺杂有第一导电类型掺杂物的区；半导体材料鳍，所述半导体材料鳍具有与在所述半导体衬底之内的所述区接触的第一端并且具有第二端并且具有在所述第一端和所述第二端之间的多个侧壁，所述鳍掺杂有所述第一导电类型掺杂物;与所述半导体材料鳍的所述第二端接触的第一外延区，所述第一外延区掺杂有所述第一导电类型掺杂物；以及与所述半导体材料鳍的多个侧壁接触的第二外延区，所述第二外延区掺杂有第二导电类型掺杂物。
[0005]在一个实施例中，所述第一导电类型掺杂物为η型并且所述第二导电类型掺杂物为P型。
[0006]在一个实施例中，所述第一导电类型掺杂物为P型并且所述第二导电类型掺杂物为η型。
[0007]在一个实施例中，在所述半导体衬底之内的所述区的掺杂浓度超过了所述半导体材料鳍的掺杂浓度。
[0008]在一个实施例中，所述第二外延区的掺杂浓度超过了所述半导体材料鳍的掺杂浓度。
[0009]在一个实施例中，集成电路晶体管器件进一步包括在所述半导体衬底之内的所述区顶部的绝缘材料层，所述绝缘材料层将多个相邻的鳍的底部部分彼此隔离开。
[0010]在一个实施例中，所述集成电路晶体管器件是结型场效应晶体管器件，其中所述第二外延区包括栅极结构，在所述半导体衬底之内的所述区包括源极区并且所述第一外延区包括漏极区。
[0011]在一个实施例中，所述第一外延区由选自由以下各项组成的组的第一半导体材料形成:硅、硅锗和碳化硅。
[0012]在一个实施例中，所述第二外延区由选自由以下各项组成的组的第二半导体材料形成:硅、硅锗和碳化硅。
[0013]根据本申请实施例的另一方面，提供一种集成电路，其特征在于，包括:半导体衬底;在所述半导体衬底之内的掺杂有第一导电类型掺杂物的第一区；在所述半导体衬底之内的掺杂有第二导电类型掺杂物的第二区；第一半导体材料鳍，所述第一半导体材料鳍具有与在所述半导体衬底之内的所述第一区接触的第一端并且具有第二端并且具有在所述第一端和所述第二端之间的多个侧壁，所述鳍掺杂有所述第一导电类型掺杂物;第二半导体材料鳍，所述第二半导体材料鳍具有与在所述半导体衬底之内的所述第二区接触的第一端并且具有第二端并且具有在所述第一端和所述第二端之间的多个侧壁，所述鳍掺杂有所述第二导电类型掺杂物;与所述第一半导体材料鳍的所述第二端接触的第一外延区，所述第一外延区掺杂有所述第一导电类型掺杂物;与所述第二半导体材料鳍的所述第二端接触的第二外延区，所述第二外延区掺杂有所述第二导电类型掺杂物；与所述第一半导体材料鳍的多个侧壁接触的第三外延区，所述第三外延区掺杂有所述第二导电类型掺杂物；以及与所述第二半导体材料鳍的多个侧壁接触的第四外延区，所述第四外延区掺杂有所述第一导电类型掺杂物。
[0014]在一个实施例中，所述第一区、所述第一鳍、所述第一外延区和所述第三外延区形成第一极性型的第一竖直结型场效应晶体管，并且其中，所述第二区、所述第二鳍、所述第二外延区和所述第四外延区形成与所述第一极性型互补的第二极性型的第二竖直结型场效应晶体管。
[0015]在一个实施例中，在所述半导体衬底之内的所述第一区的掺杂浓度超过了所述第一半导体材料鳍的掺杂浓度，并且在所述半导体衬底之内的所述第二区的掺杂浓度超过了所述第二半导体材料鳍的掺杂浓度。
[0016]在一个实施例中，所述第一外延区的掺杂浓度超过了所述第一半导体材料鳍的掺杂浓度，并且所述第二外延区的掺杂浓度超过了所述第二半导体材料鳍的掺杂浓度。
[0017]在一个实施例中，所述第一、第二、第三和第四外延区各自由选自由以下各项组成的组的半导体材料形成:娃、娃锗和碳化娃。
[0018]根据本申请的方案，可以提供配置和操作改善的集成电路晶体管器件和集成电路。
【附图说明】
[0019]为了更好地理解实施例，现在将仅以示例方式参考附图，在附图中:
[0020]图1至图15C展示了形成竖直结型鳍式FET器件并且具体地在CMOS实现方式中的多个此类器件的多个工艺步骤。
【具体实施方式】
[0021]现在参考图1至图15C，其展示了形成竖直结型鳍式FET器件的工艺步骤。将理解的是，这些附图无需示出按比例绘制的特征。
[0022]图1示出了常规的体半导体衬底10，该体半导体衬底包括被保留以形成第一极性(η沟道)器件(NFET)的区域12和被保留以形成相反的第二极性(P沟道)器件(PFET)的区域
14。例如，使用化学气相沉积(CVD)工艺在衬底10上沉积具有例如大约3nm厚度的二氧化硅(S12)层16。使用本领域的技术人员熟知的光刻技术，利用注入掩模封堵区域14并且在区域12中注入η型掺杂物(如，例如，砷或磷)以限定η型区18。此注入可以例如提供具有I X1018at/cm3至5X1018at/cm3的掺杂浓度的区18。使用本领域的技术人员熟知的光刻技术，利用注入掩模封堵区域12并且在区域14中注入P型掺杂物(如，例如，硼)以限定P型区20。此注入可以例如提供具有I X 1018at/cm3至5X 1018at/cm3的掺杂浓度的区20。区18和区20具有例如50-80nm的深度。
[0023]图2示出了在二氧化硅层16之上沉积氮化硅(SiN)层22。例如，可以使用化学气相沉积(CVD)工艺进行此沉积以提供具有30-50nm厚度的层22。此氮化硅层22形成硬掩模。
[0024]在本领域中已知的光刻工艺然后被用于从区18和区20的掺杂材料限定多个鳍40。对该硬掩模进行图案化，以在这些鳍40的期望位置处留下掩模材料24。然后穿过该掩模执行蚀刻操作，以在衬底10的区18和区20中在每个鳍40的每一侧上开出多个孔42。该蚀刻工艺的结果被展示在图3中，其中，每个鳍40具有在衬底处的第一端以及远端第二端。每个鳍40可以具有50nm至80nm的高度(h)。在优选实施例中，限定了这些鳍40的蚀刻延伸至区18和区20的全深度。在区域12和区域14的每个区中，这些鳍40可以具有6至15nm的宽度(w)和20nm至50nm的间距(P)。
[0025]接下来，封堵区域14(参考号50)并且在衬底10的区域12中注入(52)n型掺杂物(如，例如，砷或磷)以限定与在区域12中的这些鳍40的第一端接触的η型源极区54。此注入52可以例如提供具有I X 102()at/cm3至5 X 102()at/cm3的掺杂浓度的源极区54，其超过了位于源极区54上方的这些鳍40中的每一个鳍中的掺杂浓度。结果在图4中示出。该遮蔽掩模(参考号50)然后被去除。
[0026]接着，封堵区域12(参考号60)并且在衬底10的区域14中注入(62)p型掺杂物(如，例如，硼)以限定与在区域14中的这些鳍40的第一端接触的P型源极区64。此注入62可以例如提供具有lX102Qat/cm3至5X102Qat/cm3的掺杂浓度的源极区64，其超过了位于源极区64之上的这些鳍40中的每一个鳍中的掺杂浓度。结果在图5中示出。该遮蔽掩模(参考号60)然后被去除。
[0027]然后在衬底10中形成浅沟槽隔离(STI)结构70，以将区域12和区域14分离开。STI结构70可以例如包括填充了在衬底1中形成的沟槽的二氧化硅材料。此绝缘材料进一步以层72覆盖了源极区54和64，以局部地将这些鳍40的底部部分彼此绝缘。局部绝缘层72可以例如具有20nm至30nm的厚度(因此，使每个鳍40的大约35nm至50nm被暴露KSTI结构70可以具有大约200nm的深度。
[0028]然后沉积氮化硅内衬80，以覆盖这些鳍40。例如，可以使用原子层沉积(ALD)工艺进行该沉积O内衬80可以例如具有2nm至6nm的厚度。结果在图7中示出。
[0029]接着，封堵区域14(参考号90)，在区域12中将内衬80从这些鳍40处去除(使用任何合适的湿法蚀刻或干法蚀刻技术)以暴露这些鳍40的这些侧壁，并且执行在本领域中已知的外延生长工艺以从并且接触每个鳍40的这些暴露的侧壁表面而生长硅或硅锗(SiGe)栅极结构92。因为在区域12中的这些鳍40是η型的，这些外延地生长