具有防静电保护结构的低压mosfet器件的制作方法
【技术领域】
[0001]本实用新型涉及一种MOSFET器件及其制造方法，尤其是一种具有防静电保护结构的低压MOSFET器件，属于半导体MOSFET器件的技术领域。
【背景技术】
[0002]功率MOSFET器件在封装、包装、运输、装配及使用过程中容易出现静电释放(Electro-Static discharge)现象，静电会使得栅源间绝缘介质被击穿，从而导致器件失效。为追求更高的成品率、器件可靠性，越来越多MOSFET要求带有ESD保护设计。
[0003]现有工艺设计中普遍设计方法是在栅极和源极间并联接入多晶硅二极管组，当有静电发生时，二极管组能够先于栅极氧化层被击穿，瞬间泄放电压电流，从而保护MOSFET不被损坏。
[0004]普通带ESD保护结构的VDM0SFET的设计要有场氧结构，场氧层厚度一般是6000A-1ooooA之间，具体根据器件性能和工艺水平而定，场氧发挥两个作用，一是作为终端耐压结构使用，二是充当多晶硅二极管组结构的绝缘垫层，在设计制造中，场氧层需要I块光刻版，即会导致工艺流程和生产成本都随之增加，同时终端场板设计结构也占用了元胞区使用面积，器件综合性能得不到提高，尤其是低压MOSFET的特征电阻得不到优化。
【发明内容】
[0005]本实用新型的目的是克服现有技术中存在的不足，提供一种具有防静电保护结构的低压MOSFET器件，其结构紧凑，与现有工艺步骤兼容，提高具有ESD保护的器件耐压，有效降低特征电阻以及降低制造成本，安全可靠。
[0006]按照本实用新型提供的技术方案，所述具有静电保护结构的低压MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板上的元胞区以及终端保护区，所述元胞区位于半导体基板的中心区，终端保护区位于元胞区的外圈并环绕包围所述元胞区；所述终端保护区包括紧邻元胞区的静电保护区；在所述MOSFET器件的截面上，所述半导体基板包括位于上方的第一导电类型漂移区以及位于下方的第一导电类型衬底，所述第一导电类型衬底邻接第一导电类型漂移区，第一导电类型漂移区的上表面形成半导体基板的第一主面，第一导电类型衬底的下表面形成半导体基板的第二主面;其创新在于:
[0007]在所述MOSFET器件的截面上，所述静电保护区包括位于第一导电类型漂移区内上部的第二导电类型阱区以及位于所述第二导电类型阱区上方的绝缘支撑层，所述第二导电类型阱区贯穿终端保护区，绝缘支撑层位于半导体基板的第一主面上并与所述第二导电类型阱区相接触;在所述绝缘支撑层上设有多晶硅二极管组，所述多晶硅二极管组包括第一二极管以及第二二极管，所述第一二极管的阴极端与第二二极管的阴极端连接，第一二极管的阳极端与上方的栅极金属欧姆接触，第二二极管的阳极端与上方的源极金属欧姆接触。
[0008]所述终端保护区还包括分压保护区以及截止保护区，所述截止保护区位于终端保护区的外圈，分压保护区位于静电保护区与截止保护区之间；
[0009]在所述MOSFET器件的截面上，所述分压保护区内包括至少一个分压环，所述分压环采用沟槽结构，所述分压沟槽位于第二导电类型阱区，分压沟槽的深度伸入第二导电类型阱区下方的第一导电类型漂移区内；所述分压沟槽的侧壁以及底壁生长有分压沟槽绝缘栅氧化层，在生长有分压沟槽绝缘栅氧化层的分压沟槽内填充有分压沟槽导电多晶硅，所述分压沟槽的槽口由绝缘介质层覆盖，所述绝缘介质层位于半导体基板的第一主面上。
[0010]在所述MOSFET器件的截面上，所述截止保护区采用沟槽结构，所述截止沟槽位于第二导电类型阱区，截止沟槽的深度伸入第二导电类型阱区下方的第一导电类型漂移区内；所述截止沟槽的侧壁及底壁生长有截止沟槽绝缘栅氧化层，在生长有截止沟槽绝缘栅氧化层的截止沟槽内填充有截止沟槽导电多晶硅;截止沟槽邻近分压沟槽外侧壁的上方设有第一导电类型截止有源区，绝缘介质层覆盖在与所述截止保护区对应半导体基板的第一主面上;第一导电类型截止有源区上方设有截止金属，所述截止金属穿过绝缘介质层后与第一导电类型截止有源区以及截止沟槽导电多晶硅欧姆接触。
[0011]在所述MOSFET器件的截面上，元胞区包括若干规则排布且相互平行分布的有源元胞，所述有源元胞采用沟槽结构，所述元胞沟槽从半导体基板的第一主面垂直向下延伸，元胞沟槽的槽底穿过第二导电类型阱区后伸入第一导电类型漂移区，第二导电类型阱区贯穿元胞区；在所述元胞沟槽的侧壁及底壁生长有元胞沟槽绝缘栅氧化层，在所述生长有元胞沟槽绝缘栅氧化层的元胞沟槽内填充有元胞沟槽导电多晶娃，在相邻元胞沟槽间相对应外侧壁上方设有第一导电类型元胞有源区，所述第一导电类型元胞有源区、相邻元胞沟槽间的第二导电类型阱区与半导体基板第一主面上方的源极金属欧姆接触，所述源极金属通过半导体基板第一主面上的绝缘介质层与元胞沟槽导电多晶硅绝缘隔离。
[0012]一种具有静电保护结构的低压MOSFET器件的制造方法，所述低压MOSFET器件的制造方法包括如下步骤:
[0013]a、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括第一导电类型漂移区以及位于所述第一导电类型漂移区下方的第一导电类型衬底；
[0014]b、在上述半导体基板的第一主面上淀积硬掩膜层，选择性地掩蔽和刻蚀所述硬掩膜层，以得到所需贯通硬掩膜层的硬掩膜窗口；
[0015]C、利用上述硬掩膜窗口对半导体基板的第一主面进行刻蚀，以得到所需的元胞沟槽、分压沟槽以及截止沟槽；
[0016]d、去除上述硬掩膜层，并在上述半导体基板的第一主面生成所需的第一氧化层，以得到覆盖元胞沟槽的侧壁及底壁的元胞沟槽绝缘栅氧化层、覆盖分压沟槽的侧壁及底壁的分压沟槽绝缘栅氧化层以及覆盖截止沟槽的侧壁及底壁的截止沟槽绝缘栅氧化层；
[0017]e、在上述半导体基板的第一主面淀积导电多晶硅，所述导电多晶硅覆盖于半导体基板的第一主面并填充于元胞沟槽、分压沟槽以及截止沟槽内，刻蚀去除半导体基板第一主面上的导电多晶硅，以得到位于元胞沟槽内的元胞沟槽导电多晶硅、位于分压沟槽内的分压沟槽导电多晶硅以及位于截止沟槽内的截止沟槽导电多晶硅；
[0018]f、在上述半导体基板的第一主面进行第二导电类型杂质离子注入并退火，以得到位于半导体基板第一导电类型漂移区内的第二导电类型阱区，所述第二导电类型阱区从半导体基板的第一主面垂直向下延伸；
[0019]g、在上述半导体基板的第一主面上淀积第二氧化层，并在所述第二氧化层上淀积静电保护导电多晶硅；
[0020]h、选择性地掩蔽上述静电保护导电多晶硅，以得到静电保护离子注入窗口；利用所述静电保护离子注入窗口进行第二导电类型杂质注入，退火后形成多晶硅二极管组区域；
[0021]1、选择性地掩蔽和刻蚀上述第二氧化层以及静电保护导电多晶硅，去除多晶硅二极管组区域外的第二氧化层以及静电保护导电多晶硅，以得到绝缘支撑层以及位于所述绝缘支撑层上的多晶硅二极管组；
[0022]j、在上述半导体基板的第一主面进行第一导电类型杂质离子注入，以得到所需的第一导电类型元胞有源区以及第一导电类型截止有源区；
[0023]k、在上述半导体基板的第一主面淀积绝缘介质层，所述绝缘介质层覆盖在半导体基板的第一主面上以及多晶硅二极管组上，并在所