一种并联结构的led芯片的制作方法
【专利摘要】本实用新型公开了一种并联结构的LED芯片，包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，外延结构依次包括N型半导体层、发光层及P型半导体层，其特征在于，外延结构之间形成有若干隔离槽，外延结构由隔离槽隔离形成若干隔离区，隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，第二隔离槽位于第一隔离槽围设的区域内，N电极位于第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。本实用新型通过并联结构能够使LED芯片的电流均匀分布，减少了电极及引脚对出光的吸收，增加侧壁的出光，提高了LED芯片的发光亮度。
【专利说明】
一种并联结构的LED芯片
技术领域
[0001]本实用新型涉及半导体发光器件技术领域，尤其涉及一种并联结构的LED芯片。
【背景技术】
[0002]发光二极管(Light-Emitting D1de，LED)是一种能发光的半导体电子元件。这种电子元件早在1962年出现，早期只能发出低亮度的红光，之后发展出其他单色光的版本，时至今日能发出的光已遍及可见光、红外线及紫外线，亮度也提高到相当的亮度。而用途也由初时作为指示灯、显示板等；随着技术的不断进步，发光二极管已被广泛的应用于显示器、装饰和照明。
[0003]LED芯片结构目前分成正装、倒装、垂直三种结构，目前正装结构是使用最多的。对于正装结构的LED芯片，随着LED芯片尺寸变大，为了降低电压提升亮度，现有技术中通常通过电极引脚的增加来实现，但是增加的电极引脚不利于芯片出光，降低了 LED的发光亮度。
[0004]因此，针对上述技术问题，有必要提供一种并联结构的LED芯片。
【实用新型内容】
[0005]本实用新型的目的在于提供一种并联结构的LED芯片，有效提高了LED芯片的发光亮度。
[0006]为了实现上述目的，本实用新型实施例提供的技术方案如下:
[0007]—种并联结构的LED芯片，所述LED芯片包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，所述外延结构依次包括N型半导体层、发光层及P型半导体层，所述外延结构之间形成有若干隔离槽，外延结构由所述隔离槽隔离形成若干隔离区，所述隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，所述第二隔离槽位于第一隔离槽围设的区域内，所述N电极位于所述第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，所述P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。
[0008]作为本实用新型的进一步改进，所述外延结构还包括位于P型半导体层上的透明导电层，所述透明导电层的形状与P型半导体层的形状相同。
[0009]作为本实用新型的进一步改进，所述LED芯片中还包括电流阻挡层，所述电流阻挡层位于第一隔离槽内，且所述P电极全部位于所述电流阻挡层上。
[0010]作为本实用新型的进一步改进，所述LED芯片还包括与所述N电极电性连接的第一焊盘以及与所述P电极电性连接的第二焊盘。
[0011]作为本实用新型的进一步改进，所述LED芯片还包括保护层，所述保护层至少覆盖所述隔离区，所述第一焊盘和第二焊盘位于保护层未覆盖的区域。
[0012]作为本实用新型的进一步改进，所述隔离区呈矩形阵列分布，第一隔离槽位于相邻行隔离区之间及LED芯片外侧区域，第二隔离槽位于相邻列隔离区之间。
[0013]本实用新型的有益效果是:
[0014]本实用新型通过将外延结构隔离呈多个隔离区，实现多个隔离区并联结构的LED芯片，通过并联结构能够使LED芯片的电流均匀分布，减少了电极及引脚对出光的吸收，增加侧壁的出光，提高了 LED芯片的发光亮度。
【附图说明】
[0015]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本实用新型一【具体实施方式】中并联结构LED芯片的平面结构示意图；
[0017]图2为图1中并联结构LED芯片A-A处的剖视结构示意图；
[0018]图3为本实用新型一【具体实施方式】中单颗LED芯片划分为并联结构LED芯片的示意图；
[0019]图4a~4f为本实用新型一【具体实施方式】中并联结构LED芯片的制造方法工艺步骤图。
【具体实施方式】
[0020]为了使本技术领域的人员更好地理解本实用新型中的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
[0021]本实用新型公开了一种并联结构的LED芯片，该LED芯片包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，外延结构依次包括N型半导体层、发光层及P型半导体层，外延结构之间形成有若干隔离槽，外延结构由隔离槽隔离形成若干隔离区，隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，第二隔离槽位于第一隔离槽围设的区域内，N电极位于所述第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。
[0022]参图1、图2所示，本实用新型的一【具体实施方式】中并联结构的LED芯片100依次包括:
[0023]衬底10，衬底可以是蓝宝石、S1、SiC、GaN、ZnO等；
[0024]N型半导体层20，N型半导体层可以是N型GaN等；
[0025]发光层30，发光层可以是GaN、InGaN等；
[0026]P型半导体层40，P型半导体层可以是P型GaN等；
[0027]N电极50及P电极60，N电极50设置于N型半导体层20上，且与N型半导体层20电性连接，P电极60与P型半导体层40电性连接。
[0028]本实施方式中外延结构包括N型半导体层20、发光层30及P型半导体层40，外延结构之间形成有若干隔离槽，隔离槽将外延结构隔离形成若干隔离区，优选地，本实施方式中以三行两列共6个隔离区101、102、103、104、105和106为例进行说明。
[0029]其中，隔离槽包括刻蚀至衬底10的第一隔离槽91及刻蚀至N型半导体层20的第二隔离槽92，如本实施例中，第一隔离槽91形成于外延结构的外侧三个边框以及相邻行的隔离区之间，第二隔离槽92形成于相邻列的隔离区之间，且第二隔离槽92位于第一隔离槽91围设的区域内，第一隔离槽91和第二隔离槽92将外延结构分隔成6个隔离区101、102、103、104、105和106。
[0030]优选地，本实施方式中上面4个隔离区101、102、103、104完全隔离，仅下方的N型半导体层在第二隔离槽92内未隔离，而下方的两个隔离区105和106为部分隔离，在其他实施方式中也可以采用其他完全隔离或部分隔离的方式，此处不再详细进行说明。
[0031]进一步地，在本实施方式中P型半导体层40上还设有透明导电层70，透明导电层的形状与P性半导体层40的形状完全相同，也被隔离槽隔离分别位于各个隔离区中。本实施方式中的透明导电70为ITO透明导电层，在其他实施例中也可以为ZIT0、Z10、G10、ZT0、FT0、AZ0、GZ0、IruSn30i2、NiAu等透明导电层，进一步地，透明导电层可以为一层，也可以为上述透明导电层中两种或两种以上的组合层结构。
[0032]在外延结构的外侧三个边框处的第一隔离槽91中形成有电流阻挡层80，电流阻挡层80由S12等绝缘材料形成，P电极60形成于该电流阻挡层80上方，且P电极60分别与每个隔离区内的透明导电层70电性连接，进而P电极60与P型半导体层40也间接电性连接。通过电流阻挡层80的设置，可以阻挡P电极60下方的电流，提高出光效率。
[0033]同时，在第二隔离槽92中的N型半导体层20上形成有N电极50，由于第二隔离槽92中的N型半导体层20未进行刻蚀，因此该N电极50可以分别与每个隔离区中的N型半导体层20电性连接。
[0034]通过上述结构的设计，每个隔离区中的N型半导体层20均与N电极50电性连接，每个隔离区中的P性半导体层40均与P电极60电性连接，因此，所有隔离区中的外延结构在P电极和N电极之间呈并联结构。
[0035]进一步地，通过在外延结构的上方设置与N电极50电性连接的第一焊盘51以及与P电极60电性连接的第二焊盘61，通过第一焊盘51和第二焊盘61即可将N电极50和P电极60引出，第一焊盘51和第二焊盘61作为整个并联结构LED芯片的引出电极。
[0036]相应地，本实用新型还公开了一种并联结构的LED芯片的制造方法，包括以下步骤:
[0037]提供一衬底，在衬底上外延生长N型半导体层、发光层及P型半导体层，形成外延结构；
[0038]刻蚀外延结构至衬底表面，形成第一隔离槽，第一隔离槽将外延结构隔离形成若干行；
[0039]刻蚀外延结构至N型半导体层，形成第二隔离槽，第二隔离槽将外延结构隔离形成若干列，外延结构由第一隔离槽和第二隔离槽隔离形成若干隔离区；
[0040]在外延结构外侧的第一隔离槽内形成电流阻挡层；
[0041]在第二隔离槽内形成N电极，N电极与每个隔离区内的N型半导体层电性连接；
[0042]在第一隔离槽内电流阻挡层的上方形成P电极，P电极与每个隔离区内P型半导体层电性连接。
[0043]以下结合【具体实施方式】对本实用新型中并联结构的LED芯片的制造方法做进一步说明。
[0044]在本实用新型中，通过对外延结构进行隔离，以能够将单颗LED芯片变为多个外延结构呈并联结构的LED芯片，如图3所示，可将单颗LED芯片变为η行、m列并联结构的LED芯片，芯片在衬底上呈(n，m)矩形阵列分布，为简化LED芯片的制造方法，本实施方式中取n=3，m=2，以3行2列共6个并联结构的LED芯片为例进行说明。
[0045]首先通过MOCVD在蓝宝石衬底上外延生长GaN外延层，形成包括N型半导体层、发光层及P型半导体层的外延结构；
[0046]使用等离子体刻蚀机对GaN外延层进行ICP刻蚀工艺，对图4a中的阴影部分做深刻蚀，刻蚀到蓝宝石衬底，形成第一隔离槽91，第一隔离槽91将外延结构隔离形成若干行。本实施例中的第一隔离槽91覆盖围绕外延结构三侧的侧边、以及若干相互平行且由对应两侧边向中间延伸的部分，同时，在外延结构的中间位置预留有第二焊盘位置；
[0047]再使用等离子体刻蚀机对GaN外延层进行N电极接触区域的刻蚀，即将图4b中的阴影部分刻蚀至N型半导体层，形成第二隔离槽92，第二隔离槽92将外延结构隔离形成若干列，该第二隔离槽92即N电极接触区域。本实施方式中的第二隔离槽92与部分第一隔离槽91垂直交叉设置，外延结构由第一隔离槽91和第二隔离槽92隔离形成若干隔离区。同时，在外延结构上还预留有第一焊盘位置，对该位置与第二隔离槽92进行同步刻蚀；
[0048]然后在部分第一隔离槽91中使用二氧化硅或者氮化硅等材料填充形成电流阻挡层80，参图4c中所示，电流阻挡层80覆盖图4c中的阴影部分，电流阻挡层至少位于外延结构的三个侧边处，且电流阻挡层至少有一处延伸至隔离区，用于承载对应的P电极；
[0049]优选地，本实施方式中在外延结构的发光区上还形成有透明导电层70，如ITO透明导电层，结合图4d通过第一隔离槽91和第二隔离槽92的隔离，外延结构分为矩阵阵列分布的 6 个外隔离区 101、102、103、104、105 和 106;
[0050]最后进行金属电极的制作，在图4e中的阴影位置分别蒸镀金属电极，形成P电极60和N电极50，并在N电极50和P电极60的上方分别形成第一焊盘51和第二焊盘61，用于将对应的电极引出。
[0051 ]具体地，需在第二隔离槽92内形成N电极50，N电极50与每个隔离区内的N型半导体层电性连接;还需在第一隔离槽91内电流阻挡层的上方形成P电极60，P电极60与每个隔离区内P型半导体层电性连接，如此设置即可得到由6个隔离区并联结构的LED芯片，每个隔离区的P性半导体层和N型半导体层分别与P电极和N电极电性连接。最后再在对应区域分别形成第一焊盘和第二焊盘。当然，在其他实施方式中，N电极、P电极以及第一焊盘和第二焊盘也可以在一次蒸镀工艺中同时制备，此处不再详细进行说明。
[0052]优选地，如图4f所示，在制备完N电极50、P电极60、第一焊盘51和第二焊盘61后，还可以在LED芯片的表面制备保护层110，使用二氧化硅或氮化硅或三氧化二铝等透明绝缘材料将LED芯片保护起来，保护层110覆盖除第一焊盘51和第二焊盘61外的全部表面。
[0053]应当理解的是，上述实施方式以3行2列共6个隔离区的(3，2)矩形阵列为例对并联结构的LED芯片进行了详细说明，在其他实施方式中隔离区也可以为其他结构的矩形阵列分布，如3行2列共6个隔离区的(3，2)矩形阵列等，当然，也可以为其他形状的阵列分布，如3行3列共9个隔离区的(3，3)方形阵列、或其他圆形或椭圆形阵列等，此处不再一一举例进行说明。
[0054]无论采用何种阵列，均需用第一隔离槽和第二隔离槽进行隔离，同时，P电极和N电极分别与每个隔离区中的P型半导体层和N型半导体层分别电性连接，以实现各个隔离区的并联结构。
[0055]优选地，第一焊盘和第二焊盘设置于LED芯片的中间位置，以实现LED芯片的均匀发光。
[0056]由以上技术方案可以看出，与现有技术相比，本实用新型通过将外延结构隔离呈多个隔离区，实现多个隔离区并联结构的LED芯片，通过并联结构能够使LED芯片的电流均匀分布，减少了电极及引脚对出光的吸收，增加侧壁的出光，提高了 LED芯片的发光亮度。
[0057]对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0058]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种并联结构的LED芯片，所述LED芯片包括衬底、位于衬底上的外延结构及位于外延结构上的P电极和N电极，所述外延结构依次包括N型半导体层、发光层及P型半导体层，其特征在于，所述外延结构之间形成有若干隔离槽，外延结构由所述隔离槽隔离形成若干隔离区，所述隔离槽包括刻蚀至衬底的第一隔离槽及刻蚀至N型半导体层的第二隔离槽，所述第二隔离槽位于第一隔离槽围设的区域内，所述N电极位于所述第二隔离槽内且与每个隔离区中的N型半导体层分别电性连接，所述P电极位于第一隔离槽内且与每个隔离区中的P型半导体层分别电性连接。2.根据权利要求1所述的并联结构的LED芯片，其特征在于，所述外延结构还包括位于P型半导体层上的透明导电层，所述透明导电层的形状与P型半导体层的形状相同。3.根据权利要求1或2所述的并联结构的LED芯片，其特征在于，所述LED芯片中还包括电流阻挡层，所述电流阻挡层位于第一隔离槽内，且所述P电极全部位于所述电流阻挡层上。4.根据权利要求1或2所述的并联结构的LED芯片，其特征在于，所述LED芯片还包括与所述N电极电性连接的第一焊盘以及与所述P电极电性连接的第二焊盘。5.根据权利要求4所述的并联结构的LED芯片，其特征在于，所述LED芯片还包括保护层，所述保护层至少覆盖所述隔离区，所述第一焊盘和第二焊盘位于保护层未覆盖的区域。6.根据权利要求1或2所述的并联结构的LED芯片，其特征在于，所述隔离区呈矩形阵列分布，第一隔离槽位于相邻行隔离区之间及LED芯片外侧区域，第二隔离槽位于相邻列隔离区之间。
【文档编号】H01L33/20GK205488191SQ201620193713
【公开日】2016年8月17日
【申请日】2016年3月14日
【发明人】李庆, 刘撰, 陈立人
【申请人】聚灿光电科技股份有限公司