自冷却半导体器件结构的制作方法
【专利摘要】本实用新型揭示了一种自冷却半导体器件结构，包括：衬底，所述衬底的中形成有一有源区；第一掺杂类型的第一栅极结构，所述第一栅极结构的一端横跨所述有源区，所述第一栅极结构的另一端用于连接第一电压；第一掺杂类型的器件栅极结构，横跨所述有源区；第二掺杂类型的第二栅极结构，所述第二栅极结构的一端用于连接第二电压；第一金属结构，连接第一栅极结构的一端和第二栅极结构的另一端；以及器件连接塞结构。当分别在所述第一栅极结构和第二栅极结构的两端施加第一电压和第二电压时，会产生珀耳帖效应，使得所述第一连接塞结构和有源区被冷却，形成冷却区域，冷却所述器件连接塞结构和器件栅极结构形成的器件结构。
【专利说明】
自冷却半导体器件结构
技术领域
[0001]本实用新型涉及半导体制造技术领域，特别是涉及一种自冷却半导体器件结构。
【背景技术】
[0002]金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS器件和PMOS器件。
[0003]图1为现有技术中MOS晶体管的俯视图，在现有技术中，M0S晶体管I的衬底100中设置有有源区101，器件栅极110设置于衬底100上，器件栅极110横跨有源区101，器件连接塞结构120设置于器件栅极110上或有源区101上，用于向器件栅极110或有源区101通电，以用于MOS晶体管I的电导通。然而，MOS晶体管I超负荷电流使用时，就容易发热，现有技术中并没有对MOS晶体管I进行冷却的结构，当MOS晶体管I发热严重时，影响MOS晶体管I的电性能。
【实用新型内容】
[0004]本实用新型的目的在于，提供一种具有自动冷却功能的自冷却半导体器件结构。
[0005]为解决上述技术问题，本实用新型提供一种自冷却半导体器件结构，包括:衬底，所述衬底的中形成有一有源区；
[0006]第一掺杂类型的第一栅极结构，设置在所述衬底上，所述第一栅极结构的一端横跨所述有源区，所述第一栅极结构的另一端用于连接第一电压；
[0007]第一掺杂类型的器件栅极结构，设置在所述衬底上，并横跨所述有源区；
[0008]第二掺杂类型的第二栅极结构，设置在所述衬底上，所述第二栅极结构的一端用于连接第二电压；
[0009]第一金属结构，设置于所述第一栅极结构的一端和第二栅极结构的另一端上方，所述第一金属结构通过至少一第一连接塞结构连接第一栅极结构的一端，所述第一金属结构通过至少一第二连接塞结构连接第二栅极结构的另一端；
[0010]器件连接塞结构，设置于所述器件栅极结构或有源区上，所述第一金属结构暴露出所述器件连接塞结构；
[0011 ]当所述第一掺杂类型为N型，所述第二掺杂类型为P型，所述第二电压为高压，所述第一电压为低压；当所述第一掺杂类型为P型，所述第二掺杂类型为N型，所述第一电压为高压，所述第二电压为低压。
[0012]可选的，所述第一栅极结构包括两组第一栅极组，两组所述第一栅极组分别设置于所述器件栅极结构的两侧。
[0013]可选的，每组所述第一栅极组均包括多根并排排列的第一栅极。
[0014]可选的，每根所述第一栅极的一端通过至少一第一连接塞结构连接所述第一金属结构。
[0015]可选的，所有的所述第一栅极的另一端电连接。
[0016]可选的，所述自冷却半导体器件结构还包括第二掺杂类型的第三栅极结构，所述第三栅极结构设置在所述衬底上，所述第三栅极结构的一端与所述第一栅极结构的另一端电连接，所述第三栅极结构的另一端连接所述第一电压，所述第一栅极结构的另一端通过所述第三栅极结构连接第一电压。
[0017]可选的，所述第三栅极结构包括多根并排排列的第三栅极。
[0018]可选的，所述自冷却半导体器件结构还包括一第二金属结构，设置于所述第三栅极结构的一端和第一栅极结构的另一端上方，所有的所述第三栅极的一端分别通过至少一第三连接塞结构连接所述第二金属结构，所述第二金属结构通过至少一第四连接塞结构连接第一栅极结构的另一端。
[0019]可选的，所有的所述第三栅极的另一端分别通过至少一第五连接塞结构连接一第三金属结构，所述第三栅极结构的另一端通过所述第三金属结构连接所述第一电压。
[0020]可选的，所述第三金属结构与第一金属结构之间的距离为Ιμπι?ΙΟΟΟΟμπι。
[0021 ]可选的，所述器件栅极结构包括多根并排排列的器件栅极。
[0022]可选的，所述器件连接塞结构设置于所述器件栅极上，或所述器件连接塞结构设置于所述器件栅极之间的有源区上。
[0023]可选的，所述第二栅极结构包括多根并排排列的第二栅极。
[0024]可选的，所有的所述第二栅极的一端分别通过至少一第六连接塞结构连接一第四金属结构，所述第二栅极结构的一端通过所述第四金属结构连接所述第二电压。
[0025]可选的，所有的所述第二栅极的另一端分别通过至少一第二连接塞结构连接所述第一金属结构。
[0026]与现有技术相比，本实用新型提供的自冷却半导体器件结构具有以下优点:
[0027]在本实用新型提供的自冷却半导体器件结构中，由于所述第一栅极结构和第二栅极结构的掺杂类型不同，且所述第一栅极结构和第二栅极结构通过所述第一金属结构电导通，当分别在所述第一栅极结构和第二栅极结构的两端施加第一电压和第二电压时，会产生珀耳帖效应，使得所述第一连接塞结构和有源区被冷却，形成冷却区域，并通过热传递，使得所述器件连接塞结构和器件栅极结构得到冷却，从而冷却所述器件连接塞结构和器件栅极结构形成的器件结构。
【附图说明】
[0028]图1为现有技术中MOS晶体管的俯视图；
[0029]图2为半导体制冷器的原理图；
[0030]图3为本实用新型第一实施例中自冷却半导体器件结构的示意图；
[0031]图4为图3沿ΑΑ’线的剖面图；
[0032]图5为图3沿ΒΒ’线的剖面图；
[0033]图6为图3沿CC’线的剖面图；
[0034]图7为本实用新型第一实施例中自冷却半导体器件结构通电时的示意图；
[0035]图8为本实用新型第二实施例中自冷却半导体器件结构的示意图；
[0036]图9为图8沿DD’线的剖面图；
[0037]图10为图8沿EE’线的剖面图；
[0038]图11为本实用新型第二实施例中自冷却半导体器件结构通电时的示意图。
【具体实施方式】
[0039]如【背景技术】所述，现有的MOS晶体管不具有冷却功能，当MOS晶体管发热严重时，影响MOS晶体管的电性能。发明人对半导体制冷器研究发现，当一块N型半导体材料11和一块P型半导体材料12联结成电偶对，N型半导体材料11的一端和P型半导体材料12的一端通过第一导电线14进行电连接，N型半导体材料11的另一端通过第二导电线16与直流电流13的正极进行电连接，P型半导体材料12的另一端通过第三导电线17与直流电流13的负极进行电连接。当接通直流电流13后，就能产生能量的转移，第一导电线14吸收热量，成为冷端，与第一导电线14接触的第一基板15会被冷却;第二导电线16和第三导电线17释放热量，成为热端，与第二导电线16和第三导电线17接触的第二基板18会被加热。
[0040]发明人进一步研究发现，根据半导体制冷器的原理，如果在不同的栅极中分别注入N型离子和P型离子，使得不同的栅极具有不同的导电类型，之后将该不同的栅极串联在一直流电压两端，则不同的栅极亦会产生冷端和热端。再将MOS晶体管设置在热端，通过热传递等方式，可以使得MOS晶体管的温度得到冷却。
[0041]结合上述研究，发明人提出一种自冷却半导体器件结构，包括:衬底，所述衬底的中形成有一有源区；第一掺杂类型的第一栅极结构，设置在所述衬底上，所述第一栅极结构的一端横跨所述有源区，所述第一栅极结构的另一端用于连接第一电压;第一掺杂类型的器件栅极结构，设置在所述衬底上，并横跨所述有源区；第二掺杂类型的第二栅极结构，设置在所述衬底上，所述第二栅极结构的一端用于连接第二电压;第一金属结构，设置于所述第一栅极结构的一端和第二栅极结构的另一端上方，所述第一金属结构通过至少一第一连接塞结构连接第一栅极结构的一端，所述第一金属结构通过至少一第二连接塞结构连接第二栅极结构的另一端;器件连接塞结构，设置于所述器件栅极结构或有源区上，所述第一金属结构暴露出所述器件连接塞结构；当所述第一掺杂类型为N型，所述第二掺杂类型为P型，所述第二电压为高压，所述第一电压为低压；当所述第一掺杂类型为P型，所述第二掺杂类型为N型，所述第一电压为高压，所述第二电压为低压。
[0042]由于所述第一栅极结构和第二栅极结构的掺杂类型不同，且所述第一栅极结构和第二栅极结构通过所述第一金属结构电导通，当分别在所述第一栅极结构和第二栅极结构的两端施加第一电压和第二电压时，会产生珀耳帖效应，使得所述第一连接塞结构和有源区被冷却，形成冷却区域，并通过热传递，使得所述器件连接塞结构和器件栅极结构得到冷却，从而冷却所述器件连接塞结构和器件栅极结构形成的器件结构，在本实施例中为MOS晶体管，包括PMOS晶体管和NMOS晶体管。
[0043]下面将结合示意图对本实用新型的自冷却半导体器件结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
[0044]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0045]在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0046]以下列举所述自冷却半导体器件结构的几个实施例，以清楚说明本实用新型的内容，应当明确的是，本实用新型的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本实用新型的思想范围之内。
[0047]第一实施例
[0048]以下结合图3-图7说明本实施例中的自冷却半导体器件结构。其中，图3为本实用新型第一实施例中自冷却半导体器件结构的示意图；图4为图3沿AA’线的剖面图；图5为图3沿BB’线的剖面图；图6为图3沿CC’线的剖面图。在本实施例中，所述第一栅极结构包括一根第一栅极，所述第二栅极结构包括一根第二栅极;图7为本实用新型第一实施例中自冷却半导体器件结构通电时的示意图。
[0049]如图3所示，自冷却半导体器件结构2包括衬底200、器件栅极结构210、一根第一栅极220、一根第二栅极230、器件连接塞结构211以及第一金属结构240。其中，如图4所示，所述衬底240的中形成有一有源区201。
[0050]所述器件栅极结构21和器件连接塞结构211用于形成器件，在本实施例中所述器件为MOS晶体管。所述器件栅极结构21为第一掺杂类型，所述器件栅极结构210设置在所述衬底200上，并横跨所述有源区201，所述器件栅极结构21与所述第一栅极220共用所述有源区201。在本实施例中，所述器件栅极结构21包括多根并排排列的器件栅极210，在图3中示出了三根器件栅极210，在本实用新型的其它实施例中，所述器件栅极结构21还可以包括两根、四根、五根或更多的所述器件栅极210。
[0051]所述器件连接塞结构211设置于所述器件栅极结构21或有源区201上，在本实施例中，所述器件连接塞结构211设置于所述器件栅极210上，或所述器件连接塞结构211设置于所述器件栅极210之间的有源区201上，所述器件连接塞结构211的设置方法并不限于图3所示的连接方法，所述器件连接塞结构211的设置具体根据所述器件的设计(design)。
[0052]所述第一栅极220为第一掺杂类型，如图3所示，所述第一栅极220设置在所述衬底240上，所述第一栅极220的一端横跨所述有源区201，所述第一栅极220的另一端用于连接第一电压。其中，所述第一栅极220的一端具有一定的长度。所述第二栅极230为第二掺杂类型，所述第二栅极230设置在所述衬底200上，所述第二栅极230的一端用于连接第二电压，所述第二栅极230的另一端用于与所述第一栅极220进行电导通，所述第二栅极230的另一端具有一定的长度。
[0053]所述第一金属结构240设置于所述第一栅极220的一端和第二栅极230的另一端上方，所述第一金属结构240通过至少一第一连接塞结构221连接第一栅极220的一端，所述第一金属结构240通过至少一第二连接塞结构231连接第二栅极230的另一端，以实现所述第二栅极230的另一端与所述第一栅极220的电导通。同时，所述第一金属结构240暴露出所述器件连接塞结构211，以使得所述器件可以与器件的电路进行连接。
[0054]在本实施例中，所述第一栅极220的另一端可以通过一端点连接塞VA连接一端点连接线A，所述端点连接线A用于接入所述第一电压;所述第二栅极230的一端可以通过一端点连接塞VB连接一端点连接线B，所述端点连接线B用于接入所述第二电压。
[0055]在图3中，所述器件栅极结构21位于所述第一栅极220和第二栅极230之间，在本实用新型的其它实施例中，所述器件栅极结构21还可以位于所述第一栅极220背离所述第二栅极230的一侧，只要所述器件栅极结构21与所述第一栅极结构共用所述有源区201，亦在本实用新型的思想范围之内。
[0056]当所述第一掺杂类型为N型，所述第二掺杂类型为P型，掺杂的剂量可以为5E13?1E16，所述第二电压为高压，所述第一电压为低压，当向所述自冷却半导体器件结构2接入所述第一电压和第二电压时，电流方向如图7中虚线箭头所示，电流由所述第二栅极230，经所述第二连接塞结构231流向所述第一金属结构240，之后，电流经所述第一连接塞结构221留入所述第一栅极220。由于珀耳帖效应，所述第一连接塞结构221、第二连接塞结构231以及所述第一栅极220下方的有源区201吸收热量，形成冷却区域CA(虚线框包围的区域)，通过热传递，使得所述器件连接塞结构211和器件栅极结构21得到冷却，从而冷却所述器件结构(M0S晶体管)。
[0057]同理，当所述第一掺杂类型为P型，所述第二掺杂类型为N型，所述第一电压为高压，所述第二电压为低压，亦会形成所述冷却区域CA，从而冷却所述器件结构(M0S晶体管)。其中，所述第一掺杂类型和第二掺杂类型为P型还是N型由MOS晶体管的类型决定，此为本领域的普通技术人员可以理解的，在此不做赘述。
[0058]第二实施例
[0059]请参阅图8-图11，图8为本实用新型第二实施例中自冷却半导体器件结构的示意图；图9为图8沿DD ’线的剖面图；图10为图8沿EE ’线的剖面图；图11为本实用新型第二实施例中自冷却半导体器件结构通电时的不意图。在图8-图11中，参考标号表不与图3-图7相同的表述与第一实施例相同的结构。所述第二实施例的自冷却半导体器件结构3与所述第一实施例的自冷却半导体器件结构2基本相同，其区别在于:如图8所示，所述第一栅极结构32包括两组第一栅极组32a、32b，两组所述第一栅极组32a、32b分别设置于所述器件栅极结构的两侧21，从而使得所述器件栅极结构的两侧21均能得到很好的冷却，有利于提高冷却效果O
[0060]较佳的，每组所述第一栅极组32a、32b均包括多根并排排列的第一栅极320，有利于提高流过所述第一金属结构340的电流，从而提高冷却效果。在图8中，每组所述第一栅极组32a、32b均包括两根所述第一栅极320，在本实用新型的其它实施例中，每组所述第一栅极组32a、32b还可以包括三根、四根、五根或更多的所述第一栅极320。每根所述第一栅极320的一端通过至少一第一连接塞结构321连接所述第一金属结构340。所有的所述第一栅极320的另一端之间电连接。
[0061]在本实施例中，所述自冷却半导体器件结构3还包括第二掺杂类型的第三栅极结构35，所述第三栅极结构35设置在所述衬底300上，所述第三栅极结构35的一端与所述第一栅极结构32的另一端电连接，所述第三栅极结构35的另一端连接所述第一电压，所述第一栅极结构32的另一端通过所述第三栅极结构35连接第一电压。较佳的，所述第三栅极结构35包括多根并排排列的第三栅极350，有利于提高流过所述第一金属结构340的电流，从而提高冷却效果。在图8中，所述第三栅极结构35包括两根所述第三栅极350，在本实用新型的其它实施例中，所述第三栅极结构35还可以包括三根、四根、五根或更多的第三栅极350。
[0062]在本实施例中，所述自冷却半导体器件结构3还包括一第二金属结构370，所述第二金属结构370设置于所述第三栅极结构35的一端和第一栅极结构32的另一端上方，所有的所述第三栅极350的一端分别通过至少一第三连接塞结构352连接所述第二金属结构370，所述第二金属结构370通过至少一第四连接塞结构322连接第一栅极结构32的另一端。具体的，所有的所述第一栅极320的另一端均通过所述第四连接塞结构322连接所述第二金属结构370。
[0063]所有的所述第三栅极350的另一端分别通过至少一第五连接塞结构351连接一第三金属结构360，所述第三栅极结构350的另一端通过所述第三金属结构360连接所述第一电压。
[0064]较佳的，所述第三金属结构370与第一金属结构340之间的距离Dl为Ιμπι?ΙΟΟΟΟμm，例如I Oym、10ym、I OOOym等等，可以保证具有较好地冷却效果，并不至于占用太大的面积。
[0065]在本实施例中，所述第二栅极结构33包括多根并排排列的第二栅极330，有利于提高流过所述第一金属结构340的电流，从而提高冷却效果。在图8中，所述第二栅极结构33包括两根所述第二栅极330，在本实用新型的其它实施例中，所述第二栅极结构33还可以包括三根、四根、五根或更多的第二栅极330。
[0066]其中，所有的所述第二栅极330的一端分别通过至少一第六连接塞结构332连接一第四金属结构380，所述第二栅极结构33的一端通过所述第四金属结构380连接所述第二电压。所有的所述第二栅极330的另一端分别通过至少一第二连接塞结构331连接所述第一金属结构340。
[0067]当所述第一掺杂类型为N型，所述第二掺杂类型为P型，掺杂的剂量可以为5E13?1E16，所述第二电压为高压，所述第一电压为低压，当向所述自冷却半导体器件结构3接入所述第一电压和第二电压时，电流方向如图11中虚线箭头所示，电流由所述第二栅极330，经所述第二连接塞结构331流向所述第一金属结构340，之后，电流经所述第一连接塞结构321留入所述第一栅极320，再由所述第四连接塞结构322留入所述第一金属结构370，随后，由所述第三连接塞结构352留入所述第三栅极结构350。由于珀耳帖效应，所述第一连接塞结构321、第二连接塞结构331以及所述第一栅极320下方的有源区301吸收热量，形成冷却区域CA’(虚线框包围的区域)，通过热传递，使得所述器件连接塞结构211和器件栅极结构21得到冷却，从而冷却所述器件结构(M0S晶体管)。
[0068]同理，当所述第一掺杂类型为P型，所述第二掺杂类型为N型，所述第一电压为高压，所述第二电压为低压，亦会形成所述冷却区域CA’，从而冷却所述器件结构(M0S晶体管)。其中，所述第一掺杂类型和第二掺杂类型为P型还是N型由MOS晶体管的类型决定，此为本领域的普通技术人员可以理解的，在此不做赘述。
[0069]显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
【主权项】
1.一种自冷却半导体器件结构，其特征在于，包括: 衬底，所述衬底的中形成有一有源区； 第一掺杂类型的第一栅极结构，设置在所述衬底上，所述第一栅极结构的一端横跨所述有源区，所述第一栅极结构的另一端用于连接第一电压； 第一掺杂类型的器件栅极结构，设置在所述衬底上，并横跨所述有源区； 第二掺杂类型的第二栅极结构，设置在所述衬底上，所述第二栅极结构的一端用于连接第二电压； 第一金属结构，设置于所述第一栅极结构的一端和第二栅极结构的另一端上方，所述第一金属结构通过至少一第一连接塞结构连接第一栅极结构的一端，所述第一金属结构通过至少一第二连接塞结构连接第二栅极结构的另一端； 器件连接塞结构，设置于所述器件栅极结构或有源区上，所述第一金属结构暴露出所述器件连接塞结构； 其中，当所述第一掺杂类型为N型，所述第二掺杂类型为P型，所述第二电压为高压，所述第一电压为低压；当所述第一掺杂类型为P型，所述第二掺杂类型为N型，所述第一电压为高压，所述第二电压为低压。2.如权利要求1所述的自冷却半导体器件结构，其特征在于，所述第一栅极结构包括两组第一栅极组，两组所述第一栅极组分别设置于所述器件栅极结构的两侧。3.如权利要求2所述的自冷却半导体器件结构，其特征在于，每组所述第一栅极组均包括多根并排排列的第一栅极。4.如权利要求3所述的自冷却半导体器件结构，其特征在于，每根所述第一栅极的一端通过至少一第一连接塞结构连接所述第一金属结构。5.如权利要求3所述的自冷却半导体器件结构，其特征在于，所有的所述第一栅极的另一端电连接。6.如权利要求1至5中任意一项所述的自冷却半导体器件结构，其特征在于，所述自冷却半导体器件结构还包括第二掺杂类型的第三栅极结构，所述第三栅极结构设置在所述衬底上，所述第三栅极结构的一端与所述第一栅极结构的另一端电连接，所述第三栅极结构的另一端连接所述第一电压，所述第一栅极结构的另一端通过所述第三栅极结构连接第一电压。7.如权利要求6所述的自冷却半导体器件结构，其特征在于，所述第三栅极结构包括多根并排排列的第三栅极。8.如权利要求7所述的自冷却半导体器件结构，其特征在于，所述自冷却半导体器件结构还包括一第二金属结构，设置于所述第三栅极结构的一端和第一栅极结构的另一端上方，所有的所述第三栅极的一端分别通过至少一第三连接塞结构连接所述第二金属结构，所述第二金属结构通过至少一第四连接塞结构连接第一栅极结构的另一端。9.如权利要求7所述的自冷却半导体器件结构，其特征在于，所有的所述第三栅极的另一端分别通过至少一第五连接塞结构连接一第三金属结构，所述第三栅极结构的另一端通过所述第三金属结构连接所述第一电压。10.如权利要求9所述的自冷却半导体器件结构，其特征在于，所述第三金属结构与第一金属结构之间的距离为Iwn?ΙΟΟΟΟμηι。11.如权利要求1所述的自冷却半导体器件结构，其特征在于，所述器件栅极结构包括多根并排排列的器件栅极。12.如权利要求11所述的自冷却半导体器件结构，其特征在于，所述器件连接塞结构设置于所述器件栅极上，或所述器件连接塞结构设置于所述器件栅极之间的有源区上。13.如权利要求1所述的自冷却半导体器件结构，其特征在于，所述第二栅极结构包括多根并排排列的第二栅极。14.如权利要求13所述的自冷却半导体器件结构，其特征在于，所有的所述第二栅极的一端分别通过至少一第六连接塞结构连接一第四金属结构，所述第二栅极结构的一端通过所述第四金属结构连接所述第二电压。15.如权利要求13所述的自冷却半导体器件结构，其特征在于，所有的所述第二栅极的另一端分别通过至少一第二连接塞结构连接所述第一金属结构。
【文档编号】H01L35/28GK205508827SQ201620331461
【公开日】2016年8月24日
【申请日】2016年4月19日
【发明人】冯军宏, 甘正浩
【申请人】中芯国际集成电路制造(北京)有限公司