三维集成电路芯片的制作方法
【专利摘要】本实用新型提供一种三维集成电路芯片。所述三维集成电路芯片包括：系统集成芯片，所述系统集成芯片包括电源网络；动态随机存储器芯片，所述动态随机存储器芯片包括电容单元；所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元用于滤除所述电源网络上的电源噪声。本实用新型的三维集成电路芯片，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
【专利说明】
三维集成电路芯片
技术领域
[0001]本实用新型涉及集成电路领域，尤其涉及一种三维集成电路芯片。
【背景技术】
[0002]随着SOC(系统集成芯片)的规模越来越大，其电源网络设计逐渐成为难点和瓶颈。如何保证SOC芯片中每一个模块，尤其是位于芯片中间区域的模块供电稳定，减小PoweK电源)及Gnd(Ground，地)上的噪声，往往成为决定SOC芯片性能甚至能否正确工作的关键技术。
[0003]如图1所示，在传统单片SOC芯片110中，外部电源通过位于边缘区域的焊盘112进入芯片，并借由芯片内部的电源网络111传递到芯片各处。显然这种供电方式下，芯片边缘区域靠近焊盘112的电路能够获得较为稳定可靠的供电，噪声较小，而芯片中间区域的电路供电稳定性会较差，噪声较大，从而影响电路的性能。在传统SOC设计中，会在电路各处插入去親单元(decouple cell，一种提供电源与地之间去親合电容的标准单元，图1中未示出)，来降低电源波动和噪声。然而由于标准CMOS工艺的限制，通常这种去耦单元所能提供的电容值非常有限，因此带来的供电改善也很小。
[0004]如图2所示，新型3DIC(三维集成电路)芯片包括至少一层SOC芯片和至少一层DRAM(动态随机存储器)芯片，在此示出为一层SOC芯片210和一层DRAM芯片220，其中，DRAM芯片220上的供电可以通过位于其中间区域的硅通孔或微凸块(未示出)在中间任意位置提供，然而SOC芯片210的供电仍通过位于其边缘区域的焊盘212提供，与传统单片SOC相同，因此SOC芯片210的中间区域的电路仍然存在供电稳定性较差，噪声较大的问题，从而影响电路的性能。
【实用新型内容】
[0005]本实用新型的目的在于提供一种三维集成电路芯片，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
[0006]基于以上考虑，本实用新型提供一种三维集成电路芯片，包括:系统集成芯片，所述系统集成芯片包括电源网络；动态随机存储器芯片，所述动态随机存储器芯片包括电容单元;所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元用于滤除所述电源网络上的电源噪声。
[0007]优选地，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。
[0008]优选地，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。
[0009]优选地，包括多层系统集成芯片和/或多层动态随机存储器芯片，其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。
[0010]优选地，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。
[0011]本实用新型的三维集成电路芯片，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
【附图说明】
[0012]通过参照附图阅读以下所作的对非限制性实施例的详细描述，本实用新型的其它特征、目的和优点将会变得更明显。
[0013]图1为现有的单片系统集成芯片的结构示意图；
[0014]图2为现有的三维集成电路芯片的结构示意图；
[0015]图3为本实用新型的三维集成电路芯片的结构示意图。
[0016]在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置(模块)或步骤。
【具体实施方式】
[0017]为解决上述现有技术中的问题，本实用新型提供一种三维集成电路芯片，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
[0018]在以下优选的实施例的具体描述中，将参考构成本实用新型一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本实用新型的特定的实施例。示例的实施例并不旨在穷尽根据本实用新型的所有实施例。可以理解，在不偏离本实用新型的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本实用新型的范围由所附的权利要求所限定。
[0019]本实用新型的三维集成电路芯片的电源噪声滤波方法包括:提供系统集成芯片310，所述系统集成芯片310包括电源网络311;提供动态随机存储器芯片320，所述动态随机存储器芯片320包括电容单元321;将所述系统集成芯片310的所述电源网络311的中间区域与所述动态随机存储器芯片320的所述电容单元321连通，所述电容单元321作为去親单元滤除所述电源网络311上的电源噪声。
[0020]具体地，如图3所示，提供系统集成芯片310，所述系统集成芯片310包括电源网络311，该电源网络311通过位于边缘区域的焊盘312与外部电源(未示出)连通，从而将外部电源引入系统集成芯片310中；提供动态随机存储器芯片320，所述动态随机存储器芯片320包括电容单元321，由于动态随机存储器芯片320的特殊工艺，能够在相同面积上制造比系统集成芯片310上大几百倍的电容，一般来说，动态随机存储器芯片320上的电容单元321的电容值可以为系统集成芯片310上相同面积电容单元的电容值的100-1000倍，所以仅需利用动态随机存储器芯片320上很小的面积，就能提供较大的去耦电容;将所述系统集成芯片310的所述电源网络311的中间区域与所述动态随机存储器芯片320的所述电容单元321连通，优选通过硅通孔或微凸块330连通，利用动态随机存储器芯片320上的电容单元321作为去耦单元，滤除系统集成芯片310的电源网络311上的电源噪声，改善系统集成芯片310中间区域的供电效果，提高电源网络311的供电稳定性和抗噪声性能。
[0021]这种方法在系统集成芯片310上仅需事先规划好硅通孔或微凸块330的位置，耗费系统集成芯片310的面积几乎可以忽略不计，并且理论上可以在系统集成芯片310的电源网络311中间区域的任何位置通过硅通孔或微凸块330与动态随机存储器芯片320的电容单元321相连，仅需保证该区域不是动态随机存储器芯片320上的存储单元所在位置即可。
[0022]本领域技术人员可以理解，根据实际需要，所述三维集成电路芯片可以包括多层系统集成芯片310和/或多层动态随机存储器芯片320，将其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通，利用该动态随机存储器芯片上的电容单元作为去耦单元用于滤除系统集成芯片电源网络上的电源噪声。
[0023]如图3所示，本实用新型的三维集成电路芯片包括:系统集成芯片310，所述系统集成芯片310包括电源网络311;动态随机存储器芯片320，所述动态随机存储器芯片320包括电容单元321;所述系统集成芯片310的所述电源网络311的中间区域与所述动态随机存储器芯片320的所述电容单元321连通，所述电容单元321作为去耦单元用于滤除所述电源网络311上的电源噪声。
[0024]优选地，所述动态随机存储器芯片320的所述电容单元321的电容值为所述系统集成芯片310上相同面积电容单元的电容值的100-1000倍。
[0025]优选地，所述系统集成芯片310的所述电源网络311与所述动态随机存储器芯片320的所述电容单元321通过硅通孔或微凸块330连通。
[0026]优选地，所述三维集成电路芯片包括多层系统集成芯片310和/或多层动态随机存储器芯片320，其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。
[0027]优选地，所述系统集成芯片310的所述电源网络311通过位于边缘区域的焊盘312与外部电源连通。
[0028]本实用新型的三维集成电路芯片，通过将系统集成芯片的电源网络中间区域与动态随机存储器芯片上的电容单元连通，利用动态随机存储器芯片上的电容单元作为去耦单元，滤除系统集成芯片电源网络上的电源噪声，改善系统集成芯片中间区域的供电效果，提高电源网络的供电稳定性和抗噪声性能。
[0029]对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
【主权项】
1.一种三维集成电路芯片，其特征在于，包括: 系统集成芯片，所述系统集成芯片包括电源网络； 动态随机存储器芯片，所述动态随机存储器芯片包括电容单元； 所述系统集成芯片的所述电源网络的中间区域与所述动态随机存储器芯片的所述电容单元连通，所述电容单元作为去耦单元用于滤除所述电源网络上的电源噪声。2.如权利要求1所述的三维集成电路芯片，其特征在于，所述动态随机存储器芯片的所述电容单元的电容值为所述系统集成芯片上相同面积电容单元的电容值的100-1000倍。3.如权利要求1所述的三维集成电路芯片，其特征在于，所述系统集成芯片的所述电源网络与所述动态随机存储器芯片的所述电容单元通过硅通孔或微凸块连通。4.如权利要求1所述的三维集成电路芯片，其特征在于，包括多层系统集成芯片和/或多层动态随机存储器芯片，其中一层系统集成芯片的所述电源网络与其中一层动态随机存储器芯片的所述电容单元连通。5.如权利要求1所述的三维集成电路芯片，其特征在于，所述系统集成芯片的所述电源网络通过位于边缘区域的焊盘与外部电源连通。
【文档编号】H01L27/108GK205542781SQ201620072706
【公开日】2016年8月31日
【申请日】2016年1月26日
【发明人】俞大立, 方晓东
【申请人】格科微电子（上海）有限公司