碳化硅功率半导体器件的制作方法
【专利摘要】本实用新型提出了一种碳化硅功率半导体器件，通过在碳化硅外延层之上硅接触层以及在硅接触层之上形成二氧化硅栅氧层，使得硅接触层的硅与二氧化硅栅氧层的二氧化硅的晶格相匹配，能够大大减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迁移率，同时又具备碳化硅功率半导体器件耐高压、高温的特性。
【专利说明】
碳化硅功率半导体器件
技术领域
[0001]本实用新型属于基本电气元件领域，涉及半导体器件，特别涉及一种碳化硅功率半导体器件。
【背景技术】
[0002]碳化硅作为第三代半导体材料，具有宽带隙、高热导率、高击穿场强、高饱和速度等优越性能，适合制作高温大功率、高温高频以及抗辐射器件，其被广泛的应用到各种功率半导体器件上，如金属氧化物半导体场效应晶体管(MOSFET)等。
[0003]图1是现有的碳化硅半导体功率器件，主要包括:漏极1、碳化硅衬底2、缓冲层3、碳化硅外延层4、pwell区5、接触孔区6、源极区7、二氧化硅栅氧层8、多晶硅栅9、介质层
10、源极11。二氧化硅栅氧层形成时，通常通过在碳化硅外延层热生长的方法在碳化硅外延层上形成二氧化硅栅氧层。然而，由于生长过程中二氧化硅与碳化硅材料的晶格不匹配，在二氧化硅栅氧层和碳化硅外延层和二氧化硅栅氧层的界面中会产生大量的悬挂键、碳簇和氧空位等缺陷电荷，造成碳化硅半导体功率器件器件反型沟道载流子迀移极低，会影响到器件的开启，耐压等，降低了器件性能。
【实用新型内容】
[0004]本实用新型旨在至少解决现有技术中存在的技术问题之一，提出了一种碳化硅功率半导体器件，该碳化硅功率半导体器件能够减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迀移率。
[0005]为了实现本实用新型的上述目的，本实用新型的实施例提供了一种碳化硅功率半导体器件，包括:碳化硅衬底;形成在所述碳化硅衬底正面的缓冲层，所述缓冲层的导电类型与所述碳化硅衬底的导电类型相同；形成在所述缓冲层之上的碳化硅外延层以及形成在所述碳化硅外延层内的第一阱区，所述碳化硅外延层的导电类型与所述缓冲层的导电类型相同，与所述第一阱区的导电类型相反;形成在所述碳化硅外延层之上的硅接触层以及形成在所述硅接触层两侧的第二阱区，所述第二阱区与所述第一阱区接触，所述第一阱区的导电类型与所述第二阱区的导电类型相同；形成在每一侧的所述第二阱区内的源极区和接触孔区，所述源极区的导电类型与所述接触孔区的导电类型相反;依次形成在所述硅接触层之上的二氧化硅栅氧层、多晶硅栅层和源极;形成在所述碳化硅衬底背面的漏极。
[0006]根据本实用新型的实施例，通过在碳化硅外延层之上硅接触层以及在硅接触层之上形成二氧化硅栅氧层，使得硅接触层的硅与二氧化硅栅氧层的二氧化硅的晶格相匹配，能够大大减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迀移率，同时又具备碳化硅功率半导体器件耐高压、高温的特性。
[0007]优选地，所述碳化硅功率半导体器件还包括介质层，所述介质层位于所述多晶硅栅层和所述源极之间。
[0008]优选地，所述介质层的材料为硼磷硅玻璃或聚酰亚胺。
[0009]优选地，所述碳化硅衬底的掺杂浓度为IX 118Cnf3_2.0 X 118Cnf3，所述缓冲层的掺杂浓度为0.5 X 118Cnf3-1.0 X 118Cnf3，所述碳化硅外延层的掺杂浓度为4.6 X 1015cm"3-5.5X 115Cnf30
[0010]优选地，掺杂类型为线性分布或类高斯分布。
[0011]优选地，所述接触孔区与所述源极形成欧姆接触。
[0012]优选地，所述源极区的掺杂浓度为7.6 X 1015cm—3-8.5 X 1015cm"30
[0013]优选地，所述接触孔区的上表面被刻蚀掉部分，被刻蚀掉部分的厚度为3500A—4500Ao
[0014]优选地，所述硅接触层的掺杂浓度为1.5 X 1014cm—3-2.5 X 114Cnf3。
[0015]本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
【附图说明】
[0016]本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中:
[0017]图1是现有的N型碳化硅功率半导体器件的剖面示意图；
[0018]图2是本实用新型实施例的N型碳化硅功率半导体器件的剖面示意图。
【具体实施方式】
[0019]下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
[0020]在本实用新型的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”、“正”、“背”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0021]在本实用新型的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
[0022]需要说明的是，本实用新型以下各实施例均以N型碳化硅功率半导体器件为例进行说明，对于P型碳化硅功率半导体器件，可以参照本实用新型实施例，相应改变掺杂类型即可，在此不再赘述。
[0023]图2是本实用新型一个实施例中N型碳化硅功率半导体器件的剖面示意图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。图2中的N型碳化硅功率半导体器件可以作为N型MOSFET实施。
[0024]从图中可见，本实施例中N型碳化硅功率半导体器件包括:碳化硅衬底102，在本实施例中，碳化硅衬底102的掺杂浓度为I X 1018cm—3-2.0 X 1018cm—3优选地为1.5 X 1018cm"3。
[0025]碳化硅衬底的正面形成有缓冲层103，缓冲层103的导电类型与所述碳化硅衬底102的导电类型相同均为N型，缓冲层103的掺杂浓度为0.5 X 118Cnf3 -1.0 X 1018cm—3，优选地为0.6 X 1018cm—3，掺杂类型可以为线性分布或类高斯分布。
[0026]缓冲层103之上形成有碳化娃外延层104，碳化娃外延层104的掺杂浓度为4.6 X1015cm—3-5.5 X 115CnT3，优选地为5 X 1015cm"3 ；以及碳化硅外延层104内形成有第一阱区105，碳化硅外延层104的导电类型与缓冲层103的导电类型均为N型，第一阱区105的导电类型为P型。其中，第一阱区105有两个，对称地分布在碳化硅外延层104的两侧靠近上表面的区域。
[0027]碳化硅外延层104之上形成有硅接触层106，硅接触层106的掺杂浓度为1.5 X1014cm—3-2.5 X 114CnT3，优选地为2 X 1014cm—3;以及形成在硅接触层106两侧的第二阱区107，第二阱区107的底部与第一阱区105的上表面接触，其中，两侧的第二阱区107以硅接触层106为中心对称地分布第一阱区105的上方，第一阱区105的导电类型与第二阱区107的导电类型均为P型；
[0028]每一侧的第二阱区107内形成有的源极区108和接触孔区109，源极区108和接触孔区109并排相邻设置，源极区108的导电类型为N型，第二阱区107为P型，源极区108掺杂浓度为7.6 X 1015cm—3-8.5 X 1015cm"3，优选地为8 X 1015cm"3，接触孔区109为P型，掺杂浓度为I X114Cnf30
[0029]依次形成在硅接触层106之上的二氧化硅栅氧层110、多晶硅栅层111和源极113，具体地，二氧化硅栅氧层110覆盖硅接触层106、第二阱区107和部分接触孔区109，源极113覆盖部分源极区108和接触孔区109。优选地。接触孔区109与源极113形成欧姆接触，欧姆接触能减小表面接触电阻；进一步地，还可以将接触孔区109的上表面被刻蚀掉部分，被刻蚀掉部分的的厚度为3500A—4500A，这样可以使接触孔区109与源极113更好的接触。以及
[0030]形成在碳化硅衬底102背面的漏极101。
[0031]根据本实用新型的实施例，通过在碳化硅外延层之上硅接触层以及在硅接触层之上形成二氧化硅栅氧层，使得硅接触层的硅与二氧化硅栅氧层的二氧化硅的晶格相匹配，能够大大减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迀移率，同时又具备碳化硅功率半导体器件耐高压、高温的特性。
[0032]作为本实用新型的一优选实施方式，碳化硅功率半导体器件还包括介质112层，介质层112位于多晶硅栅层111和源极113之间，具体地，介质层112覆盖多晶硅栅层111以及部分源极区108，介质层112—方面用于防止外部杂质进入影响碳化硅功率半导体器件的性能，另外一方面具有一定的填孔能力使硅片表面平坦化，介质层112的材料为硼磷硅玻璃或聚酰亚胺。
[0033]本实用新型还提供了一种N型碳化硅功率半导体器件的制造方法，其中N型碳化硅功率半导体器件是指碳化硅衬底102为N型，在本实用新型的一实施例中，N型碳化硅功率半导体器件的工艺步骤如下:
[0034]Sll:提供具有重掺杂的N型碳化硅衬底102。
[0035]S12:在N型碳化硅衬底102的正面形成具有重掺杂的缓冲层103，本实用新型所指正面是指N型碳化硅衬底102的上表面，背面是指N型碳化硅衬底102的下表面。
[0036]S13:在缓冲层103之上通过离子注入或固态源扩散方法形成轻掺杂的碳化硅外延层104;以及通过光刻在碳化娃外延层104内形成第一讲区105。
[0037]S14:在碳化硅外延层104上通过淀积形成N型硅接触层106，N型硅接触层106为重掺杂，以及通过光刻、离子注入的方法在N型硅接触层106中形成P型第二阱区107，P型第二讲区107为轻参杂；
[0038]S15:通过光刻、离子注入的方法在P型第二阱区107内形成N型源极区108和接触孔区 109。
[0039]S16:在N型硅接触层106上，通过热生长、刻蚀形成二氧化硅栅氧层110，然后通过淀积、离子注入在二氧化硅栅氧层110上形成多晶硅层111，并通过淀积在多晶硅层111上形成介质层112。
[0040]S17:在介质层112上淀积金属以形成源极113，源极113与接触孔区109形成欧姆接触。
[0041]S18:减薄N型碳化硅衬底102，在N型碳化硅衬底102的背面形成漏极101。形成漏极101的方法优选为:蒸镀。减薄的方法可以是任何基片减薄技术，具体可以是但不限于研磨、化学机械抛光、干法刻蚀、电化学腐蚀或湿法腐蚀方法，优选采用研磨方法。
[0042]根据本实用新型的实施例的制作方法，通过在碳化硅外延层之上硅接触层以及在硅接触层之上形成二氧化硅栅氧层，使得硅接触层的硅与二氧化硅栅氧层的二氧化硅的晶格相匹配，能够大大减小二氧化硅栅氧层与硅接触层的界面陷阱电荷的数量，提高沟道载流子的迀移率，同时又具备碳化硅功率半导体器件耐高压、高温的特性。
[0043]在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0044]尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解:在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。
【主权项】
1.一种碳化硅功率半导体器件，其特征在于，包括: 碳化娃衬底； 形成在所述碳化硅衬底正面的缓冲层，所述缓冲层的导电类型与所述碳化硅衬底的导电类型相同； 形成在所述缓冲层之上的碳化硅外延层以及形成在所述碳化硅外延层内的第一阱区，所述碳化硅外延层的导电类型与所述缓冲层的导电类型相同，与所述第一阱区的导电类型相反； 形成在所述碳化硅外延层之上的硅接触层以及形成在所述硅接触层两侧的第二阱区，所述第二阱区与所述第一阱区接触，所述第一阱区的导电类型与所述第二阱区的导电类型相同； 形成在每一侧的所述第二阱区内的源极区和接触孔区，所述源极区的导电类型与所述接触孔区的导电类型相反； 依次形成在所述硅接触层之上的二氧化硅栅氧层、多晶硅栅层和源极；以及 形成在所述碳化硅衬底背面的漏极。2.如权利要求1所述的碳化硅功率半导体器件，其特征在于，还包括介质层，所述介质层位于所述多晶硅栅层和所述源极之间。3.如权利要求2所述的碳化硅功率半导体器件，其特征在于，所述介质层的材料为硼磷硅玻璃或聚酰亚胺。4.如权利要求1所述的碳化硅功率半导体器件，其特征在于，所述缓冲层的掺杂类型为线性分布或类高斯分布。5.如权利要求1所述的碳化硅功率半导体器件，其特征在于，所述接触孔区与所述源极形成欧姆接触。6.如权利要求5所述的碳化硅功率半导体器件，其特征在于，所述接触孔区的上表面被刻蚀掉部分，被刻蚀掉部分的厚度为3500A—4500A。
【文档编号】H01L29/06GK205564760SQ201620074515
【公开日】2016年9月7日
【申请日】2016年1月26日
【发明人】李俊俏, 朱超群, 陈宇
【申请人】比亚迪股份有限公司