一种密封环布局结构的制作方法
【专利摘要】本实用新型提供一种密封环布局结构，包括至少三层金属线；相邻两层金属线之间连接有介质层及若干导电柱；所述导电柱嵌于所述介质层中，且所述导电柱之间交错排列，从而消除了金属层间介质层通道，阻断了剪切应力的传导，有效降低了芯片边缘分层的概率。其中，所述导电柱之间交错排列既可以是同一层介质层中的相邻两列导电柱之间在平行于金属线方向上交错排列，也可以是相邻两层介质层中两层导电柱之间在平行于金属线方向上交错排列。在第一种方案中，相邻两列导电柱之间交错排列还可以增大导电柱之间的最小间距，降低导电柱周围介质层由于与金属应力相反而鼓起的风险，从而进一步降低分层概率。
【专利说明】
一种密封环布局结构
技术领域
[0001]本实用新型属于半导体制造领域，涉及一种密封环布局结构。【背景技术】
[0002]在半导体芯片制作中，芯片外围需要通过密封环键合(seal ring bonding)，使芯片内部保持密封状态。传统的密封环一般采用多层金属层叠加，通常为双密封环(内外共两圈)或单密封环(仅一圈)，金属的宽度约为10?20微米。密封环为连续的金属线，围在芯片的外圈。密封环内侧的电路区可免于受到外部环境的影响，防止芯片破裂，确保半导体芯片的性能长时间稳定。另外，密封环还可以进一步保护其内侧的集成电路免于受到湿气引起的劣化，由于芯片内部的介电层一般由多孔低介电常数材料形成，湿气可轻易渗透低介电常数介电层而到达集成电路，密封环则由金属形成，其封锁了湿气渗透途径，且可实质上排出任何湿气渗透。
[0003]目前，先进工艺的产品封装过程中，经常遭受芯片边缘分层的问题，主要原因是由于芯片本身的密封环不够强大或者各薄膜层之间的粘附力不强。在切割晶粒(Die Saw)时， 芯片边缘无法抗拒切割制程(激光高温以及刀片机械切割)所引起的剪切应力，最终引起芯片从边缘处破裂分层。
[0004]图1显示为现有技术中双密封环的一种布局结构示意图，如图所示，双密封环包括内密封环1及外密封环2(图1中仅示出了双密封环的一段)，其中，所述内密封环1包括金属线101、连接于所述金属线101表面的三条导电条102及若干导电柱103,所述外密封环2包括金属线201及连接于所述金属线201表面的一条导电条202,所述导电条及导电柱均嵌于頂D (金属层间介质层，未示出)中。[00〇5]图2显不为现有技术中双密封环中存在的介质层通道效应的不意图，如图所不，内密封环中，由于导电柱排列方式一致，使得导电柱之间存在若干垂直于金属线方向的金属层间介质层通道aMD channel)，当剪切应力沿着多个MD通道往同一方向传导(如图中箭头所示)，将产生较大的剪切力合力，迫使金属薄膜与金属层间介质层之间发生分层。
[0006]因此，如何提供一种新的密封环布局结构以解决上述问题实属必要。【实用新型内容】
[0007]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种密封环布局结构，用于解决现有技术中芯片边缘容易分层，导致器件失效的问题。
[0008]为实现上述目的及其他相关目的，本实用新型提供一种密封环布局结构，所述密封环布局结构包括至少三层金属线；相邻两层金属线之间连接有介质层及若干导电柱;所述导电柱嵌于所述介质层中；其中:所述导电柱之间交错排列。
[0009]可选地，所述导电柱在平行于所述金属线方向上排列成至少两列。
[0010]可选地，同一层所述介质层中，相邻两列导电柱之间交错排列。
[0011]可选地，每一列导电柱中，相邻两个导电柱之间的距离相等，且相邻两列导电柱错开所述距离的一半。
[0012]可选地，相邻两层所述介质层中，两层导电柱在平行于所述金属线方向上交错排列。
[0013]可选地，相邻两层金属线之间还连接有至少一条导电条;所述导电条嵌于所述介质层中，且平行于与所述金属线方向。
[0014]可选地，所述导电柱在平行于所述金属线方向上排列成至少两列，且每两列导电柱之间设置有一条所述导电条。
[0015]可选地，所述导电柱的横截面为圆形或多边形。
[0016]可选地，所述密封环布局结构作为单密封环，或者作为双密封环的内密封环。
[0017]可选地，所述双密封环的外密封环包括至少三层金属线；相邻两层金属线之间连接有介质层及至少一条导电条，所述导电条平行于所述金属线方向。
[0018]如上所述，本实用新型的密封环布局结构，具有以下有益效果:本实用新型的密封环布局结构包括至少三层金属线；相邻两层金属线之间连接有介质层及若干导电柱;所述导电柱嵌于所述介质层中，且所述导电柱之间交错排列，从而消除了金属层间介质层通道，阻断了剪切应力的传导，有效降低了芯片边缘分层的概率。其中，所述导电柱之间交错排列既可以是同一层介质层中的相邻两列导电柱之间在平行于金属线方向上交错排列，也可以是相邻两层介质层中两层导电柱之间在平行于金属线方向上交错排列。在第一种方案中，相邻两列导电柱之间交错排列还可以增大导电柱之间的最小间距，降低导电柱周围介质层由于与金属应力相反而鼓起的风险，从而进一步降低分层概率。
【附图说明】
[0019]图1显示为现有技术中双密封环的一种布局结构示意图。
[0020]图2显示为现有技术中双密封环中存在的介质层通道效应的示意图。
[0021]图3显示为本实用新型的密封环布局结构于实施例一中的示意图。
[0022]图4显示为本实用新型的密封环布局结构于实施例一中通道效应被阻断的示意图。
[0023]图5显示为本实用新型的密封环布局结构于实施例二中的示意图。
[0024]图6显示为本实用新型的密封环布局结构于实施例二中通道效应被阻断的示意图。
[0025]元件标号说明
[0026]1,3内密封环
[0027]2,4外密封环
[0028]101,201,301,401金属线
[0029]102,202,303,402导电条
[0030]103,302,302a,302b,302c 导电柱
【具体实施方式】
[0031]以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
[0032]请参阅图3至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、 “右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。[〇〇33]本实用新型提供一种密封环布局结构，所述密封环布局结构包括至少三层金属线；相邻两层金属线之间连接有介质层及若干导电柱;所述导电柱嵌于所述介质层中；其中:所述导电柱之间交错排列。本实用新型的密封环布局结构可作为单密封环，也可作为双密封环的内密封环。下面实施例中，均以双密封环为例进行具体说明。[〇〇34] 实施例一
[0035]如图3所示，所述双密封环包括内密封环3及外密封环4。所述双密封环的外密封环 4包括至少三层金属线401(为了图示的方便，图3中仅示出了一层所述金属线401);相邻两层金属线401之间连接有介质层(未示出)及至少一条导电条402,所述导电条402平行于所述金属线401方向。所述内密封环3采用所述密封环布局结构，包括至少三层金属线301 (为了图示的方便，图3中仅示出了一层所述金属线301)，相邻两层金属线301之间连接有介质层(图3中未示出所述介质层)及若干导电柱302;所述导电柱302嵌于所述介质层中。
[0036]具体的，所述导电柱302的横截面为圆形或多边形，本实施例中，所述导电柱302的横截面以矩形为例。[〇〇37]具体的，所述导电柱302在平行于所述金属线301方向上排列成至少两列，图3显示的为所述导电柱302排列成四列的情形。[〇〇38] 进一步的，相邻两层金属线301之间还连接有至少一条导电条303;所述导电条303 嵌于所述介质层中，且平行于与所述金属线301方向。作为示例，每两列导电柱302之间设置有一条所述导电条303。
[0039]特别的，本实施例中，位于同一层所述介质层中的相邻两列导电柱302之间交错排列。作为示例，如图3所示，每一列导电柱302中，相邻两个导电柱302之间的距离相等，且相邻两列导电柱303在平行于所述金属线方向上错开所述距离的一半。当然，在其它实施例中，相邻两列导电柱303错开的距离也可以增大或缩小，此处不应过分限制本实用新型的保护范围。
[0040]如图4所示，同一层介质层中，介质层通道被交错排列的所述导电柱302所阻断，剪切应力的传导也被阻断，从而有效避免了通道效应，可以降低芯片边缘分层的概率。此外， 相邻两列导电柱之间交错排列还可以增大导电柱之间的最小间距，降低导电柱周围介质层由于与金属应力相反而鼓起的风险，从而进一步降低分层概率。[0041 ] 实施例二
[0042]本实施例与实施例一采用基本相同的技术方案，不同之处在于实施例一中，所述导电柱之间交错排列是同一层介质层中的相邻两列导电柱之间在平行于金属线方向上交错排列，而本实施例中，所述导电柱之间交错排列是相邻两层介质层中两层导电柱之间在平行于金属线方向上交错排列。
[0043]如图5所示，所述双密封环包括内密封环3及外密封环4。所述双密封环的外密封环4包括至少三层金属线401(为了图示的方便，图5中仅示出了一层所述金属线401);相邻两层金属线401之间连接有介质层(未示出)及至少一条导电条402，所述导电条402平行于所述金属线401方向。所述内密封环3采用所述密封环布局结构，包括至少三层金属线301(为了图示的方便，图5中仅示出了一层所述金属线301)，相邻两层金属线301之间连接有介质层(图5中未示出所述介质层)及若干导电柱(为了清楚显示不同层导电柱之间的位置关系，图5中示出了三层导电柱302a、302b及302c，其中，所述导电柱302b位于所述导电柱302a之上，所述导电柱302c位于所述导电柱302b之上)；所述导电柱302a、302b及302c分别嵌于不同层介质层中。
[0044]具体的，所述导电柱302a、302b及302c的横截面为圆形或多边形，本实施例中，所述导电柱302a、302b及302c的横截面以矩形为例。
[0045]具体的，所述导电柱在平行于所述金属线301方向上排列成至少两列，图3显示的为所述导电柱排列成四列的情形。
[0046]进一步的，相邻两层金属线301之间还连接有至少一条导电条303;所述导电条303嵌于所述介质层中，且平行于与所述金属线301方向。作为示例，每两列导电柱之间设置有一条所述导电条303。
[0047]特别的，本实施例中，相邻两层所述介质层中，两层导电柱在平行于所述金属线301方向上交错排列。作为示例，如图5所示，对于同一层介质层中的每一列导电柱，相邻两个导电柱之间的距离相等，且相邻两层导电柱在平行于所述金属线301方向上错开所述距离的三分之一。当然，在其它实施例中，相邻两层导电柱错开的距离也可以增大或缩小，此处不应过分限制本实用新型的保护范围。
[0048]需要指出的是，本实施例中，除了位于不同层中的导电柱之间交错排列，对于位于同一层介质层中的相邻两列导电柱，既可以交错排列，也可以不交错排列。图5显示的为位于同一层介质层中的相邻两列导电柱不交错排列的情形。此处，不交错排列指的是相邻两列导电柱中，距离最近的两个导电柱的Y坐标一致(以所述介质层所在平面作为XY平面并建立XYZ坐标系，其中X轴位于所述XY平面内并垂直于所述金属线301所在方向，Y轴位于所述XY平面内并平行于所述金属线301所在方向，Z轴垂直于所述XY平面)。
[0049]如图6所示，不同层介质层中，介质层通道在Z方向上被交错排列的所述导电柱302a、302b及302c所阻断，剪切应力的传导也被阻断，从而有效避免了通道效应，可以降低芯片边缘分层的概率。
[0050]综上所述，本实用新型的密封环布局结构包括至少三层金属线；相邻两层金属线之间连接有介质层及若干导电柱;所述导电柱嵌于所述介质层中，且所述导电柱之间交错排列，从而消除了金属层间介质层通道，阻断了剪切应力的传导，有效降低了芯片边缘分层的概率。其中，所述导电柱之间交错排列既可以是同一层介质层中的相邻两列导电柱之间在平行于金属线方向上交错排列，也可以是相邻两层介质层中两层导电柱之间在平行于金属线方向上交错排列。在第一种方案中，相邻两列导电柱之间交错排列还可以增大导电柱之间的最小间距，降低导电柱周围介质层由于与金属应力相反而鼓起的风险，从而进一步降低分层概率。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0051]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【主权项】
1.一种密封环布局结构，所述密封环布局结构包括至少三层金属线；相邻两层金属线之间连接有介质层及若干导电柱;所述导电柱嵌于所述介质层中；其特征在于:所述导电柱之间交错排列。2.根据权利要求1所述的密封环布局结构，其特征在于:所述导电柱在平行于所述金属线方向上排列成至少两列。3.根据权利要求2所述的密封环布局结构，其特征在于:同一层所述介质层中，相邻两列导电柱之间交错排列。4.根据权利要求3所述的密封环布局结构，其特征在于:每一列导电柱中，相邻两个导电柱之间的距离相等，且相邻两列导电柱错开所述距离的一半。5.根据权利要求2所述的密封环布局结构，其特征在于:相邻两层所述介质层中，两层导电柱在平行于所述金属线方向上交错排列。6.根据权利要求1所述的密封环布局结构，其特征在于:相邻两层金属线之间还连接有至少一条导电条;所述导电条嵌于所述介质层中，且平行于与所述金属线方向。7.根据权利要求6所述的密封环布局结构，其特征在于:所述导电柱在平行于所述金属线方向上排列成至少两列，且每两列导电柱之间设置有一条所述导电条。8.根据权利要求1所述的密封环布局结构，其特征在于:所述导电柱的横截面为圆形或多边形。9.根据权利要求1所述的密封环布局结构，其特征在于:所述密封环布局结构作为单密封环，或者作为双密封环的内密封环。10.根据权利要求9所述的密封环布局结构，其特征在于:所述双密封环的外密封环包括至少三层金属线；相邻两层金属线之间连接有介质层及至少一条导电条，所述导电条平行于所述金属线方向。
【文档编号】H01L23/31GK205582915SQ201620372857
【公开日】2016年9月14日
【申请日】2016年4月27日
【发明人】宋春
【申请人】中芯国际集成电路制造(北京)有限公司, 中芯国际集成电路制造(上海)有限公司