双面扇出型晶圆级封装结构的制作方法
【专利摘要】本实用新型提供一种双面扇出型晶圆级封装结构，包括基底、第一重新布线层、第二重新布线层、通孔电极、第一器件、第一电极凸块、第一固化材料、第二器件、第二电极凸块以及第二固化材料，所述第一、第二重新布线层通过通孔电极连接，各电极露出于固化材料表面。本实用新型通过制作电极通孔实现双面器件的互连，并可实现多层封装结构的垂直互连，实现不同电子设备功能；重新布线层制作于芯片附着之前，避免芯片移位；将结构粘合于载体上，避免结构翘曲；用电极凸块作为互连引出，为多种不同器件的集成提供了保证；通过控制固化材料的厚度来控制电极凸块的引出，节省了固化材料的研磨工艺；通过双面扇出型封装，大大提高器件的集成度。
【专利说明】
双面扇出型晶圆级封装结构
技术领域
[0001]本实用新型属于半导体封装领域，特别是涉及一种双面扇出型晶圆级封装方法及封装结构。
【背景技术】
[0002]扇出型晶圆级封装(Fan-out Wafer Level package，FOWLP)是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点:①I/o间距灵活，不依赖于芯片尺寸;②只使用有效die，产品良率提高;③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形;④具有较好的电性能及热性能;⑤高频应用;⑥容易在重新布线层(RDL)中实现高密度布线。
[0003]现有的扇出型晶圆级封装方法一般为:提供载体，在载体表面形成粘合层;将半导体芯片正面朝上贴装于粘合层表面;涂布介电层;光刻、电镀出重新布线层(RDL);采用注塑工艺将半导体芯片塑封于塑封材料层中；塑封研磨、开口；光刻、电镀出球下金属层;进行植球回流，形成焊球阵列;移除载体。而且，现有技术在成型工艺以及后续的焊料回流等工艺的过程中，容易出现翘曲、破裂等缺陷，从而降低封装产品的成品率。双面扇出型芯片封装技术能够将芯片同时封装于同一个基底的两个表面上，可以大大提高器件的集成度，降低成本。同时通过载体的应用，减少翘曲，提高成品率鉴于以上原因，提供一种步骤简单、低成本、且有效提高集成度，成品率的双面扇出型晶圆级封装方法及封装结构实属必要。
【实用新型内容】
[0004]鉴于以上所述现有技术的特点，本实用新型的目的在于提供一种新型双面扇出型晶圆级封装方法及封装结构，用于提高现有技术中封装成品的集成度，降低成本。
[0005]为实现上述目的及其他相关目的，本实用新型提供一种双面扇出型晶圆级封装方法，包括步骤:步骤I)，提供一基底，于所述基底第一表面制作第一重新布线层;步骤2)，将第一器件附着于所述第一重新布线层，并实现第一器件与第一重新布线层的电性连接;步骤3)，于所述第一重新布线层上制作第一电极凸块;步骤4)，对第一器件进行成型工艺，成型后露出所述第一电极凸块;步骤5)，基于粘合层将露出有第一电极凸块的一面粘合于一载体上;步骤6)，于所述基底中形成贯穿于所述第一重新布线层及基底的第二表面之间的通孔电极;步骤7)，于所述基底的第二表面制作第二重新布线层，并实现各通孔电极与第二重新布线层的电性连接;步骤8)，将第二器件附着于所述第二重新布线层，并实现第二器件与第二重新布线层的电性连接;步骤9)，于所述第二重新布线层上制作第二电极凸块;步骤10)，对第二器件进行成型工艺，成型后露出所述第二电极凸块;步骤11)，去除所述粘合层以及载体。
[0006]作为本实用新型的双面扇出型晶圆级封装方法的一种优选方案，所述第一重新布线层以及第二重新布线层包括图形化的介质层以及图形化的金属布线层。
[0007]优选地，所述介质层的材料包括环氧树脂、硅胶、P1、I3BO、BCB、氧化硅、磷硅玻璃，
含氟玻璃中的一种或两种以上组合。
[0008]优选地，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组入口 ο
[0009]作为本实用新型的双面扇出型晶圆级封装方法的一种优选方案，所述第一器件以及第二器件包括裸芯片以及封装好的芯片中的一种或两种组合。
[0010]作为本实用新型的双面扇出型晶圆级封装方法的一种优选方案，步骤3)包括:步骤3-1)，于所述第一重新布线层上制作铜柱;步骤3-2)，于所述铜柱上制作镍层;步骤3-3)，于所述镍层上制作焊料金属，并进行高温回流形成焊料球，以完成第一电极凸块的制备。
[0011]作为本实用新型的双面扇出型晶圆级封装方法的一种优选方案，步骤4)及步骤10)的成型工艺所采用的固化材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
[0012]作为本实用新型的双面扇出型晶圆级封装方法的一种优选方案，所述载体的材料包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料。
[0013]作为本实用新型的双面扇出型晶圆级封装方法的一种优选方案，所述粘合层包含一层分离层，步骤10)中可以通过UV照射或激光将其去除，使得器件与载体分离;剩余的粘合层通过化学试剂去除，使得粘合层与第一凸块分离。
[0014]作为本实用新型的双面扇出型晶圆级封装方法的一种优选方案，步骤9)包括:步骤9-1)，于所述第二重新布线层上制作铜柱;步骤9-2)，于所述铜柱上制作镍层;步骤9-3)，于所述镍层上制作焊料金属，并进行高温回流形成焊料球，以完成第二电极凸块的制备。
[0015]本实用新型还提供一种双面扇出型晶圆级封装结构，包括:基底，所述基底的第一表面形成有第一重新布线层，第二表面形成有第二重新布线层，且所述基底中形成有连接所述第一重新布线层及第二重新布线层的通孔电极;第一器件，固定于所述第一重新布线层，且与第一重新布线层的电性连接;第一电极凸块，形成于所述第一重新布线层上;第一固化材料，覆盖于所述第一器件表面，且露出有所述第一电极凸块;第二器件，固定于所述第二重新布线层，且与第二重新布线层的电性连接;第二电极凸块，形成于所述第二重新布线层上;第二固化材料，覆盖于所述第二器件表面，且露出有所述第二电极凸块。
[0016]作为本实用新型的双面扇出型晶圆级封装结构的一种优选方案，所述第一重新布线层以及第二重新布线层包括图形化的介质层以及图形化的金属布线层。
[0017]作为本实用新型的双面扇出型晶圆级封装结构的一种优选方案，所述介质层的材料包括环氧树脂、硅胶、P1、PB0、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组入口 ο
[0018]作为本实用新型的双面扇出型晶圆级封装结构的一种优选方案，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合
[0019]作为本实用新型的双面扇出型晶圆级封装结构的一种优选方案，所述第一器件以及第二器件包括裸芯片以及封装好的芯片中的一种或两种组合。
[0020]作为本实用新型的双面扇出型晶圆级封装结构的一种优选方案，所述固化材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
[0021]作为本实用新型的双面扇出型晶圆级封装结构的一种优选方案，所述第一电极凸块以及第二电极凸块包括铜柱、形成于所述铜柱上的镍层以及形成于所述镍层上的焊料球。
[0022]如上所述，本实用新型的双面扇出型晶圆级封装方法及封装结构，具有以下有益效果:
[0023]I)通过在基底上制作电极通孔实现双面器件之间的互连，这种结构可以实现多层封装结构的垂直互连，实现不同的电子设备功能；
[0024]2)重新布线层制作于芯片附着之前，可以避免在成型过程中的芯片移位，避免连线异常；
[0025]3)将结构粘合于载体上，避免了制作重新布线层及焊料球的过程中造成的结构翘曲、破裂等缺陷；
[0026]4)采用电极凸块作为互连引出，为多种不同器件的集成提供了有效的保证；
[0027]5)通过控制固化材料的厚度来控制电极凸块的引出，节省了固化材料的研磨等工
-H-
O
【附图说明】
[0028]图1?图15显示为本实用新型的双面扇出型晶圆级封装方法各步骤所呈现的结构示意图，其中，图15显示为本实用新型的双面扇出型晶圆级封装结构的结构示意图。
[0029]元件标号说明
[0030]101基底
[0031]102第一重新布线层
[0032]103裸芯片
[0033]104封装好的芯片
[0034]105第一电极凸块
[0035]106第一固化材料
[0036]107粘合层
[0037]108载体
[0038]109通孔电极
[0039]HO第二重新布线层
[0040]111封装好的芯片[0041 ]112裸芯片
[0042]113第二电极凸块
[0043]114第二固化材料
【具体实施方式】
[0044]以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
[0045]请参阅图1?图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0046]如图1?图15所示，本实施例提供一种双面扇出型晶圆级封装方法，包括步骤:
[0047]如图1?图2所示，首先进行步骤I)，提供一基底101，于所述基底101第一表面制作第一重新布线层102。
[0048]作为示例，所述基底1I可以为硅、二氧化硅、BCB板、陶瓷、玻璃、聚合物等材料制成。
[0049]作为示例，所述第一重新布线层102包括图形化的介质层以及图形化的金属布线层。所述介质层的材料包括环氧树脂、硅胶、P1、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种。所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
[0050]如图3所示，然后进行步骤2)，将第一器件附着于所述第一重新布线层102，并实现第一器件与第一重新布线层102的电性连接。
[0051]作为示例，所述第一器件包括裸芯片以及封装好的芯片中的一种或多种组合。在本实施例中，所述第一器件包括两种器件，其中，一种器件为裸芯片103，另一种器件为封装好的芯片104，所述第一器件可以是实现任意功能的器件结构，并不限于此处所列举的示例。
[0052]如图4所示，接着进行步骤3)，于所述第一重新布线层102上制作第一电极凸块105。
[0053]作为示例，步骤3)包括:
[0054]步骤3-1)，于所述第一重新布线层102上制作铜柱；
[0055]步骤3-2)，于所述铜柱上制作镍层；
[0056]步骤3-3)，于所述镍层上制作焊料金属，并进行高温回流形成焊料球，以完成第一电极凸块105的制备。作为示例，所述焊料金属为银锡合金。
[0057]如图5所示，然后进行步骤4)，对第一器件进行成型工艺，成型后露出所述第一电极凸块105.
[0058]作为示例，通过控制所述成型工艺的第一固化材料的厚度，实现所述第一电极凸块105的露出，以节省后续研磨以将第一电极凸块露出的工艺，大大节约了工艺成本。
[0059]作为示例，本步骤的成型工艺所采用的第一固化材料106包括聚酰亚胺、硅胶以及环氧树脂中的一种。
[0060]作为示例，成型工艺可以包括旋涂工艺、注塑工艺、压缩成型工艺、印刷工艺、传递模塑工艺、液体密封剂固化成型工艺、以及真空层压工艺等。作为示例，此处使用压缩成型工艺。
[0061]如图6所示，接着进行步骤5)，基于粘合层107将露出有第一电极凸块105的一面粘合于一载体108上。
[0062]作为示例，所述载体108的材料包括硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料。
[0063]作为示例，所述粘合层107可以为胶带、环氧树脂、UV粘合胶等，后续的去除工艺可以为曝光法、激光烧蚀、溶液腐蚀等。在本实施例中，所述粘合层107包括一分离层，在后续的步骤10)中，采用激光烧蚀去除分离层，再用化学试剂去除剩余的粘合层以实现其与第一电极凸块105的分离。
[0064]如图7?图10所示，然后进行步骤6)，减薄所述基底101，于所述基底101中形成贯穿于所述第一重新布线层102及基底101的第二表面之间的通孔电极109。
[0065]具体地，该步骤包括:
[0066]如图7所示，首先进行步骤6-1)，通过研磨方法减薄所述基底101;
[0067]如图8所示，然后进行步骤6-2)，通过光刻-刻蚀或者是激光等方法于所述基地中形成通孔；
[0068]如图9所示，接着进行步骤6-3)，于所述通孔内沉积金属材料，如铜、铝等；
[0069]如图10所示，最后进行步骤6-4)，去除基底101表面多余的金属材料，可以采用为抛光法或者腐蚀法等。
[0070]如图11所示，接着进行步骤7)，于所述基底101的第二表面制作与第二重新布线层110，并实现各通孔电极109与第二重新布线层110的电性连接。
[0071]作为示例，所述第二重新布线层110包括图形化的介质层以及图形化的金属布线层。所述介质层的材料包括环氧树脂、硅胶、P1、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种。所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
[0072]如图12所示，然后进行步骤8)，将第二器件附着于所述第二重新布线层110，并实现第二器件与第二重新布线层110的电性连接。
[0073]作为示例，所述第二器件包括裸芯片以及封装好的芯片中的一种或多种组合。在本实施例中，所述第二器件包括两种不同的器件，一种为裸芯片112，另一种为封装好的芯片111，其中，所述第二器件与第一器件可以为相同的芯片，也可以为不同的芯片，可以依据需要选择不同功能的器件进行集成，以满足不同的应用需求。
[0074]如图13所示，然后进行步骤9)，于所述第二重新布线层110上制作第二电极凸块113。
[0075]作为示例，步骤9)包括:
[0076]步骤9-1)，于所述第二重新布线层110上制作铜柱；
[0077]步骤9-2)，于所述铜柱上制作镍层；
[0078]步骤9-3)，于所述镍层上制作焊料金属，并进行高温回流形成焊料球，以完成第二电极凸块113的制备。在本实施例中，所述焊料金属为银锡合金。
[0079]如图14所示，接着进行步骤10)，对第二器件进行成型工艺，成型后露出所述第二电极凸块113。
[0080]作为示例，通过控制所述成型工艺的第二固化材料的厚度，实现所述第二电极凸块113的露出，以节省后续研磨以将第二电极凸块露出的工艺，大大节约了工艺成本。
[0081]作为示例，成型工艺所采用的第二固化材料114包括聚酰亚胺、硅胶以及环氧树脂中的一种。
[0082]如图15所示，最后进行步骤11)，去除所述粘合层107以及载体108。
[0083]作为示例，所述粘合层107包含一层分离层，采用激光烧蚀去除分离层，再用化学试剂去除剩余的粘合层，使得载体与第一电极凸块105分离。如图15所示，本实施例还提供一种双面扇出型晶圆级封装结构，包括:基底101，所述基底101的第一表面形成有第一重新布线层102，第二表面形成有第二重新布线层110，且所述基底101中形成有连接所述第一重新布线层102及第二重新布线层110的通孔电极109;第一器件，固定于所述第一重新布线层102，且与第一重新布线层102的电性连接;第一电极凸块105，形成于所述第一重新布线层102上;第一固化材料106，覆盖于所述第一器件表面，且露出有所述第一电极凸块105;第二器件，固定于所述第二重新布线层110，且与第二重新布线层110的电性连接;第二电极凸块113，形成于所述第二重新布线层110上;第二固化材料114，覆盖于所述第二器件表面，且露出有所述第二电极凸块113。
[0084]作为示例，所述第一重新布线层102以及第二重新布线层110包括图形化的介质层以及图形化的金属布线层。
[0085]作为示例，所述介质层的材料包括环氧树脂、硅胶、P1、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。
[0086]作为示例，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
[0087]作为示例，所述第一器件以及第二器件包括裸芯片以及封装好的芯片中的一种或两种组合。
[0088]作为示例，所述固化材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
[0089]作为示例，所述第一电极凸块105以及第二电极凸块113包括铜柱、形成于所述铜柱上的镍层以及形成于所述镍层上的焊料球。
[0090]如上所述，本实用新型的双面扇出型晶圆级封装方法及封装结构，具有以下有益效果:
[0091]I)通过在基底101上制作电极通孔实现双面器件之间的互连，这种结构可以实现多层封装结构的垂直互连，实现不同的电子设备功能；
[0092]2)重新布线层制作于芯片附着之前，可以避免在成型过程中的芯片移位，避免连线异常；
[0093]3)将结构粘合于载体108上，避免了制作重新布线层及焊料球的过程中造成的结构翘曲、破裂等缺陷；
[0094]4)采用电极凸块作为互连引出，为多种不同器件的集成提供了有效的保证；
[0095]5)通过控制固化材料的厚度来控制电极凸块的引出，节省了固化材料的研磨等工
-H-
O
[0096]所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0097]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【主权项】
1.一种双面扇出型晶圆级封装结构，其特征在于，包括: 基底，所述基底的第一表面形成有第一重新布线层，第二表面形成有第二重新布线层，且所述基底中形成有连接所述第一重新布线层及第二重新布线层的通孔电极； 第一器件，固定于所述第一重新布线层，且与第一重新布线层的电性连接； 第一电极凸块，形成于所述第一重新布线层上； 第一固化材料，覆盖于所述第一器件表面，且露出有所述第一电极凸块； 第二器件，固定于所述第二重新布线层，且与第二重新布线层的电性连接； 第二电极凸块，形成于所述第二重新布线层上； 第二固化材料，覆盖于所述第二器件表面，且露出有所述第二电极凸块。2.根据权利要求1所述的双面扇出型晶圆级封装结构，其特征在于:所述第一重新布线层以及第二重新布线层包括图形化的介质层以及图形化的金属布线层。3.根据权利要求2所述的双面扇出型晶圆级封装结构，其特征在于:所述介质层为环氧树脂介质层、娃胶介质层、PI介质层、PBO介质层、BCB介质层、氧化娃介质层、磷娃玻璃介质层，含氟玻璃介质层中的一种。4.根据权利要求2所述的双面扇出型晶圆级封装结构，其特征在于:所述金属布线层为铜布线层、铝布线层、镍布线层、金布线层、银布线层、钛布线层中的一种。5.根据权利要求1所述的双面扇出型晶圆级封装结构，其特征在于:所述第一器件以及第二器件包括裸芯片以及封装好的芯片中的一种或两种组合。6.根据权利要求1所述的双面扇出型晶圆级封装结构，其特征在于:所述固化材料为聚酰亚胺、硅胶以及环氧树脂中的一种所形成的固化材料。7.根据权利要求1所述的双面扇出型晶圆级封装结构，其特征在于:所述第一电极凸块以及第二电极凸块包括铜柱、形成于所述铜柱上的镍层以及形成于所述镍层上的焊料球。
【文档编号】H01L21/60GK205582933SQ201620076472
【公开日】2016年9月14日
【申请日】2016年1月26日
【发明人】蔡奇风, 林正忠
【申请人】中芯长电半导体（江阴）有限公司